CN103022087A - 一种半导体晶片及其制造方法 - Google Patents
一种半导体晶片及其制造方法 Download PDFInfo
- Publication number
- CN103022087A CN103022087A CN2011102873969A CN201110287396A CN103022087A CN 103022087 A CN103022087 A CN 103022087A CN 2011102873969 A CN2011102873969 A CN 2011102873969A CN 201110287396 A CN201110287396 A CN 201110287396A CN 103022087 A CN103022087 A CN 103022087A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- layer
- type semiconductor
- conductive type
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000009826 distribution Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000407 epitaxy Methods 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 abstract 1
- 125000004437 phosphorous atom Chemical group 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种超结结构的半导体晶片及其制造方法，可以使用较少次光刻工艺和干法刻蚀工艺实现器件的生产制造，可以实现良好柱状的P型半导体和N型半导体区域和在垂直方向上均匀的杂质浓度分布，提高了晶片反向耐压特性和器件的可靠性。
Description
技术领域
本发明涉及到一种半导体晶片及其制造方法，特别是涉及能够实现高耐压、低导通电阻的半导体晶片及其制造方法。
背景技术
能实现高耐压和低导通电阻的半导体晶片结构为呈现柱状的P型半导体和N型半导体区域交替并排设置的结构，柱状的P型半导体和N型半导体垂直于晶片表面。通过将P型半导体和N型半导体的杂质浓度和宽度设定为希望值，在施加反向压降时能够实现高耐压。此种结构称作超结结构。
已知的超结结构半导体晶片结构和制造方法如下：
第一种，淀积一定厚度的N型外延层，设置掩模版注入P型杂质，退火形成P型导电层。然后反复重复上述工艺流程，形成交替配置P型半导体和N型半导体区域。此种超结结构的半导体晶片制作工艺繁琐，需要7次左右的光刻注入退火工艺，并且PN结面呈现波形，影响晶片的反向耐压特性。
第二种，通过在N型外延层中形成多个沟槽，进行P型杂质的倾斜离子注入退火从而设置P型柱状半导体区域，然后在P型柱状半导体区域之间埋入绝缘介质，得到超结结构。此种超结结构的半导体晶片注入工艺控制难度较大，易在垂直方向上形成不均匀的P型杂质浓度分布，从而影响到晶片耐压特性。，
第三种，进行N型外延层形成，刻蚀形成沟槽，然后进行P型外延层形成，刻蚀形成沟槽，再进行N型外延层形成，刻蚀形成沟槽，最后在沟槽内填充绝缘介质。此种超结结构的半导体晶片的制作工艺需要较多次各向异性干法刻蚀工艺来控制柱状的P型半导体和N型半导体区域分布，易影响柱状半导体结构形状，从而影响晶片耐压特性和可靠性。
发明内容
本发明针对上述问题而提出的，提供一种具有超结结构的半导体晶片及其制造方法。
一种半导体晶片，其特征在于：包括：衬底层，一种导电类型半导体材料；多个第一半导体层，相互分离设置在衬底层之上，为第一种导电类型半导体材料；多个第二半导体层，位于第一半导体层的侧壁和第一半导体层之间的衬底层之上，为第二种导电类型半导体材料；多个第三半导体层，位于第二半导体层形成的槽内，为第一种导电类型半导体材料；
所述的半导体晶片的制造方法，其特征在于：包括如下步骤：
在一种导电类型半导体材料衬底上形成第一种导电类型半导体材料外延层；在外延层中形成多个沟槽；在表面形成第二种导电类型半导体材料外延层；在表面形成第一种导电类型半导体材料外延层；对表面进行磨抛，磨抛的深度为要在晶片表面露出第一种导电类型半导体材料外延层。
本发明的具有超结结构的半导体晶片，柱状的P型半导体和N型半导体区域由外延层构成，可以实现柱状的P型半导体和N型半导体区域的杂质浓度在垂直方向上均匀分布，P型半导体和N型半导体区域通过一次各向异性干法刻蚀工艺形成，工艺上较容易控制P型半导体和N型半导体区域的柱状结构，在PN结的结合面易形成能够垂直于半导体晶片结构，因此能够提供一种耗尽层均匀扩展的超结半导体晶片，提高了晶片反向耐压特性和器件的可靠性。
本发明的具有超结结构的半导体晶片的制备方法，可以使用较少次光刻工艺和各向异性干法刻蚀工艺实现器件的生产制造，生产工艺更简单产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。
附图说明
图1为本发明的半导体晶片的一种剖面示意图。
图2为本发明一种实施方式工艺第一步的剖面示意图。
图3为本发明一种实施方式工艺第二步的剖面示意图。
图4为本发明一种实施方式工艺第三步的剖面示意图。
图5为本发明一种实施方式工艺第四步的剖面示意图。
图6为本发明一种实施方式工艺第五步的剖面示意图。
其中，
1、衬底层；
2、第一半导体层；
3、第二半导体层；
4、第三半导体层；
5、氧化层。
具体实施方式
实施例
图1为本发明的一种半导体晶片的一种剖面示意图，下面结合图1详细说明本发明的半导体装置。
一种具有超结结构的半导体晶片，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E20cm-3；第一半导体层2，位于衬底层1之上，为N传导类型的半导体硅材料，宽度为2μm，厚度为20μm，磷原子的掺杂浓度为1E16cm-3；第二半导体层3，位于第一半导体层2侧壁和衬底层1表面，为P传导类型的半导体硅材料，宽度为2μm，厚度为20μm，硼原子的掺杂浓度为1E16cm-3；第三半导体层4位于第二半导体层3的凹槽内，为N传导类型的半导体硅材料，宽度为2μm，厚度为18μm，磷原子的掺杂浓度为1E16cm-3。
其制作工艺包括如下步骤：
第一步，在磷原子的掺杂浓度为1E20cm-3半导体硅材料衬底层1表面生长磷原子掺杂外延层，形成第一半导体层2，如图2所示；
第二步，进行高温氧化，在外延层表面形成氧化层5，然后通过光刻腐蚀工艺去除表面部分氧化层5，如图3所示；
第三步，通过各向异性干法刻蚀工艺，在第一半导体层2中形成多个沟槽，再次进行高温氧化，并去除表面氧化层，如图4所示；
第四步，生长硼原子掺杂的外延层，形成第二半导体层3，如图5所示；
第五步，生长磷原子掺杂的外延层，形成第三半导体层4，如图6所示；
第六步，对表面进行磨抛，磨抛的深度为表面露出第一半导体层2，如图1所示。
如上所述，采用上述实施例结构和制备方法，与现有的技术相比，可以使用两次光刻工艺实现器件的生产制造，省略传统制作方法的接触区的光刻工艺，本发明降低了光刻生产的工艺要求，生产工艺更简单产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。
本发明的沟槽垂直MOS结构肖特基二极管，当器件接反向偏压时，通过MOS结构改变漂移区的电场强度分布，使得峰值电场出现在沟槽底部附近的半导体材料中，而不是出现在肖特基势垒结附近，从而提高了器件的方向击穿电压，或者可以认为提高了漂移区的杂质的掺杂浓度降低器件的正向导通电阻。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (6)
1.一种半导体晶片，其特征在于：包括：
衬底层，一种导电类型半导体材料；多个
第一半导体层，相互分离设置在衬底层之上，为第一种导电类型半导体材料；多个
第二半导体层，位于第一半导体层的侧壁和第一半导体层之间的衬底层之上，为第二种导电类型半导体材料；多个
第三半导体层，位于第二半导体层形成的槽内，为第一种导电类型半导体材料；
其中，在与半导体晶片表面垂直方向上设置有多个PN结。
2.如权利要求1所述的半导体晶片，其特征在于：所述的第三半导体层与衬底层不接触。
3.如权利要求1所述的半导体晶片，其特征在于：所述的第一半导体层垂直晶片的长度大于第三半导体层垂直晶片的长度。
4.如权利要求1所述的半导体晶片的制造方法，其特征在于：包括如下步骤：
1)在一种导电类型半导体材料衬底上形成第一种导电类型半导体材料外延层；
2)在外延层中形成多个沟槽；
3)在表面形成第二种导电类型半导体材料外延层；
4)在表面形成第一种导电类型半导体材料外延层；
5)对表面进行磨抛。
5.如权利要求4所述的制备方法，其特征在于：所述的外延层在垂直方向杂质浓度分布均匀。
6.如权利要求4所述的制备方法，其特征在于：所述的磨抛的深度为要在晶片表面露出第一种导电类型半导体材料外延层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102873969A CN103022087A (zh) | 2011-09-26 | 2011-09-26 | 一种半导体晶片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102873969A CN103022087A (zh) | 2011-09-26 | 2011-09-26 | 一种半导体晶片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103022087A true CN103022087A (zh) | 2013-04-03 |
Family
ID=47970481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102873969A Pending CN103022087A (zh) | 2011-09-26 | 2011-09-26 | 一种半导体晶片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103022087A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730355A (zh) * | 2013-12-27 | 2014-04-16 | 西安龙腾新能源科技发展有限公司 | 一种超结结构的制造方法 |
| CN103762156A (zh) * | 2013-12-31 | 2014-04-30 | 上海新傲科技股份有限公司 | 半导体衬底的制作方法、半导体衬底以及高压晶体管 |
| CN104347351A (zh) * | 2013-07-31 | 2015-02-11 | 英飞凌科技奥地利有限公司 | 超结半导体器件及制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060197152A1 (en) * | 2005-03-01 | 2006-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN1909245A (zh) * | 2005-08-01 | 2007-02-07 | 半导体元件工业有限责任公司 | 具有改善的开态电阻和击穿电压性能的半导体结构 |
| CN101388336A (zh) * | 2007-09-13 | 2009-03-18 | 三洋电机株式会社 | 半导体晶片的制造方法 |
| JP2009224606A (ja) * | 2008-03-17 | 2009-10-01 | Shin Etsu Handotai Co Ltd | スーパージャンクション構造を有する半導体素子の製造方法 |
| CN102129997A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | N型超结vdmos中p型柱的形成方法 |
-
2011
- 2011-09-26 CN CN2011102873969A patent/CN103022087A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060197152A1 (en) * | 2005-03-01 | 2006-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN1909245A (zh) * | 2005-08-01 | 2007-02-07 | 半导体元件工业有限责任公司 | 具有改善的开态电阻和击穿电压性能的半导体结构 |
| CN101388336A (zh) * | 2007-09-13 | 2009-03-18 | 三洋电机株式会社 | 半导体晶片的制造方法 |
| JP2009224606A (ja) * | 2008-03-17 | 2009-10-01 | Shin Etsu Handotai Co Ltd | スーパージャンクション構造を有する半導体素子の製造方法 |
| CN102129997A (zh) * | 2010-01-18 | 2011-07-20 | 上海华虹Nec电子有限公司 | N型超结vdmos中p型柱的形成方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347351A (zh) * | 2013-07-31 | 2015-02-11 | 英飞凌科技奥地利有限公司 | 超结半导体器件及制造方法 |
| CN103730355A (zh) * | 2013-12-27 | 2014-04-16 | 西安龙腾新能源科技发展有限公司 | 一种超结结构的制造方法 |
| CN103730355B (zh) * | 2013-12-27 | 2016-05-11 | 西安龙腾新能源科技发展有限公司 | 一种超结结构的制造方法 |
| CN103762156A (zh) * | 2013-12-31 | 2014-04-30 | 上海新傲科技股份有限公司 | 半导体衬底的制作方法、半导体衬底以及高压晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI388059B (zh) | The structure of gold-oxygen semiconductor and its manufacturing method | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN103489863A (zh) | 采用鳍式场效应晶体管工艺的同质结二极管结构 | |
| CN102299180A (zh) | 包含单元区和具有高击穿电压结构的***区的半导体器件 | |
| JP2004342660A (ja) | 半導体装置及びその製造方法 | |
| CN104254920A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN110137245B (zh) | 超结器件结构及其制备方法 | |
| US20240105783A1 (en) | Method for manufacturing a grid | |
| JP2014504017A (ja) | 半導体装置およびそれを製造するための方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN103022087A (zh) | 一种半导体晶片及其制造方法 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| CN110212015A (zh) | 超结器件结构及其制备方法 | |
| CN103022086A (zh) | 一种半导体晶片及其制备方法 | |
| CN103633116B (zh) | 一种电荷补偿结构半导体晶片及其制备方法 | |
| CN103633137A (zh) | 一种具有底部隔离电荷补偿结构半导体晶片及其制备方法 | |
| CN213660411U (zh) | 超结器件 | |
| CN116564996B (zh) | 多层外延超结场效应晶体管及制备方法 | |
| CN213660412U (zh) | 超结器件 | |
| CN103022085A (zh) | 一种超结结构半导体晶片及其制备方法 | |
| CN114628493A (zh) | 超结器件结构及其制备方法 | |
| CN103367436B (zh) | 一种沟槽肖特基mos半导体装置及其制造方法 | |
| CN103137684A (zh) | 一种具有绝缘层隔离的超结结构半导体晶片及其制备方法 | |
| CN103579370A (zh) | 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置及其制备方法 | |
| CN103367433B (zh) | 一种沟槽超级结mos半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130403 |