CN103022086A - 一种半导体晶片及其制备方法 - Google Patents

一种半导体晶片及其制备方法 Download PDF

Info

Publication number
CN103022086A
CN103022086A CN2011102873808A CN201110287380A CN103022086A CN 103022086 A CN103022086 A CN 103022086A CN 2011102873808 A CN2011102873808 A CN 2011102873808A CN 201110287380 A CN201110287380 A CN 201110287380A CN 103022086 A CN103022086 A CN 103022086A
Authority
CN
China
Prior art keywords
layer
semiconductor
type semiconductor
conductive type
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102873808A
Other languages
English (en)
Inventor
朱江
盛况
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN2011102873808A priority Critical patent/CN103022086A/zh
Publication of CN103022086A publication Critical patent/CN103022086A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明公开了一种超结结构的半导体晶片极其制备方法，可以使用较少次光刻工艺和干法刻蚀工艺实现器件的生产制造，可以实现良好柱状的P型半导体和N型半导体区域和在垂直方向上均匀的杂质浓度分布，提高了晶片反向耐压特性和器件的可靠性。

Description

一种半导体晶片及其制备方法
技术领域
本发明涉及到一种半导体晶片及其制备方法，特别是涉及能够实现高耐压、低导通电阻的半导体晶片及其制备方法。
背景技术
能实现高耐压和低导通电阻的半导体晶片结构为呈现柱状的P型半导体和N型半导体区域交替并排设置的结构，柱状的P型半导体和N型半导体垂直于晶片表面。通过将P型半导体和N型半导体的杂质浓度和宽度设定为希望值，在施加反向压降时能够实现高耐压。此种结构称作超结结构。
已知的超结结构半导体晶片结构和制造方法如下：
第一种，淀积一定厚度的N型外延层，设置掩模版注入P型杂质，退火形成P型导电层。然后反复重复上述工艺流程，形成交替配置P型半导体和N型半导体区域。此种超结结构的半导体晶片制作工艺繁琐，需要7次左右的光刻注入退火工艺，并且PN结面呈现波形，影响晶片的反向耐压特性。
第二种，通过在N型外延层中形成多个沟槽，进行P型杂质的倾斜离子注入退火从而设置P型柱状半导体区域，然后在P型柱状半导体区域之间埋入绝缘介质，得到超结结构。此种超结结构的半导体晶片注入工艺控制难度较大，易在垂直方向上形成不均匀的P型杂质浓度分布，从而影响到晶片耐压特性。，
第三种，进行N型外延层形成，刻蚀形成沟槽，然后进行P型外延层形成，刻蚀形成沟槽，再进行N型外延层形成，刻蚀形成沟槽，最后在沟槽内填充绝缘介质。此种超结结构的半导体晶片的制作工艺需要较多次各向异性干法刻蚀工艺来控制柱状的P型半导体和N型半导体区域分布，易影响柱状半导体结构形状，从而影响晶片耐压特性和可靠性。
发明内容
本发明针对上述问题而提出的，提供一种具有超结结构的半导体晶片及其制备方法。
一种半导体晶片，其特征在于：包括：衬底层，一种导电类型半导体材料；多个第一半导体层，相互分离设置在衬底层之上，为第一种导电类型半导体材料；多个第二半导体层，位于第一半导体层的侧壁和第一半导体层之间的衬底层之上，为第二种导电类型半导体材料；多个绝缘层，位于第二半导体层形成的槽内；其中，在与半导体晶片表面垂直方向上设置有多个PN结，在相邻的绝缘体层之间设置有第一半导体层和第二半导体层。
所述的半导体晶片的制备方法，其特征在于：包括如下步骤：
在一种导电类型半导体材料衬底上形成第一种导电类型半导体材料外延层；在外延层中形成多个沟槽；在表面形成第二种导电类型半导体材料外延层；淀积绝缘介质；对表面进行磨抛，磨抛的深度为要在晶片表面露出第一种导电类型半导体材料外延层。
本发明的具有超结结构的半导体晶片，柱状的P型半导体和N型半导体区域由外延层构成，可以实现柱状的P型半导体和N型半导体区域的杂质浓度在垂直方向上均匀分布，P型半导体和N型半导体区域通过一次各向异性干法刻蚀工艺形成，工艺上较容易控制P型半导体和N型半导体区域的柱状结构，在PN结的结合面易形成能够垂直于半导体晶片结构，因此能够提供一种耗尽层均匀扩展的超结半导体晶片，提高了晶片反向耐压特性和器件的可靠性。
本发明的具有超结结构的半导体晶片的制备方法，可以使用较少次光刻工艺和各向异性干法刻蚀工艺实现器件的生产制造，生产工艺更简单产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。
附图说明
图1为本发明的半导体晶片的一种剖面示意图。
图2为本发明一种实施方式工艺第一步的剖面示意图。
图3为本发明一种实施方式工艺第二步的剖面示意图。
图4为本发明一种实施方式工艺第三步的剖面示意图。
图5为本发明一种实施方式工艺第四步的剖面示意图。
图6为本发明一种实施方式工艺第五步的剖面示意图。
其中，1、衬底层；2、第一半导体层；3、第二半导体层；4、绝缘层；5、氧化层。
具体实施方式
实施例
图1为本发明的一种半导体晶片的一种剖面示意图，下面结合图1详细说明本发明的半导体装置。
一种具有超结结构的半导体晶片，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E20cm-3；第一半导体层2，位于衬底层1之上，为N传导类型的半导体硅材料，宽度为4μm，厚度为20μm，磷原子的掺杂浓度为1E16cm-3；第二半导体层3，位于第一半导体层2侧壁和衬底层1表面，为P传导类型的半导体硅材料，宽度为2μm，厚度为20μm，硼原子的掺杂浓度为1E16cm-3；绝缘层4位于第二半导体层3的凹槽内，为半导体硅材料的氧化物。
其制作工艺包括如下步骤：
第一步，在磷原子的掺杂浓度为1E20cm-3半导体硅材料衬底层1表面生长磷原子掺杂外延层，形成第一半导体层2，如图2所示；
第二步，进行高温氧化，在外延层表面形成氧化层5，然后通过光刻腐蚀工艺去除表面部分氧化层5，如图3所示；
第三步，通过各向异性干法刻蚀工艺，在第一半导体层2中形成多个沟槽，再次进行高温氧化，并去除表面氧化层，如图4所示；
第四步，生长硼原子掺杂的外延层，形成第二半导体层3，如图5所示；
第五步，淀积二氧化硅，形成绝缘层4，如图6所示；
第六步，对表面进行磨抛，磨抛的深度为表面露出第一半导体层2，如图1所示。
如上所述，采用上述实施例结构和制备方法，与现有的技术相比，可以使用较少次光刻工艺和各向异性干法刻蚀工艺实现器件的生产制造，生产工艺更简单产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。
本发明的具有超结结构的半导体晶片，柱状的P型半导体和N型半导体区域由外延层构成，可以实现柱状的P型半导体和N型半导体区域的杂质浓度在垂直方向上均匀分布，P型半导体和N型半导体区域通过一次各向异性干法刻蚀工艺形成，工艺上较容易控制P型半导体和N型半导体区域的柱状结构，在PN结的结合面易形成能够垂直于半导体晶片结构，因此能够提供一种耗尽层均匀扩展的超结半导体晶片，提高了晶片反向耐压特性和器件的可靠性。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。

Claims (6)

1.一种半导体晶片，其特征在于：包括：
衬底层，一种导电类型半导体材料；多个
第一半导体层，相互分离设置在衬底层之上，为第一种导电类型半导体材料；多个
第二半导体层，位于第一半导体层的侧壁和第一半导体层之间的衬底层之上，为第二种导电类型半导体材料；多个
绝缘层，位于第二半导体层形成的槽内；
其中，在与半导体晶片表面垂直方向上设置有多个PN结，在相邻的绝缘体层之间设置有第一半导体层和第二半导体层。
2.如权利要求1所述的半导体晶片，其特征在于：所述的绝缘层与衬底层不接触。
3.如权利要求1所述的半导体晶片，其特征在于：所述的绝缘介质可以为半导体材料的氧化物或氮化物。
4.如权利要求1所述的半导体晶片的制备方法，其特征在于：包括如下步骤：
1)在一种导电类型半导体材料衬底上形成第一种导电类型半导体材料外延层；
2)在外延层中形成多个沟槽；
3)在表面形成第二种导电类型半导体材料外延层；
4)淀积绝缘介质；
5)对表面进行磨抛。
5.如权利要求4所述的制备方法，其特征在于：所述的外延层在垂直方向杂质浓度分布均匀。
6.如权利要求4所述的制备方法，其特征在于：所述的磨抛的深度为要在晶片表面露出第一种导电类型半导体材料外延层。
CN2011102873808A 2011-09-26 2011-09-26 一种半导体晶片及其制备方法 Pending CN103022086A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102873808A CN103022086A (zh) 2011-09-26 2011-09-26 一种半导体晶片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102873808A CN103022086A (zh) 2011-09-26 2011-09-26 一种半导体晶片及其制备方法

Publications (1)

Publication Number Publication Date
CN103022086A true CN103022086A (zh) 2013-04-03

Family

ID=47970480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102873808A Pending CN103022086A (zh) 2011-09-26 2011-09-26 一种半导体晶片及其制备方法

Country Status (1)

Country Link
CN (1) CN103022086A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730355A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种超结结构的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214009A1 (en) * 2002-05-14 2003-11-20 Motorola Inc. Trench mos resurf super-junction devices
US20090085149A1 (en) * 2007-09-27 2009-04-02 Sanyo Electric Co., Ltd. Semiconductor device and method of processing the same
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法
CN101937927A (zh) * 2009-07-01 2011-01-05 上海先进半导体制造股份有限公司 深沟槽超级pn结结构及其形成方法
CN102184856A (zh) * 2011-03-28 2011-09-14 电子科技大学 一种槽型纵向半导体器件的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214009A1 (en) * 2002-05-14 2003-11-20 Motorola Inc. Trench mos resurf super-junction devices
US20090085149A1 (en) * 2007-09-27 2009-04-02 Sanyo Electric Co., Ltd. Semiconductor device and method of processing the same
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法
CN101937927A (zh) * 2009-07-01 2011-01-05 上海先进半导体制造股份有限公司 深沟槽超级pn结结构及其形成方法
CN102184856A (zh) * 2011-03-28 2011-09-14 电子科技大学 一种槽型纵向半导体器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730355A (zh) * 2013-12-27 2014-04-16 西安龙腾新能源科技发展有限公司 一种超结结构的制造方法
CN103730355B (zh) * 2013-12-27 2016-05-11 西安龙腾新能源科技发展有限公司 一种超结结构的制造方法

Similar Documents

Publication Publication Date Title
TWI688096B (zh) 具有二極體隔離之堆疊奈米片場效電晶體
US8610241B1 (en) Homo-junction diode structures using fin field effect transistor processing
JP5560931B2 (ja) 超接合半導体装置の製造方法
CN104779293B (zh) 沟槽型超级结器件的制造方法
CN103077971B (zh) 用于沟槽器件的集成的栅流道和场植入终端
US20140308788A1 (en) Method for fabricating power semiconductor device
CN110137245B (zh) 超结器件结构及其制备方法
JP6103712B2 (ja) 半導体装置およびそれを製造するための方法
US20150054064A1 (en) Power semiconductor device with super junction structure and interlaced, grid-type trench network
US9431286B1 (en) Deep trench with self-aligned sinker
CN102737970B (zh) 半导体器件及其栅介质层制造方法
CN102386233A (zh) 半导体器件
CN103022087A (zh) 一种半导体晶片及其制造方法
US20090152670A1 (en) Semiconductor device and method of fabricating the same
CN110212015A (zh) 超结器件结构及其制备方法
CN103022086A (zh) 一种半导体晶片及其制备方法
TWI548090B (zh) 半導體裝置及其製作方法
TW201624614A (zh) 半導體元件及其製造方法
CN103633137A (zh) 一种具有底部隔离电荷补偿结构半导体晶片及其制备方法
CN103022085A (zh) 一种超结结构半导体晶片及其制备方法
CN103633116A (zh) 一种电荷补偿结构半导体晶片及其制备方法
CN103515387B (zh) 一种具有可调节电势分布的半导体装置及其制备方法
CN213660411U (zh) 超结器件
CN116564996B (zh) 多层外延超结场效应晶体管及制备方法
CN103137684A (zh) 一种具有绝缘层隔离的超结结构半导体晶片及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403