CN103003930B - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN103003930B
CN103003930B CN201180033838.5A CN201180033838A CN103003930B CN 103003930 B CN103003930 B CN 103003930B CN 201180033838 A CN201180033838 A CN 201180033838A CN 103003930 B CN103003930 B CN 103003930B
Authority
CN
China
Prior art keywords
mentioned
semiconductor layer
effect transistor
field
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180033838.5A
Other languages
English (en)
Other versions
CN103003930A (zh
Inventor
田中健一郎
上田哲三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN103003930A publication Critical patent/CN103003930A/zh
Application granted granted Critical
Publication of CN103003930B publication Critical patent/CN103003930B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种场效应晶体管，通过开口部（121.1）的形成，在第一半导体层（110）的上表面中的、上方未形成第二半导体层（120）的部分的至少一部分形成绝缘体（130.1）。在开口部（121.1），以覆盖绝缘体（130.1）的方式形成源极电极（S10）。源极电极（S10）形成为，与第一半导体层（110）和上述第二半导体层（120）之间的界面相接。

Description

场效应晶体管
技术领域
本发明涉及能够适用于在民用设备的电源电路中使用的功率晶体管的场效应晶体管。
背景技术
氮化物半导体与硅（Si）或GaAs等相比，禁带宽度、绝缘击穿电场、电子的饱和漂移速度都大。并且，在以（0001）面为主面的衬底上形成的由AlGaN／GaN形成的异质结构的晶体管中，通过自发极化以及压电极化在异质界面处产生二维电子气（以下也称为2DEG）。
因此，该异质结构的晶体管中，即使什么都不掺杂也能得到1×1013cm-2程度以上的层载流子（シ一トキャリア）浓度的2DEG。将该高浓度的2DEG作为载流子使用的高电子迁移率晶体管（HEMT（HighElectronMobilityTransistor））近年来受到注目，提出了各种HEMT结构（异质结）的场效应晶体管。
图6是表示专利文献1所示的以往的场效应晶体管500的剖面结构的图。以下，还将场效应晶体管仅称为FET（FieldEffectTransistor）。并且，以下，还将FET仅称为器件。
如图6所示，在场效应晶体管500中，在衬底501上层叠有由第一氮化物半导体（GaN）形成的第一半导体层510（动作层）和由第二氮化物半导体形成的第二半导体层520（阻挡层）。第二氮化物半导体的禁带宽度大于第一氮化物半导体的禁带宽度。
通过在第一半导体层510上形成第二半导体层520而形成异质结界面。因此，在第一半导体层510的异质结界面附近的区域形成2DEG层511。
在第二半导体层520中形成有贯通该第二半导体层520而到达（接触）第一半导体层510的开口部521.1、521.2。
另外，开口部521.1、521.2分别形成为，贯通2DEG层511并到达该2DEG层511下侧的区域。
在开口部521.1的内部，通过埋入导电性材料而形成作为欧姆电极的源极电极S50。并且，在开口部521.2的内部，通过埋入导电性材料而形成作为欧姆电极的漏极电极D50。
在第二半导体层520上，形成作为肖特基电极的栅极电极G50。并且，栅极电极G50形成在源极电极S50和漏极电极D50之间。
另外，在源极电极S50、漏极电极D50以及栅极电极G50上，形成表面保护膜550。
根据该结构，欧姆电极和2DEG层直接接触，因此能够降低欧姆电极的接触电阻。以下，还将场效应晶体管500称为以往的FET。
现有技术文献
专利文献
专利文献1：日本特开2007－329350号公报
发明概要
发明要解决的技术问题
但是，在以往的FET中不能解决以下的问题。
例如，在以往的FET中，能够通过增长栅极电极的宽度（源极－漏极间的电流路径的宽度）来减小导通（ON）时的电阻（导通电阻）。
但是，在该以往的FET的第一半导体层510或第二半导体层520中，有存在图7的电子束显微镜照片所示那样的小的坑的情况。该坑是空隙状的缺陷。在坑存在的情况下，坑和衬底之间的耐压下降。即，FET（器件）的耐压下降。所谓耐压是指能够对器件等施加的电压的极限值。
因此，FET（器件）的耐压未达到用于被视为良品的规定耐压的概率增大，FET（器件）的成品率下降。
发明内容
本发明是为了解决上述的问题点而做出的，其目的在于提供一种能够抑制成品率的下降的场效应晶体管。
用于解决技术问题的手段
为了解决上述技术问题，本发明的某种方式的场效应晶体管具备：衬底；第一半导体层，由第一氮化物半导体形成；以及第二半导体层，由禁带宽度比上述第一氮化物半导体的禁带宽度大的第二氮化物半导体形成；上述第一半导体层形成在上述衬底的上方，上述第二半导体层形成在上述第一半导体层上，在上述第二半导体层，形成贯通该第二半导体层而到达上述第一半导体层的开口部，通过上述开口部的形成，在上述第一半导体层的上表面中的、上方未形成上述第二半导体层的部分的至少一部分，形成绝缘体，在上述开口部，以覆盖上述绝缘体的方式形成电极，上述电极形成为，与上述第一半导体层和上述第二半导体层之间的界面相接。
即，通过上述开口部的形成，在上述第一半导体层的上表面中的、上方未形成上述第二半导体层的部分的至少一部分，形成绝缘体。在上述开口部，以覆盖上述绝缘体的方式形成电极。上述电极形成为，与上述第一半导体层和上述第二半导体层之间的界面相接。
这里，在第一半导体层中，假设在绝缘体的下部存在成为耐压下降的主要原因的缺陷（例如坑）。该情况下，通过绝缘体能够抑制缺陷和衬底之间的耐压的下降。即，通过绝缘体能够抑制场效应晶体管的耐压的下降。
由此，即使在存在成为耐压下降的主要原因的缺陷的情况下，也能够抑制将场效应晶体管的耐压维持在用于被视为良品的规定耐压以上的概率的下降。
即，能够抑制场效应晶体管的成品率的下降。
并且，优选的是，在与上述第一半导体层和上述第二半导体层之间的界面的附近的区域相当的、上述第一半导体层的表面部，形成二维电子气层，上述电极形成为，贯通上述第二半导体层及上述二维电子气层。
由此，电极与二维电子气层直接接触。因此，即使形成有绝缘体，也能够减小该电极的接触电阻。
并且，优选的是，在上述第一半导体层及上述第二半导体层中，在与上述开口部的内侧的表面部相当的部分，掺杂有n型杂质。
并且，优选的是，与上述开口部的内侧的表面部相当的部分包含上述第一半导体层和上述第二半导体层之间的界面的端部。
并且，优选的是，还具备缓冲层，依次层叠上述衬底、上述缓冲层以及上述第一半导体层。
并且，优选的是，上述绝缘体至少由AlN、SiO2、SiN、蓝宝石、金刚石以及绝缘性有机物中的任一种构成。
发明效果
根据本发明能够抑制成品率的下降。
附图说明
图1是表示第一实施方式的场效应晶体管的剖面结构的图。
图2是示出了器件的元件面积与其成品率之间的关系的图。
图3是用于说明存在缺陷的场效应晶体管的图。
图4是表示第二实施方式的场效应晶体管的剖面结构的图。
图5是表示第三实施方式的场效应晶体管的剖面结构的图。
图6是表示以往的场效应晶体管的剖面结构的图。
图7是表示六边形的坑的电子束显微镜照片。
具体实施方式
以下，参照附图说明本发明的实施方式。在以下的说明中，对同一构成要素附加了同一符号。它们的名称及功能也相同。因此，存在省略对他们的详细说明的情况。
另外，实施方式中所例示的各构成要素的尺寸、材质、形状、它们的相对配置等可根据适用本发明的装置的结构或各种条件而适当地变更，本发明不限于这些例示。并且，各图中的各构成要素的尺寸存在与实际的尺寸不同的情况。
＜第一实施方式＞
图1是表示第一实施方式的场效应晶体管100的剖面结构的图。场效应晶体管100是异质结场效应晶体管。并且，场效应晶体管100还是高电子迁移率晶体管（HEMT）。另外，在图1中示出了场效应晶体管100中不包含的表面保护膜150。另外，表面保护膜150也可以包含在场效应晶体管100中。
如图1所示，场效应晶体管100具备衬底101、缓冲层102、第一半导体层110、第二半导体层120、源极电极S10、漏极电极D10、栅极电极G10、绝缘体130.1、130.2。
衬底101作为一例是p型的Si衬底。
缓冲层102在衬底101上形成。缓冲层102具有将AlN（氮化铝）缓冲、AlN及GaN形成了100周期的超晶格结构。该AlN缓冲的膜厚例如为300nm。该超晶格结构1周期中的AlN的膜厚例如为5nm。该超晶格结构1周期中的GaN的膜厚例如为20nm。
第一半导体层110在缓冲层102上形成。即，第一半导体层110在衬底101的上方形成。也就是说，衬底101、缓冲层102以及第一半导体层110按此顺序层叠。
第一半导体层110由第一氮化物半导体形成。第一氮化物半导体例如为GaN（氮化镓）。另外，第一氮化物半导体不限于GaN，也可以是作为氮化物半导体的其他材料。并且，第一氮化物半导体也可以是将GaN和其他材料混合后得到的物质。第一半导体层110的膜厚例如为2μm。
第二半导体层120在第一半导体层110上形成。第二半导体层120由第二氮化物半导体形成。第二氮化物半导体例如为AlGaN。另外，第二氮化物半导体不限于AlGaN，也可以是作为氮化物半导体的其他材料。并且，第二氮化物半导体也可以是将AlGaN和其他材料混合后得到的物质。第二半导体层120的膜厚例如为50nm。
第二氮化物半导体的禁带宽度大于第一氮化物半导体的禁带宽度。
另外，通过在第一半导体层110上形成第二半导体层120，形成异质结界面。因此，在第一半导体层110的异质结界面附近的区域，形成2DEG（二维电子气）层111。2DEG层111是由2DEG（二维电子气）形成的层。
即，在与第一半导体层110和第二半导体层120之间的界面的附近的区域相当的、第一半导体层110的表面部，形成二维电子气层（2DEG层111）。
在第二半导体层120，形成贯通该第二半导体层120的开口部（以下还称为贯通区域部）。具体来说，在第二半导体层120，形成贯通第二半导体层120而到达（接触）第一半导体层110的开口部121.1、121.2。
开口部121.1、121.2通过干式蚀刻工序形成。开口部121.1、121.2各自的深度例如为100nm。
通过开口部121.1的形成，在第一半导体层110的上表面中的、未在上方形成第二半导体层120的部分（以下还称为层上表面A）的至少一部分，形成绝缘体130.1。另外，绝缘体130.1的底面的面积为层上表面A的面积的例如80％～100％。
通过开口部121.2的形成，在第一半导体层110的上表面中的、未在上方形成第二半导体层120的部分（以下还称为层上表面B）的至少一部分，形成绝缘体130.2。
另外，绝缘体130.2的底面的面积为层上表面B的面积的例如80％～100％。
在开口部121.1，形成作为欧姆电极的源极电极S10。即，在开口部121.1，以覆盖绝缘体130.1的上部的方式形成电极（源极电极S10）。作为电极的源极电极S10形成为，与第一半导体层110和第二半导体层120之间的界面相接。具体来说，作为电极的源极电极S10形成为，与第一半导体层110和第二半导体层120之间的界面的端部相接。并且，作为电极的源极电极S10形成为，将第二半导体层120及二维电子气层（2DEG层111）贯通。
并且，源极电极S10形成为，该源极电极S10的下部到达该2DEG层111的下侧的区域。
源极电极S10主要由Ti和Al形成。源极电极S10的膜厚为200nm。
在开口部121.2，形成作为欧姆电极的漏极电极D10。即，在开口部121.2，以覆盖绝缘体130.2的上部的方式形成电极（漏极电极D10）。作为电极的漏极电极D10形成为，与第一半导体层110和第二半导体层120之间的界面相接。具体来说，作为电极的漏极电极D10形成为，与第一半导体层110和第二半导体层120之间的界面的端部相接。并且，作为电极的漏极电极D10形成为，将第二半导体层120及二维电子气层（2DEG层111）贯通。
并且，漏极电极D10形成为，该漏极电极D10的下部到达该2DEG层111的下侧的区域。
漏极电极D10主要由Al形成。漏极电极D10的厚度为200nm。源极电极S10及漏极电极D10依次形成。
栅极电极G10在第二半导体层120上形成，并且形成在源极电极S10和漏极电极D10之间。栅极电极G10由肖特基电极或p型氮化物半导体形成。作为p型氮化物半导体，列举p－GaN作为一例。
在源极电极S10、漏极电极D10以及栅极电极G10上，形成表面保护膜150。
本申请的发明者们采用了通过等离子CVD装置形成的AlN来作为构成绝缘体130.1、130.2的材料。并且，本申请的发明者们将绝缘体130.1、130.2的膜厚设为150nm、将在X方向上的绝缘体130.1和2DEG层111之间的距离d1设为例如0．5μm。并且，还将在X方向上的绝缘体130.2和2DEG层111之间的距离d1也设为例如0．5μm。
本申请的本发明者们考虑散热性而采用了散热性好的AlN来作为构成绝缘体130.1、130.2的材料，但不限于此，只要是起到绝缘体的作用的材料，也可以采用其他材料。
构成绝缘体130.1、130.2的材料例如可以是SiO2、SiN、Al2O3、蓝宝石、金刚石、绝缘性有机物等。即，绝缘体130.1、130.2至少由AlN、SiO2、SiN、蓝宝石、金刚石以及绝缘性有机物中的任一种构成。
图2是表示了器件的元件面积与其成品率之间的关系的图。
图2中，横轴表示场效应晶体管的元件面积，纵轴表示场效应晶体管的成品率。以下还将场效应晶体管称为FET。
这里，作为FET即场效应晶体管100的结构，设源极－栅极间距离LSG＝1．5μm、设栅极电极长LG＝2μm、设栅极－漏极间距离LGD＝10μm、设源极电极长LS＝8μm、设漏极电极长LD＝8μm。
FET的成品率是将满足以下的条件A的FET视为“不良”的情况下的成品率。该条件A是指这样的条件，即：在FET的截止（OFF）状态下，在漏极－源极间电压VDS为400V的情况下漏电流为10-7A／mm以下。
以下，还将成为器件（例如FET）的耐压下降的主要原因的缺陷称为耐压下降缺陷。作为耐压下降缺陷的一例，认为是坑。另外，耐压下降缺陷不限于坑，例如也可以是位错、微管（micropipe）、反转域。
特性曲线L11、L12、L13、L14、L15、L16是假设在器件（FET）内存在耐压下降缺陷的情况下的与该耐压下降缺陷的密度对应的理论曲线。
假设存在于器件（FET）内的耐压下降缺陷的一例是，妨碍器件（FET）的耐压成为400V以上的缺陷。作为该耐压下降缺陷的一例，认为是坑。上述的耐压下降缺陷的密度还是泄漏路径（leakpath）的面内密度。
特性曲线L11、L12、L13、L14、L15、L16分别是耐压下降缺陷的密度对应于10000、1000、100、10、1、0.1／cm2的特性曲线。
根据特性曲线L11～L16可知，妨碍器件（FET）的耐压成为400V以上的耐压下降缺陷的密度大约为10／cm2。
图2中，特性点P1（三角（▲）记号）表示形成了绝缘体130.1、130.2的场效应晶体管100（器件）的成品率。
另一方面，黑圈（●）记号是在具有各种元件面积的FET中、将未形成绝缘体130.1、130.2的情况下的成品率作为元件面积的函数而绘制的。特性点P0表示在场效应晶体管100中假设未形成绝缘体130.1、130.2的情况下的器件（场效应晶体管）的成品率。
根据图2，在同一元件面积下，特性点P1表示的成品率是特性点P0表示的成品率的约2倍。即，在同一元件面积下，与没有绝缘体的情况相比，在有绝缘体的情况下成品率上升到2倍。这样，可知通过绝缘体的形成，器件（场效应晶体管）的成品率提高。
＜比较例＞
这里，对图6中说明的以往的FET进行考察。如上述那样，在该以往的FET的第一半导体层510或第二半导体层520中存在耐压下降缺陷的情况下，耐压下降缺陷和衬底之间的耐压下降。这里，作为该电压下降缺陷的一例，认为是坑。
因此，FET（器件）的耐压未达到用于被视为良品的规定耐压的概率增大，FET（器件）的成品率下降。
另外，越增加栅极电极的长度方向的长度（图6的栅极电极G50的进深方向的长度）、增大FET（器件）的有效面积，则器件的有效面积中的耐压下降缺陷的存在概率越增大。因此，为了将耐压下降缺陷的存在概率维持在规定值以下，不能无限制地增加栅极电极的长度。
这里，将图6的源极电极S50的X方向的宽度（长度）称为源极电极长。并且，将图6的漏极电极D50的X方向的宽度（长度）称为漏极电极长。
作为使器件的有效面积尽可能小的手段之一，也可以考虑缩短源极电极长、漏极电极长的手段。但是，根据以下所示的理由A、B，该手段不是优选的手段。
理由A是因为对流过源极电极、漏极电极的电流产生限制。
理由B是因为若缩短源极电极长、漏极电极长，则存在散热性恶化、器件的特性恶化的可能性。
特别是，在采用了2DEG的氮化物半导体场效应晶体管中，随着温度上升，电子的迁移率减少，随之方块电阻（sheetresistance）上升。因此，散热性恶化那样的器件结构是不优选的。
这里，在本实施方式的场效应晶体管100中，如图3所示，假设在绝缘体130.1的紧下方存在耐压下降缺陷B11。作为耐压下降缺陷B11的一例，认为是坑。
该情况下，即使对漏极电极D10施加了电压，也由于存在绝缘体130.1、130.2，因此能够维持耐压下降缺陷B11与衬底101之间的耐压。
即，能够抑制耐压下降缺陷B11与衬底101之间的耐压的下降。
另外，在场效应晶体管100中，假设在绝缘体130.2的紧下方存在耐压下降缺陷B11。该情况下，即使对漏极电极D10施加了电压，也由于存在绝缘体130.2，因此能够维持耐压下降缺陷B11与衬底之间的耐压。
由此，即使在存在成为耐压下降的主要原因的缺陷的情况下，也能够对将场效应晶体管100的耐压维持在用于被视为良品的规定耐压以上的概率的下降进行抑制。
即，能够抑制场效应晶体管100的成品率的下降。
并且，欧姆电极（源极电极S10、漏极电极D10）与2DEG层111直接接触。因此，即使形成有该绝缘体130.1、130.2，欧姆电极（源极电极S10、漏极电极D10）与2DEG层111之间的接触电阻也不受到影响。因此器件的静态特性不会受到任何影响。
因此，根据本实施方式的场效应晶体管100的结构，即使通过增加栅极宽度来增加场效应晶体管100的有效面积，场效应晶体管100也能够维持所期望的耐压。即，能够对将场效应晶体管100的耐压维持在用于被视为良品的规定耐压以上的概率的下降进行抑制。即，能够抑制场效应晶体管的成品率的下降。
因而，根据本实施方式的场效应晶体管100的结构，能够实现成品率的提高。
＜第二实施方式＞
图4是表示第二实施方式的场效应晶体管100A的剖面结构的图。
场效应晶体管100A与图1的场效应晶体管100相比较，不同点在于形成有掺杂了n型杂质的区域122。除此以外的场效应晶体管100A的结构与场效应晶体管100相同，因此不重复详细说明。并且，构成场效应晶体管100A的构成要素的材料也与场效应晶体管100相同，因此不重复详细说明。
以下，还将开口部121.1、121.2的每个总称为开口部121。
具体来说，在第一半导体层110以及第二半导体层120中，在与开口部121的内侧的表面部相当的部分（区域122），掺杂有n型杂质。
n型杂质例如是硅（Si）。n型杂质被掺杂时的该n型杂质的浓度为10-18cm-3。
更具体来说，在第一半导体层110以及第二半导体层120中，在与开口部121.1的内侧的表面部相当的部分（区域122），掺杂有n型杂质。与开口部121.1的内侧的表面部相当的部分包含第一半导体层110与第二半导体层120之间的界面的端部。即，在源极电极S10（欧姆电极）与2DEG层111相接触的部分（区域122），掺杂有n型杂质。
由此，源极电极S10（欧姆电极）与2DEG层111之间的接触电阻降低。
并且，在第一半导体层110以及第二半导体层120中，在与开口部121.2的内侧的表面部相当的部分（区域122），掺杂有n型杂质。这里，与开口部121.2的内侧的表面部相当的部分包含第一半导体层110与第二半导体层120之间的界面的端部。即，在漏极电极D10（欧姆电极）与2DEG层111相接触的部分（区域122），掺杂有n型杂质。
由此，漏极电极D10（欧姆电极）与2DEG层111之间的接触电阻降低。
另外，在本实施方式中也与第一实施方式同样，构成绝缘体130.1、130.2的材料为AlN，绝缘体130.1、130.2的膜厚为150nm。并且，X方向上的、绝缘体130.1（绝缘体130.2）与2DEG层111之间的距离d1（参照图1）的一例是0．5μm。
另外，在本实施方式中也与第一实施方式同样，作为FET即场效应晶体管100A的结构，源极－栅极间距离LSG＝1．5μm，栅极电极长LG＝2μm，栅极－漏极间距离LGD＝10μm，源极电极长LS＝8μm，漏极电极长LD＝8μm。
FET的成品率与第一实施方式同样，是将满足上述的条件A的FET视为“不良”的情况下的成品率。
图2中，特性点P2（中空的四边（□）记号）表示形成有绝缘体130.1、130.2的场效应晶体管100A的场效应晶体管的成品率。
根据图2，在同一元件面积下，特性点P2表示的成品率是特性点P0表示的成品率的约2倍。也就是说，有绝缘体的情况下的场效应晶体管的成品率是没有绝缘体的情况下的场效应晶体管的成品率的约2倍。这样，在本实施方式的场效应晶体管100A的结构下，也能够实现成品率的提高。
并且，根据本实施方式的场效应晶体管100A的结构，与第一实施方式相同地能够抑制场效应晶体管100A的成品率的下降。
＜第三实施方式＞
图5是表示第三实施方式的场效应晶体管100B的剖面结构的图。
场效应晶体管100B与图1的场效应晶体管100相比较，不同点在于在开口部121.1未形成绝缘体130.1。除此以外的场效应晶体管100B的结构与场效应晶体管100相同，因此不重复详细说明。并且，构成场效应晶体管100B的构成要素的材料也与场效应晶体管100相同，因此不重复详细说明。
即，在场效应晶体管100B中，仅形成有绝缘体130.1、130.2中的绝缘体130.2。另外，不限于该结构，在场效应晶体管100B中也可以仅形成有绝缘体130.1、130.2中的绝缘体130.1。
另外，在本实施方式中也与第一实施方式同样，构成绝缘体130.2的材料为AlN，绝缘体130.2的膜厚为150nm。并且，X方向上的、绝缘体130.2与2DEG层111之间的距离d1（参照图1）的一例是0．5μm。
另外，与第一实施方式同样，考虑散热性而将构成绝缘体130.2的材料设为散热性好的AlN，但不限于此，只要是起到绝缘体的作用的材料则也可以采用其他材料。构成绝缘体130.2的材料例如也可以是SiO2、SiN、Al2O3、蓝宝石、金刚石、绝缘性有机物等。
另外，在本实施方式中也与第一实施方式同样，作为FET即场效应晶体管100B的结构，源极－栅极间距离LSG＝1．5μm，栅极电极长LG＝2μm，栅极－漏极间距离LGD＝10μm，源极电极长LS＝8μm，漏极电极长LD＝8μm。
FET的成品率与第一实施方式同样，是将满足上述的条件A的FET视为“不良”的情况下的成品率。
图2中，特性点P3（中空的白圈（○）记号）表示形成有绝缘体130.2的场效应晶体管100B的场效应晶体管的成品率。根据图2，在同一元件面积下，特性点P2表示的成品率是特性点P0表示的成品率的约1．5倍。这样，在本实施方式的场效应晶体管100B的结构下，也能够实现成品率的提高。
并且，根据本实施方式的场效应晶体管100B的结构，与第一实施方式同样地能够抑制场效应晶体管100B的成品率的下降。
以上，基于实施方式对本发明的场效应晶体管进行了说明，但本发明不限于这些实施方式。只要不脱离本发明的主旨，对本实施方式实施了本领域技术人员想到的各种变形而得到的形态、或将不同的实施方式中的构成要素进行组合而构筑的形态都包含在本发明的范围内。
本次公开的实施方式应该理解为，全部的点是示例而不是用来进行限制的。本发明的范围不仅是上述的说明还通过权利要求的范围而示出，包括与权利要求的范围等同及范围内的所有变更。
工业实用性
本发明的场效应晶体管能够作为在空调机、调光装置等民用设备的电源回路等中使用的功率晶体管来进行利用。
符号说明
100、100A、100B场效应晶体管
101衬底
102缓冲层
110第一半导体层
120第二半导体层
121.1、121.2开口部
122区域
130.1、130.2绝缘体
150表面保护膜
D10漏极电极
G10栅极电极
S10源极电极

Claims (6)

1.一种场效应晶体管，其特征在于，具备：
衬底；
第一半导体层，由第一氮化物半导体形成；以及
第二半导体层，由禁带宽度比上述第一氮化物半导体的禁带宽度大的第二氮化物半导体形成，
上述第一半导体层形成在上述衬底的上方，
上述第二半导体层形成在上述第一半导体层上，
在上述第二半导体层，形成贯通该第二半导体层而到达上述第一半导体层的开口部，
通过上述开口部的形成，在上述第一半导体层的上表面中的、上方未形成上述第二半导体层的部分的至少一部分，形成绝缘体，
在上述开口部，以覆盖上述绝缘体的方式形成电极，
上述电极形成为，与上述第一半导体层和上述第二半导体层之间的界面相接。
2.如权利要求1所述的场效应晶体管，其特征在于，
在上述第一半导体层和上述第二半导体层之间的界面的附近的、上述第一半导体层的表面部，形成二维电子气层，
上述电极形成为，贯通上述第二半导体层及上述二维电子气层。
3.如权利要求1所述的场效应晶体管，其特征在于，
在上述第一半导体层及上述第二半导体层中的、与上述开口部的内侧的表面部相对应的部分，掺杂有n型杂质。
4.如权利要求3所述的场效应晶体管，其特征在于，
上述第一半导体层及上述第二半导体层中的、与上述开口部的内侧的表面部相对应的部分包含上述第一半导体层和上述第二半导体层之间的界面的端部。
5.如权利要求1所述的场效应晶体管，其特征在于，
该场效应晶体管还具备缓冲层，
依次层叠上述衬底、上述缓冲层以及上述第一半导体层。
6.如权利要求1～5中任一项所述的场效应晶体管，其特征在于，
上述绝缘体至少由AlN、SiO2、SiN、蓝宝石、金刚石以及绝缘性有机物中的任一种构成。
CN201180033838.5A 2010-07-14 2011-07-11 场效应晶体管 Expired - Fee Related CN103003930B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010160113A JP5576731B2 (ja) 2010-07-14 2010-07-14 電界効果トランジスタ
JP2010-160113 2010-07-14
PCT/JP2011/003968 WO2012008141A1 (ja) 2010-07-14 2011-07-11 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
CN103003930A CN103003930A (zh) 2013-03-27
CN103003930B true CN103003930B (zh) 2015-12-16

Family

ID=45469157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180033838.5A Expired - Fee Related CN103003930B (zh) 2010-07-14 2011-07-11 场效应晶体管

Country Status (4)

Country Link
US (1) US8659056B2 (zh)
JP (1) JP5576731B2 (zh)
CN (1) CN103003930B (zh)
WO (1) WO2012008141A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117294B (zh) * 2013-02-07 2015-11-25 苏州晶湛半导体有限公司 氮化物高压器件及其制造方法
JP6133191B2 (ja) * 2013-10-18 2017-05-24 古河電気工業株式会社 窒化物半導体装置、ダイオード、および電界効果トランジスタ
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
JP6665157B2 (ja) * 2015-03-17 2020-03-13 パナソニック株式会社 窒化物半導体装置
JP6905395B2 (ja) * 2017-06-16 2021-07-21 株式会社東芝 半導体装置
CN108649071B (zh) * 2018-05-17 2019-03-19 苏州汉骅半导体有限公司 半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009324A (zh) * 2006-01-25 2007-08-01 松下电器产业株式会社 氮化物半导体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4043600B2 (ja) * 1998-06-03 2008-02-06 古河電気工業株式会社 ショットキー障壁形成用電極
JP2007227409A (ja) * 2006-01-24 2007-09-06 Oki Electric Ind Co Ltd 窒化ガリウム系トランジスタとその製造方法
JP2007329350A (ja) 2006-06-08 2007-12-20 Matsushita Electric Ind Co Ltd 半導体装置
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
TW200903858A (en) * 2007-03-09 2009-01-16 Univ California Method to fabricate III-N field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
JP2009099678A (ja) * 2007-10-15 2009-05-07 Oki Electric Ind Co Ltd 窒化物半導体高電子移動度トランジスタ及びその製造方法
JP2010098047A (ja) * 2008-10-15 2010-04-30 Sanken Electric Co Ltd 窒化物半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009324A (zh) * 2006-01-25 2007-08-01 松下电器产业株式会社 氮化物半导体装置

Also Published As

Publication number Publication date
CN103003930A (zh) 2013-03-27
WO2012008141A1 (ja) 2012-01-19
JP2012023211A (ja) 2012-02-02
US8659056B2 (en) 2014-02-25
US20130126943A1 (en) 2013-05-23
JP5576731B2 (ja) 2014-08-20

Similar Documents

Publication Publication Date Title
US8933461B2 (en) III-nitride enhancement mode transistors with tunable and high gate-source voltage rating
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
US9490324B2 (en) N-polar III-nitride transistors
US7851825B2 (en) Insulated gate e-mode transistors
JP6173661B2 (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
US9673286B2 (en) Group III-V transistor with semiconductor field plate
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US8969881B2 (en) Power transistor having segmented gate
JP2007059595A (ja) 窒化物半導体素子
US9076850B2 (en) High electron mobility transistor
CN103003930B (zh) 场效应晶体管
US9252253B2 (en) High electron mobility transistor
US11355626B2 (en) High electron mobility transistor
US20110204380A1 (en) Nitride-based fet
US9543425B2 (en) Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate
US11594625B2 (en) III-N transistor structures with stepped cap layers
JP6233088B2 (ja) 電界効果トランジスタ
US9054171B2 (en) HEMT semiconductor device
JP2009044035A (ja) 電界効果半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LT

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150817

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150817

Address after: Osaka Japan

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151216

Termination date: 20200711

CF01 Termination of patent right due to non-payment of annual fee