CN103000558A - 芯片接合机以及接合方法 - Google Patents

芯片接合机以及接合方法 Download PDF

Info

Publication number
CN103000558A
CN103000558A CN2012100619328A CN201210061932A CN103000558A CN 103000558 A CN103000558 A CN 103000558A CN 2012100619328 A CN2012100619328 A CN 2012100619328A CN 201210061932 A CN201210061932 A CN 201210061932A CN 103000558 A CN103000558 A CN 103000558A
Authority
CN
China
Prior art keywords
chip
mentioned
calibration platform
head
pick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100619328A
Other languages
English (en)
Other versions
CN103000558B (zh
Inventor
牧浩
望月政幸
谷由贵夫
望月威人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jie Jin Science and Technology Ltd.
Original Assignee
Hitachi High Tech Instruments Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Instruments Co Ltd filed Critical Hitachi High Tech Instruments Co Ltd
Priority to CN201710565856.7A priority Critical patent/CN107359131B/zh
Publication of CN103000558A publication Critical patent/CN103000558A/zh
Application granted granted Critical
Publication of CN103000558B publication Critical patent/CN103000558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

本发明尤其提供即使相对于已接合的芯片使芯片旋转180度而进行层压、产品质量也高的芯片接合机或者接合方法。本发明为如下芯片接合机或者接合方法，即，利用拾取头部从晶片拾取芯片并将上述芯片放置于校准平台，利用接合头部从上述校准平台拾取上述芯片并将其接合于基板或者已接合的芯片上，其特征在于，在上述接合头部从上述校准平台拾取上述芯片之前，使上述芯片的姿势在与上述接合的面平行的面上旋转规定角度。

Description

芯片接合机以及接合方法
技术领域
本发明涉及芯片接合机以及接合方法，尤其涉及产品质量高的芯片接合机以及接合方法。
背景技术
在将芯片(半导体芯片)(以下，仅称作芯片)搭载于线路基板、引线框等基板而组装组件的工序的一部分中，有如下工序：从半导体晶片(以下，仅称作晶片)分割芯片的工序；以及将分割的芯片搭载于基板上或者将其层压于已接合的芯片的接合工序。
作为进行接合工序的方法，有如下方法，即，将已拾取的芯片暂时放置于部件放置工作台(校准平台)，并用接合头部从部件放置工作台再次拾取芯片，而将其接合于被搬运来的基板(专利文献1)。另一方面，在Flash存储器、移动RAM(Random Access Memory)等中，有层压没有旋转的0度的芯片与旋转了180度的芯片而进行接合的要求。在如专利文献1那样的将芯片暂时放置的技术中，为了响应其要求，使接合头部旋转180度而进行接合。
专利文献1：日本特开2009-246285号公报
然而，若使接合头部旋转，则由于旋转轴的倾斜度或者旋转轴与筒夹之间的倾斜度而使接合面倾斜。以0度、180度中的一个来进行调整，但即使能够将其中一个的姿势调整为正确的，也会使另一个的姿势有倾斜度。其结果，若相对于已接合的芯片旋转180度而层压芯片并进行接合，则有在芯片与芯片之间产生空隙的忧虑。并且，产生因倾斜度而引起的旋转中心偏移，从而使层压精度下降。结果，由于这些主要因素而使产品的质量下降。并且，即使单纯地将芯片接合于基板、或是用其它的姿势来接合均会相同地产生倾斜，虽然不如层压的情况严重，但存在相同的课题。
发明内容
因此，本发明的目的在于，尤其能够提供如下芯片接合机或者接合方法，即，即使相对于已接合的芯片使芯片旋转180度而进行层压，产品质量也高。
为了达成上述目的，本发明至少具有以下的特征。
本发明的第一特征在于，具有：芯片供给部，其保持晶片；拾取头部，其从上述晶片拾取芯片并将上述芯片放置于校准平台；接合头部，其从上述校准平台拾取上述芯片，并将其接合于基板或者已接合的上述芯片上；以及芯片旋转机构，其在上述接合头部从上述校准平台拾取上述芯片之前，使上述芯片的姿势在与上述接合的面平行的面旋转规定角度。
并且，本发明的第二特征在于，具有：拾取步骤，在该步骤中，利用拾取头部从晶片拾取芯片并将上述芯片放置于校准平台；接合步骤，在该步骤中，利用接合头部从上述校准平台拾取上述芯片并将其接合于基板或者已接合的上述芯片上；以及芯片旋转步骤，在该步骤中，在上述接合头部从上述校准平台拾取上述芯片之前，使上述芯片的姿势在与上述接合的面平行的面上旋转规定角度。
另外，本发明的的第三特征在于，在上述接合头部从上述校准平台拾取上述芯片之前，判断是否需要使上述芯片旋转规定角度。
并且，本发明的第四特征在于，交替地进行使上述芯片旋转上述规定角度而进行的接合、以及不使上述芯片旋转上述规定角度而进行的接合。
另外，本发明的第五特征在于，上述芯片的旋转使上述校准平台旋转而进行。
并且，本发明的第六特征在于，上述芯片的旋转使上述拾取头部旋转规定角度而进行。
另外，本发明的第七特征在于，上述规定角度为180度或者90度。
并且，本发明的第八特征在于，设置2台上述校准平台，从多个上述晶片分别拾取芯片，并以上述多个的单位来交替地放置于2台上述校准平台，以上述多个的单位来从2台上述校准平台交替地拾取上述芯片，使2台上述校准平台与上述接合头部的移动方向平行地向相互相反的方向移动。
本发明的效果如下。
因此，根据本发明，尤其能够提供即使相对于已接合的芯片使芯片旋转180度而进行层压、产品质量也高的芯片接合机或者接合方法。
附图说明
图1是作为本发明的实施方式1的芯片接合机10的简要俯视图。
图2是表示作为本发明的实施方式1的特征的芯片旋转机构的第一实施例1的结构与动作的图。
图3是表示图2所示的实施例1的动作流程的图。
图4是表示作为本发明的实施方式1的特征的芯片旋转机构的第二实施例2的结构与动作的图。
图5是表示图4所示的实施例2的动作流程的图。
图6是作为本发明的实施方式2的芯片接合机10A的简要俯视图。
图7是表示具有作为本发明的实施方式2的特征的芯片旋转机构的第三实施例3的结构与动作的图。
符号说明：
1-芯片供给部，10、10A-芯片接合机，11-晶片，12-晶片保持台，13-顶出单元，14-晶片保持平台，2-拾取部，21-拾取头部，22-筒夹，23-拾取的Y驱动部，3-校准部，31、31A、31B-校准平台，32-平台识别照相机，4-接合部，41-接合头部，42-筒夹，43-接合头部的Y驱动部，44-基板识别照相机，5-搬运部，6-基板供给部，7-基板搬出部，8-控制部，D-芯片，P-基板。
具体实施方式
以下，使用附图对本发明的实施方式进行说明。
(实施方式1)
图1是作为本发明的实施方式1的芯片接合机10的简要俯视图。图2是对在图1中从箭头A方向观察的、表示本实施方式的特征的结构与其动作进行说明的图。
芯片接合机10大致区分为具有：芯片供给部1，其供给安装于基板P的芯片D；拾取部2，其从芯片供给部1拾取芯片；校准部3，其将已拾取的芯片D过渡性地暂时放置；接合部4，其拾取校准部的芯片D并将其接合于基板P或者已接合的芯片之上；搬运部5，其将基板P搬运至安装位置；基板供给部6，其将基板供给至搬运部5；基板搬出部7，其接收已进行安装的基板6；以及控制部8，其监视并控制各部分的动作。
首先，芯片供给部1具有：保持晶片11的晶片保持台12；以及将芯片D从晶片11顶出的、以虚线表示的顶出单元13。芯片供给部1通过未图示的驱动机构向XY方向移动，并使拾取的芯片D向顶出单元13的位置移动。
拾取部2包括：拾取头部21，其具有在前端吸附并保持利用顶出单元13被顶出的芯片D的筒夹22(亦参照图2)，且拾取管芯D并将其放置于校准部3；以及拾取头部的Y驱动部23，其使拾取头部21在Y方向移动。拾取头部21具有未图示的各驱动部，它们使筒夹22升降、旋转以及在X方向移动。
校准部3具有：临时放置芯片D的校准平台31；以及用于识别校准平台31上的芯片D的平台识别照相机32。
接合部4包括：接合头部41，其具有与拾取头部相同的构造，且从校准平台31拾取芯片D，并将其接合于被搬运来的基板P；Y驱动部43，其使接合头部41在Y方向移动；以及基板识别照相机44，其对被搬运的基板P的位置识别标记(未图示)进行摄像，并识别应接合芯片D的接合位置。
根据这样的结构，接合头部41基于平台识别照相机32的摄像数据来修正拾取位置、姿势，而从校准平台31拾取芯片D，并基于基板识别照相机44的摄像数据而将芯片D接合于基板P。
搬运部5具备放置一张或者多张基板(图1中为4张)的基板搬运托盘51、以及供基板搬运托盘51移动的托盘导轨52，并具有并行设置的相同构造的第一、第二搬运部。通过利用沿托盘导轨52设置的未图示的滚珠丝杠来驱动设置于基板搬运托盘的未图示的螺母，来使基板搬运托盘51移动。
根据这样的结构，基板搬运托盘51在基板供给部6放置基板，沿托盘导轨52移动至接合位置，并在接合后移动至基板搬出部7而将基板传递至搬出部7。第一、第二搬运部相互独立地被驱动，当在放置于一个基板搬运托盘51的基板P上接合芯片D期间，另一个基板搬运托盘51搬出基板P，并返回基板供给部6，进行放置新的基板等的准备。
本实施方式的特征在于设置芯片旋转机构，该芯片旋转机构在接合头部41拾取芯片D之前，在与芯片D的接合面平行的面上使芯片D旋转180度。其结果，能够使接合头部41不旋转180度而常以相同的0度的姿势来接合芯片D，从而能够降低芯片与芯片之间的空隙的产生。并且，也不会发生因倾斜度而引起的旋转中心偏移，而能够精度良好地层压芯片。其中，尤其精度良好地调整了接合头部41的倾斜度的姿势为0度。
(实施例1)
图2是表示作为本发明的实施方式1的特征的芯片旋转机构的第一实施例1的结构与动作的图。
实施例1的芯片旋转机构9是如箭头R所示地使校准平台31旋转180度的机构。芯片旋转机构9具有作为驱动源的马达91与将马达的旋转传动至校准平台31的马达轴92。根据该结构，在利用拾取头部21将芯片D放置于校准平台之后，使校准平台31旋转180度。其结果，接合头部能够常以0度的相同姿势来接合芯片D。
图3是表示图2所示的实施例1的动作流程的图。以下，参照图2对动作流程进行说明。
首先，使用筒夹22对被顶出单元13顶出的芯片D进行吸附，由此利用拾取头部21拾取芯片D(步骤1)，将其放置于校准平台31(步骤2)。其中，拾取头部21为了拾取下一个芯片而向放置有芯片D处返回。图2表示其状态。
接下来，对是否有必要使芯片D的姿势旋转180度进行判断(步骤3)。若有必要，则利用旋转机构9使校准平台31旋转180度(步骤4)，进行下一个步骤5。若没有必要则直接进行步骤5。
接下来，利用平台识别照相机32来识别芯片D以及芯片的放置状态(步骤5)。接合头部41基于上述识别结果，修正位置、姿势并拾取芯片(步骤6)。此时，接合头部41虽然基于识别而旋转来修正姿势，但是该修正至多在±1度内，而且在各个时刻，修正量不同。因此，与作为本发明的特征的旋转规定角度不同。
接下来，接合头部41利用筒夹42进行吸附，由此将已拾取的芯片D层压(接合)于基板P或者已接合的芯片(步骤7)。其中，图2的接合头部41表示为在接合了芯片D之后，为了拾取下一个芯片D，而朝向校准平台31的过程。
最后，对是否接合了规定个数的芯片D进行判断(步骤8)，若未接合规定个数则返回步骤1，若已接合规定个数则结束处理。
图3的处理流程是还考虑了芯片的姿势随机为0度的情况与180度的情况的例子。若芯片的姿势交替地为0度的情况与180度的情况，则也可以不进行步骤3的判断，串联设置各自的处理流程。
(实施例2)
图4是表示作为本发明的实施方式1的特征的芯片旋转机构的第二实施例2的结构与动作的图。
实施例2与实施例1的不同点在于，虽然在实施例1中为了使芯片D的姿势旋转180度而使校准平台31旋转180度，但是在实施例2中使拾取头部21如箭头R所示地旋转180度，而之后将芯片D放置于校准平台31。旋转180度的拾取头部21的位置为从顶出单元13的位置至放置于校准平台之间即可。
其中，图4所示的状态是拾取头部21到达校准平台31的上部而使芯片D旋转180度、并将芯片D放置于校准平台31的过程。另一方面，接合头部41为与拾取头部21的动作同步而进一步将芯片D接合于基板P或者已接合的芯片D的过程。
图5是表示图4所示的实施例2的动作流程的图。以下，参照图4，对与图3所示的实施例1的动作流程的不同点进行说明。
在实施例2中，为了利用拾取头部21来进行芯片D的姿势的旋转180度(步骤13)，而在将芯片D放置于校准平台31(步骤14)之前，进行使芯片D的姿势旋转180度的判断(步骤12)校准。即，与实施例1相比，成为将使芯片D的姿势旋转180度的判断的步骤与将芯片D放置于校准平台31的步骤替换的流程。其它方面与实施例1相同。
图5的处理流程还考虑了芯片的姿势随机为0度的情况与180度的情况的例子。若芯片的姿势交替地为0度的情况与180度的情况，则与实施例1相同地，也可以不进行步骤3的判断，而串联设置各自的处理流程。
根据上述所说明的实施例1、2，不使接合头部41旋转180度，常以相同的0度的姿势来接合芯片D，从而能够降低芯片与芯片之间的空隙的产生。并且，也不会发生因倾斜度而引起的旋转中心偏移，能够精度良好地层压芯片。
其结果，根据实施例1、2，尤其，能够提供即使相对于已接合的芯片使芯片旋转180度而进行层压、产品质量也高的芯片接合机以及接合方法。
以上说明的实施例1以及2虽然在校准平台31上设置了1个芯片，但使拾取头部21与接合头部41同步进行处理。为了缓和该同步，也可以在校准平台31上设置2个芯片。
(实施方式2)
图6是作为本发明的实施方式2的芯片接合机10A的简要俯视图。图7是对在图6中从箭头A方向观察的、表示本实施方式的特征的结构与其动作进行说明的图。在图6、图7中，对具有与实施方式1相同结构或者相同功能的部分赋予相同符号。
实施方式2与实施方式1的不同点在于，第一能够将多个种类的芯片D层压于基板或者已接合的芯片。因此，以能够供给多个种类的晶片的方式设置多个晶片保持台12(图6中为4台)。4台晶片保持台12固定于以虚线表示的晶片保持平台14的4边侧。与实施方式1相同，晶片保持平台14具有：未图示的XY驱动部，其使规定的芯片在基本上固定的顶出单元13上移动；以及未图示的旋转驱动部，其为了选择4台晶片保持台12(晶片11)，而设置于XY驱动部上。基本上，也表示具有微调整机构。
晶片保持台12的数量、不限定于4台，也可以为2台、3台或者5台以上。并且，芯片D的种类也可以与晶片保持台12的数量不一致。即，也可以在多个晶片保持台12上设置相同种类的芯片D。
实施方式2亦与实施方式1相同，具有设置芯片旋转机构的特征，该芯片旋转机构在接合头部41拾取芯片D之前使芯片D旋转180度。
(实施例3)
图7是表示具有作为本发明的实施方式2的特征的芯片旋转机构的第三实施例3的结构与动作的图。
对于实施例3，为了有效地进行接合，设置2台能够放置多个芯片D的校准平台31A、31B。并且，如箭头K所示，2台校准平台31A、31B能够通过未图示的移动机构使不同高度的位置向相互相反的方向进行往复移动。另外，校准平台31A、31B通过未图示的升降机构而能够升降，以使能够在相同高度位置放置以及拾取芯片D。当然，也可以不设置升降机构，而扩大拾取头部21以及接合头部41的运转范围，以2台校准平台来变化放置以及拾取的高度位置。
实施例3为了能够如后述那样地对应每个芯片D的姿势，具有实施例2所示的、使拾取头部21如箭头R地旋转180度的芯片旋转机构9。
在实施例3中，边控制晶片保持平台14，边从全部或者规定的多个晶片依次拾取芯片D，而例如放置于拾取头部21侧的校准平台31B。当放置每个芯片D时，对芯片的姿势是否为0度的情况与180度的情况进行判断而放置。另一方面，在拾取头部21放置于校准平台31B的期间，接合头部41将已经放置于校准平台31A的多个芯片D依次层压而接合于基板P或者已接合的芯片。
图7表示如下状态：在拾取头部21将4个芯片放置于校准平台31A后，将第一个芯片放置于向顶出单元13侧移动去的校准平台31B的过程。并且，图7表示如下状态：接合头部41从向基板侧移动去的校准平台31A拾取第一个芯片并进行接合。
(实施例4)
在实施例3中，虽设置能够放置多个芯片的2台校准平台31A、31B，但可以与实施例1、2相同地设置能够放置1个或者2个芯片的1台校准平台31。因此，作为实施例4的芯片旋转机构9，能够使用实施例1、2的机构中的任一个。
在实施例3、4中，也可以不使接合头部41旋转180度，而常以相同的0度的姿势来接合芯片D，从而能够降低芯片与芯片之间的空隙的发生。并且，也不会发生因倾斜度而引起的旋转中心偏移，而能够精度良好地层压芯片。
其结果，在实施例3、4中，尤其能够提供即使相对于已接合的芯片使芯片旋转180度而进行层压、产品质量也高的芯片接合机以及接合方法。
并且，以上说明的实施例1至4表示了使芯片D的姿势旋转180度的情况。在芯片为正方形的情况下，不仅有旋转180度的情况，还有旋转±90度的情况。在该情况下，使校准平台31或者拾取头部21旋转±90度来进行。
以上，对本发明的实施方式进行了说明，但对于本领域技术人员而言，基于上述的说明能够有各种的代替例、修正或者变形，本发明也包含在不脱离其主旨范围内的上述的各种代替例、修正或者变形。

Claims (14)

1.一种芯片接合机，其特征在于，具有：
芯片供给部，其保持晶片；
拾取头部，其从上述晶片拾取芯片，并将上述芯片放置于校准平台；
接合头部，其从上述校准平台拾取上述芯片，并将其接合于基板或者已接合的上述芯片上；以及
芯片旋转机构，其在上述接合头部从上述校准平台拾取上述芯片之前，使上述芯片的姿势在与上述接合的面平行的面旋转规定角度。
2.根据权利要求1所述的芯片接合机，其特征在于，
具有判断机构，该判断机构在上述接合头部从上述校准平台拾取上述芯片之前，判断是否需要使上述芯片旋转上述规定角度。
3.根据权利要求1所述的芯片接合机，其特征在于，
上述芯片旋转机构为使上述校准平台旋转的机构。
4.根据权利要求1所述的芯片接合机，其特征在于，
上述芯片旋转机构为使上述拾取头部旋转规定角度的机构。
5.根据权利要求1或4所述的芯片接合机，其特征在于，
上述规定角度为180度或者90度。
6.根据权利要求3或4所述的芯片接合机，其特征在于，
上述芯片供给部能够保持1张晶片，上述校准平台能够放置1个或者2个上述芯片。
7.根据权利要求4所述的芯片接合机，其特征在于，
上述芯片供给部保持多张晶片，该芯片接合机设置有2台上述校准平台，2台上述校准平台能够放置多个芯片，该芯片接合机具有使2台上述校准平台与上述接合头部的移动方向平行地向相互相反的方向移动的机构。
8.一种接合方法，其特征在于，具有：
拾取步骤，在该步骤中，利用拾取头部从晶片上拾取芯片并将上述芯片放置于校准平台；
接合步骤，在该步骤中，利用接合头部从上述校准平台拾取上述芯片并将其接合于基板或者已接合的上述芯片上；以及
芯片旋转步骤，在该步骤中，在上述接合头部从上述校准平台拾取上述芯片之前，使上述芯片的姿势在与上述接合的面平行的面上旋转规定角度。
9.根据权利要求8所述的接合方法，其特征在于，
具有判断步骤，在该判断步骤中，在上述接合头部从上述校准平台拾取上述芯片之前，判断是否需要使上述芯片旋转上述规定角度。
10.根据权利要求8所述的接合方法，其特征在于，
交替地进行上述旋转步骤、以及不使上述芯片旋转上述规定角度而接合上述芯片的步骤。
11.根据权利要求8所述的接合方法，其特征在于，
上述芯片旋转步骤使上述校准平台旋转而进行。
12.根据权利要求8所述的接合方法，其特征在于，
上述芯片旋转步骤使上述拾取头部旋转规定角度而进行。
13.根据权利要求8或12所述的接合方法，其特征在于，
上述规定角度为180度或者90度。
14.根据权利要求9所述的接合方法，其特征在于，
设置2台上述校准平台，
上述拾取步骤为，从多个上述晶片分别拾取芯片，并以上述多个的单位来交替地放置于2台上述校准平台，
上述接合步骤为，以上述多个的单位来从2台上述校准平台交替地拾取上述芯片，
该接合方法具有移动步骤，在该步骤中，使2台上述校准平台与上述接合头部的移动方向平行地向相互相反的方向移动。
CN201210061932.8A 2011-09-15 2012-03-09 芯片接合机以及接合方法 Active CN103000558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710565856.7A CN107359131B (zh) 2011-09-15 2012-03-09 芯片接合机以及接合方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-202273 2011-09-15
JP2011202273A JP5989313B2 (ja) 2011-09-15 2011-09-15 ダイボンダ及びボンディング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710565856.7A Division CN107359131B (zh) 2011-09-15 2012-03-09 芯片接合机以及接合方法

Publications (2)

Publication Number Publication Date
CN103000558A true CN103000558A (zh) 2013-03-27
CN103000558B CN103000558B (zh) 2017-08-04

Family

ID=47879688

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710565856.7A Active CN107359131B (zh) 2011-09-15 2012-03-09 芯片接合机以及接合方法
CN201210061932.8A Active CN103000558B (zh) 2011-09-15 2012-03-09 芯片接合机以及接合方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710565856.7A Active CN107359131B (zh) 2011-09-15 2012-03-09 芯片接合机以及接合方法

Country Status (5)

Country Link
US (1) US8991681B2 (zh)
JP (1) JP5989313B2 (zh)
KR (1) KR101977987B1 (zh)
CN (2) CN107359131B (zh)
TW (1) TWI608556B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241150A (zh) * 2013-06-18 2014-12-24 三星泰科威株式会社 倒装芯片贴装机以及利用该贴装机的贴装方法
CN105023862A (zh) * 2014-04-30 2015-11-04 捷进科技有限公司 芯片贴装机及贴装方法
CN105977184A (zh) * 2015-03-11 2016-09-28 捷进科技有限公司 接合装置及接合方法
CN106057704A (zh) * 2015-04-02 2016-10-26 捷进科技有限公司 接合装置及接合方法
CN106233441A (zh) * 2014-02-27 2016-12-14 株式会社新川 接合装置以及接合方法
CN107134419A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 倒装芯片键合装置及其键合方法
CN107134422A (zh) * 2016-02-29 2017-09-05 上海微电子装备（集团）股份有限公司 芯片键合装置及方法
CN107134427A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 芯片键合装置及方法
CN107134418A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 倒装芯片键合装置及键合方法
CN107134421A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 一种自动键合设备
CN107134446A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 一种芯片键合装置及键合方法
CN107134423A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 倒装芯片键合装置及其键合方法
CN113471107A (zh) * 2021-06-29 2021-10-01 深圳新益昌科技股份有限公司 固晶机及固晶方法
CN115052472A (zh) * 2021-03-09 2022-09-13 先进装配***有限责任两合公司 利用拾取装置校正元件位置的方法及拾取装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5865639B2 (ja) * 2011-09-15 2016-02-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
KR101923531B1 (ko) 2011-12-23 2018-11-30 삼성전자주식회사 반도체 칩 본딩 장치
JP6341641B2 (ja) * 2013-08-09 2018-06-13 ファスフォードテクノロジ株式会社 ダイボンダ
JP6276553B2 (ja) * 2013-10-04 2018-02-07 ファスフォードテクノロジ株式会社 ボンディングヘッドの回転軸の姿勢検出方法並びにダイボンダ及びボンディング方法
USD774573S1 (en) 2014-04-10 2016-12-20 Kennametal Inc Cutting tool with W-shaped flute gully
IL232079B (en) 2014-04-10 2018-05-31 Hanita Metal Works Ltd A cutting tool with improved chip removal capability and a method for its preparation
USD785058S1 (en) * 2014-05-21 2017-04-25 Brewer Science Inc. Spin coater
USD783692S1 (en) * 2014-05-21 2017-04-11 Brewer Science Inc. Spin coater/developer
JP6391378B2 (ja) * 2014-09-10 2018-09-19 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
JP2016162914A (ja) * 2015-03-03 2016-09-05 株式会社ディスコ 真空ピンセット
JP6510837B2 (ja) * 2015-03-11 2019-05-08 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法
US9878379B2 (en) 2015-04-22 2018-01-30 Kennametal Inc. Cutting tool with enhanced chip evacuation capability and method of making same
JP6667326B2 (ja) 2016-03-17 2020-03-18 ファスフォードテクノロジ株式会社 ダイボンダおよびボンディング方法
KR102580580B1 (ko) * 2016-04-26 2023-09-20 세메스 주식회사 웨이퍼 상에 다이들을 본딩하기 위한 장치 및 방법
JP6797569B2 (ja) * 2016-06-13 2020-12-09 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
TWI624905B (zh) * 2017-01-23 2018-05-21 多晶粒壓合機
JP6849468B2 (ja) * 2017-02-13 2021-03-24 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP6806877B2 (ja) * 2017-02-27 2021-01-06 ヤマハ発動機株式会社 部品実装装置
CN108511364B (zh) * 2017-02-28 2020-01-24 上海微电子装备（集团）股份有限公司 一种芯片键合装置
JP7033878B2 (ja) * 2017-10-16 2022-03-11 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
US11540399B1 (en) * 2020-04-09 2022-12-27 Hrl Laboratories, Llc System and method for bonding a cable to a substrate using a die bonder

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103429A (en) * 1980-01-22 1981-08-18 Shinkawa Ltd Die bonder
JPS61247039A (ja) * 1985-04-24 1986-11-04 Mitsubishi Electric Corp 半導体組立装置
US20020017736A1 (en) * 1998-01-13 2002-02-14 3M Innovative Properties Company Dichroic polarizing film and optical polarizer containing the film

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3443193B2 (ja) * 1993-11-26 2003-09-02 芝浦メカトロニクス株式会社 ペレットボンディング装置
KR0155774B1 (ko) * 1994-10-29 1998-12-01 이대원 다이 본딩방법 및 그 장치
JP3728889B2 (ja) * 1997-08-20 2005-12-21 松下電器産業株式会社 ２素子マウント装置
KR100278603B1 (ko) * 1998-09-30 2001-01-15 윤종용 미세간극 볼 그리드 어레이 패키지용 다이본딩 설비 및 다이본딩 방법
JP3546376B2 (ja) * 2000-08-07 2004-07-28 澁谷工業株式会社 ボンディング装置
JP4780858B2 (ja) * 2001-06-06 2011-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3636127B2 (ja) * 2001-10-12 2005-04-06 松下電器産業株式会社 電子部品実装装置および電子部品実装方法
JP4056978B2 (ja) * 2004-01-19 2008-03-05 株式会社新川 ダイボンディング方法及びその装置
JP2006135013A (ja) * 2004-11-04 2006-05-25 Renesas Technology Corp 実装装置及び実装方法
JP2007158102A (ja) * 2005-12-06 2007-06-21 Shibuya Kogyo Co Ltd ボンディング装置
JP2007165351A (ja) * 2005-12-09 2007-06-28 Shibuya Kogyo Co Ltd ダイボンディング方法
JP2008270278A (ja) * 2007-04-16 2008-11-06 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
JP5065969B2 (ja) 2008-03-31 2012-11-07 株式会社日立ハイテクインスツルメンツ 部品実装装置
KR101657531B1 (ko) * 2009-11-17 2016-10-04 세메스 주식회사 다이 이송 유닛, 이를 포함하는 다이 본딩 장치 및 다이 이송 방법
TWM498413U (zh) * 2014-07-25 2015-04-01 Pei-Qiang Lin 延長線電源供應器排插

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103429A (en) * 1980-01-22 1981-08-18 Shinkawa Ltd Die bonder
JPS61247039A (ja) * 1985-04-24 1986-11-04 Mitsubishi Electric Corp 半導体組立装置
US20020017736A1 (en) * 1998-01-13 2002-02-14 3M Innovative Properties Company Dichroic polarizing film and optical polarizer containing the film

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241150A (zh) * 2013-06-18 2014-12-24 三星泰科威株式会社 倒装芯片贴装机以及利用该贴装机的贴装方法
CN106233441A (zh) * 2014-02-27 2016-12-14 株式会社新川 接合装置以及接合方法
CN106233441B (zh) * 2014-02-27 2018-11-06 株式会社新川 接合装置以及接合方法
CN105023862B (zh) * 2014-04-30 2018-01-19 捷进科技有限公司 芯片贴装机及贴装方法
CN105023862A (zh) * 2014-04-30 2015-11-04 捷进科技有限公司 芯片贴装机及贴装方法
CN105977184A (zh) * 2015-03-11 2016-09-28 捷进科技有限公司 接合装置及接合方法
CN105977184B (zh) * 2015-03-11 2019-02-15 捷进科技有限公司 接合装置及接合方法
CN106057704A (zh) * 2015-04-02 2016-10-26 捷进科技有限公司 接合装置及接合方法
CN106057704B (zh) * 2015-04-02 2019-01-18 捷进科技有限公司 接合装置及接合方法
CN107134419A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 倒装芯片键合装置及其键合方法
CN107134446A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 一种芯片键合装置及键合方法
CN107134423A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 倒装芯片键合装置及其键合方法
CN107134421A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 一种自动键合设备
CN107134418A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 倒装芯片键合装置及键合方法
CN107134427A (zh) * 2016-02-29 2017-09-05 上海微电子装备有限公司 芯片键合装置及方法
CN107134422A (zh) * 2016-02-29 2017-09-05 上海微电子装备（集团）股份有限公司 芯片键合装置及方法
CN107134418B (zh) * 2016-02-29 2020-02-18 上海微电子装备（集团）股份有限公司 倒装芯片键合装置及键合方法
CN107134419B (zh) * 2016-02-29 2020-04-10 上海微电子装备（集团）股份有限公司 倒装芯片键合装置及其键合方法
US10903105B2 (en) 2016-02-29 2021-01-26 Shanghai Micro Electronics Equipment (Group) Co., Ltd. Flip chip bonding device and bonding method
CN115052472A (zh) * 2021-03-09 2022-09-13 先进装配***有限责任两合公司 利用拾取装置校正元件位置的方法及拾取装置
CN115052472B (zh) * 2021-03-09 2024-06-04 先进装配***有限责任两合公司 利用拾取装置校正元件位置的方法及拾取装置
CN113471107A (zh) * 2021-06-29 2021-10-01 深圳新益昌科技股份有限公司 固晶机及固晶方法

Also Published As

Publication number Publication date
KR20130029707A (ko) 2013-03-25
CN103000558B (zh) 2017-08-04
CN107359131B (zh) 2021-01-22
US20130068823A1 (en) 2013-03-21
JP2013065627A (ja) 2013-04-11
TW201312675A (zh) 2013-03-16
CN107359131A (zh) 2017-11-17
KR101977987B1 (ko) 2019-05-13
JP5989313B2 (ja) 2016-09-07
TWI608556B (zh) 2017-12-11
US8991681B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
CN103000558A (zh) 芯片接合机以及接合方法
CN107466200B (zh) 用于自动调整配给器的配给单元的方法和设备
US8230805B2 (en) Method and apparatus for dispensing material on a substrate
JP7108739B2 (ja) 電子部品の実装装置と実装方法、およびパッケージ部品の製造方法
US20080296315A1 (en) Method and apparatus for dispensing a viscous material on a substrate
CN100449718C (zh) 用于安装半导体芯片的方法和装置
JP2010157767A (ja) 部品実装装置及び部品実装方法
US9966357B2 (en) Pick-and-place tool for packaging process
JP5457660B2 (ja) 切断方法及び切断装置
KR101388948B1 (ko) 반도체 패키지 제조 중에 기판에 반도체 부품을 전달하기 위한 장치
TWI459516B (zh) 封裝裝置與封裝方法
JP2008251771A (ja) 部品実装装置
KR101422401B1 (ko) 발광 소자 칩 본딩 장치
KR101692156B1 (ko) 기판 절단 장치 및 기판 절단 방법
CN112331582A (zh) 芯片贴装装置以及半导体器件的制造方法
JP4692687B2 (ja) 実装基板の製造方法
CN117995721A (zh) 一种芯片键合方法及其键合设备
JP2008066745A (ja) 電子部品実装方法
CN102891098A (zh) 用于制造半导体的设备和方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JIEJIN TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: HITACHI HIGH TECH INSTR CO., LTD.

Effective date: 20150723

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150723

Address after: Yamanashi Prefecture

Applicant after: Jie Jin Science and Technology Ltd.

Address before: Saitama Prefecture, Japan

Applicant before: Hitachi High Tech Instr Co., Ltd.

GR01 Patent grant
GR01 Patent grant