CN102985837B - 用于确定比特流内的边缘之前的连续相等比特的数目的装置和用于重建重复比特序列的装置 - Google Patents
用于确定比特流内的边缘之前的连续相等比特的数目的装置和用于重建重复比特序列的装置 Download PDFInfo
- Publication number
- CN102985837B CN102985837B CN201080067990.0A CN201080067990A CN102985837B CN 102985837 B CN102985837 B CN 102985837B CN 201080067990 A CN201080067990 A CN 201080067990A CN 102985837 B CN102985837 B CN 102985837B
- Authority
- CN
- China
- Prior art keywords
- edge
- bit
- bit stream
- sequence
- repetition bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/31709—Jitter measurements; Jitter generators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
一种用于确定包含重复比特序列的比特流内的边缘之前的连续相等比特的数目的装置,所述装置包括边缘数目确定器,边缘选择器,时间打标器和相等比特确定器。边缘数目确定器确定边缘预设数目。边缘预设数目与重复比特序列的边缘数目互质,或者与重复比特序列的边缘的最大数目互质。边缘选择器选择比特流的彼此相隔边缘预设数目的边缘。进一步地,时间打标器确定比特流的每个所选择的边缘的时间标记,并且相等比特确定器基于所选择的边缘的所确定的时间标记来确定所述边缘之前的连续相等比特的数目。
Description
技术领域
根据本发明的实施例涉及用于确定比特流内的边缘之前的连续相等比特的数目的装置、用于重建重复比特序列的装置、边缘选择器、用于确定连续相等比特的数目的方法以及用于重建重复比特序列的方法。
背景技术
数据依赖抖动(DDJ)例如是高速数字接口的一个重要性能特征,量化了转换时间对该转换之前的比特历史依赖到什么程度。数字信号的转换,也被称为数字信号的边缘,意味着从数字信号从逻辑1到逻辑0的值的变化或相反的变化。因此,数据依赖抖动(DDJ)衡量了转换时间对于之前比特的历史的依赖性,并因此本质上需要有关所测量的转换之前的即时比特历史的知识。由于时间测量通常不超过100MSa/S(兆采样每秒)并且相关的高速接口运行在2.5Gb/s(千兆比特每秒)及以上,因此通常不可能对所有转换打上时间标记。因此,时间标记本身并不能提供有关比特历史的必要信息。
在某些应用中,测试***不知道由被测设备(DUT)输出的比特流。这种未知的比特流通常包括重复比特序列。从该比特序列中,只有比特序列的比特数目和/或比特序列内的边缘或转换的数目是已知的。从这些信息中,必须为数据依赖抖动分析确定在每个转换之前的相等比特的数目,也被称为运行长度。
例如,存在已知的在生成多项式已知并且比特排列未知的情况下可应用到PRBS(伪随机比特序列)的方法。这些方法不能应用于未知比特序列。
基于时间间隔测量的抖动分析隐含地提供运行长度,但使得频谱抖动分解非常困难。需要Q空间尾部拟合算法。
对两个后续转换进行时间打标的两个而不是一个时间标记将运行长度信息提供为两个时间标记之间的差别。然而,这需要将硬件数量加倍,也将存储时间标记结果的存储带宽要求加倍。
在对每次转换之前的比特进行计数的额外的硬件将增加存储时间标记的存储带宽要求。
在另一种情况下,即混合信号测试,相干欠采样通过以计划的采样率的整数部分进行均匀间隔的采样来收集关于重复的模拟波形的完整信息。
发明内容
本发明的目的是提供用于确定包括重复比特序列的比特流内的边缘之前的连续相等比特的数目的改进的概念和/或用于重建包含在比特流中的重复比特序列的改进的概念,其允许减少必需的硬件的数量和/或复杂度,和/或减少必需的处理时间。
通过根据权利要求1或3所述的装置以及根据权利要求30或31所述的方法解决该目的。
本发明的实施例提供了一种用于确定包括重复比特序列的比特流内的边缘之前的连续相等比特的数目的装置。所述装置包括边缘数目确定器,边缘选择器,时间打标器和相等比特确定器。边缘数目确定器被配置为确定边缘预设数目。边缘预设数目与重复比特序列的边缘数目互质,或者与重复比特序列的边缘的最大数目互质。边缘选择器被配置为选择比特流的彼此相隔边缘预设数目的边缘。进一步地,时间打标器被配置为确定比特流的每个所选择的边缘的时间标记,并且相等比特确定器被配置为基于所选择的边缘的所确定的时间标记来确定所述边缘之前的连续相等比特的数目。
本发明的进一步的实施例提供了一种用于重建包含在比特流中的重复比特序列的装置。所述装置包括边缘数目确定器,边缘选择器,时间打标器和重建单元。边缘数目确定器被配置为确定边缘预设数目。边缘预设数目与重复比特序列的边缘数目互质,或者与重复比特序列的边缘的最大数目互质。边缘选择器被配置为选择比特流的彼此相隔边缘预设数目的边缘。进一步地,时间打标器被配置为确定比特流的每个所选择的边缘的时间标记,并且重建单元被配置为基于所选择的边缘的所确定的时间标记来重建所述重复比特序列。
根据本发明的实施例是基于以下中心思想:通过对具有恒定边缘偏移的比特流的边缘打时间标记,所述比特流被非均匀欠采样。在这种方式中,两个被时间打标的边缘之间的时间取决于比特流,因此比特流在时间上被非均匀采样(只要比特流不仅是代表所描述的概念的无关比特流的010101的连续重复)。因为所述比特流包含重复比特序列,所以可以保证:如果被选择用于时间打标的边缘彼此相隔与重复比特序列的边缘数目互质或者(在所述重复比特序列的边缘数目未知的情况下)与重复比特序列的边缘的最大数目互质的边缘数目,则重复比特序列中的每一个边缘将会被时间打标。这样,基于所选择的边缘的所确定的时间标记,比特流中的任意边缘之前的连续相等比特的数目可被确定,或者整个重复比特序列也可被重建。
这样,必需的硬件和/或必需的处理时间可显著减少。例如,第二时间打标器、用于对每个边缘之前的比特进行计数的额外硬件或困难的频谱抖动分解可以不是必需的。进一步地,非均匀欠采样相比比特流的均匀间隔采样可以提供更快的结果。
根据本发明的一些实施例涉及边缘选择器,所述边缘选择器包括除法器和反相器。除法器选择比特流的彼此相隔边缘预设数目的边缘,边缘预设数目是奇数。进一步地,反相器将反相比特流或非反相比特流交替提供到所述除法器以用于选择比特流的边缘。每当所述除法器选择边缘,所述反相器在所述反相比特流和所述非反相比特流之间改变。
这样,除法器可以只选择上升边缘或下降边缘,以便除法器的硬件复杂度可以减小。
附图说明
根据本发明的实施例将参照附图在后面详述,其中:
图1是用于确定比特流内的边缘之前的连续相等比特的数目的装置的框图;
图2是用于重建重复比特序列的装置的框图;
图3是用于确定连续相等比特的数目的装置或用于重建重复比特序列的装置的框图;
图4是用于确定连续相等比特的数目的示例的示意图;
图5是边缘选择器的框图;
图6a是边缘选择器的框图;
图6b是图6a中示出的边缘选择器的时序图的示意图;
图7是用于确定连续相等比特的数目的方法的流程图;以及
图8是用于重建重复比特序列的方法的流程图。
具体实施方式
在下文中,相同的参考标记部分地用于具有相同或类似功能属性的对象和功能单元,参考附图对其的描述应当也适用于其它附图,从而减少对实施例的冗余描述。
图1示出了根据本发明的实施例的用于确定包括重复比特序列的比特流102内的边缘之前的连续相等比特的数目142的装置100的框图。所述装置100包括边缘数目确定器110,边缘选择器120,时间打标器130和相等比特确定器140。边缘数目确定器110被连接到边缘选择器120,边缘选择器120被连接到时间打标器130并且时间打标器130被连接到相等比特确定器140。边缘数目确定器110确定边缘预设数目112,使得边缘预设数目112与重复比特序列的边缘数目互质,或者与重复比特序列的边缘的最大数目互质。边缘选择器120选择比特流102的彼此相隔边缘预设数目112的边缘122。进一步地,时间打标器130确定比特流102的每个所选择的边缘122的时间标记132,并且相等比特确定器130基于所选择的边缘122的所确定的时间标记132来确定所述边缘之前的连续相等比特的数目142。
术语相等比特意味着具有相同值(例如,逻辑0或逻辑1,信号的高电平或低电平)的比特,并且连续相等比特数目意味着比特流102保持在恒定值的比特的数目。
图2示出了根据本发明的实施例的用于重建包含在比特流102中的重复比特序列的装置200的框图。装置200包括边缘数目确定器110,边缘选择器120,时间打标器130和重建单元240。边缘数目确定器110被连接到边缘选择器120,边缘选择器120被连接到时间打标器130并且时间打标器130被连接到重建单元240。边缘数目确定器110确定边缘预设数目112,使得边缘预设数目112与重复比特序列的边缘数目互质,或者与重复比特序列的边缘的最大数目互质。边缘选择器120选择比特流102的彼此相隔边缘预设数目112的边缘122。进一步地,时间打标器130确定比特流102中的每个所选择的边缘122的时间标记132,并且重建单元240基于所选择的边缘122的所确定的时间标记132来重建所述重复比特序列242。
图1所示的装置和图2所示的装置是基于相同的基本原理,即包含重复比特序列的比特流的非均匀欠采样。因此,边缘数目确定器110,边缘选择器120,时间打标器130或所提出的概念的以下细节或可能特征的说明一般可同样地适用于如图1中所示的用于确定连续相等比特的数目的装置,也适用于图2所示的用于重建重复比特序列的装置。
通过只对比特流102的彼此相隔边缘预设数目112的边缘(或者换句话说,每一个第S个边缘,其中,S是预设的边缘数目)进行时间打标,采样率可以被保持为显著低于比特流的比特率。由于比特流102是重复比特序列的排列,因此比特流102内的每个边缘之前的或任意边缘之前的连续相等比特的数目可以被确定,或者整个重复比特序列可以被重建。因此,例如,具有非常高的数据率(大于1千兆比特每秒)的比特流可以被采样,虽然采样频率明显更低,而硬件开支和/或处理时间可以减少或保持较低。
边缘数目确定器110,边缘选择器120,时间打标器130和相等比特确定器140或重建单元240可以是例如独立的硬件单元或计算机、微控制器或数字信号处理器的一部分,也可以是运行在计算机、微控制器或数字信号处理器上的计算机程序或软件产品。
边缘数目确定器110确定边缘预设数目112。该边缘预设数目112与重复比特序列的边缘数目互质,或者与重复比特序列的边缘的最大数目互质。由于边缘选择器选择比特流的彼此相隔边缘预设数目112的边缘,因此所提出的对边缘预设数目112的选择可以保证比特流内的重复比特序列的每个边缘能够被选择。因此,在从若干连续比特序列中选择边缘预设数目112之后,比特序列的每个边缘可被选择至少一次。
在所描述的概念的某些应用中,重复比特序列的边缘数目是预定义的或已知的,使得可以选择与重复比特序列的预定义的边缘数目互质的边缘预设数目112。
与此相反,有时只有重复比特序列的比特数目是预定义的或已知的。那么,边缘预设数目112可与重复比特序列的边缘的最大数目互质。对于具有给定比特数目(也被称为比特序列的长度)的比特序列,如果比特序列的比特数目是偶数(表示01的连续重复),则比特序列的边缘的最大数目等于比特序列的比特数目,并且对于包括奇数个比特的比特序列,则等于比特序列的比特数目减1。由于01的连续重复是不令人感兴趣的,一般地,可以选择等于比特序列的比特数目减1的重复序列的边缘的最大数目。
在重复比特序列的边缘数目是未知的情况下,一个以上(如2,3,4或更多个)与重复比特序列的边缘的最大数目互质的并且彼此之间互质的边缘预设数目112可被确定。如果一个以上的边缘预设数目112的乘积大于边缘的最大数目,则通过使用一个以上的边缘预设数目112,可以保证重复比特序列的每个边缘可以被选择至少一次。也就是说,边缘数目确定器110可确定多个边缘预设数目112,每个边缘预设数目112与重复比特序列的边缘的最大数目互质,并且每个边缘预设数目112与每个其他的边缘预设数目112互质。多个边缘预设数目中的边缘预设数目的乘积大于重复比特序列的边缘的最大数目。进一步地,边缘选择器120可以为每个边缘预设数目112选择彼此相隔相应的边缘预设数目112的比特流102的边缘122。
通过选择边缘预设数目112为与重复比特序列的边缘数目互质或与重复比特序列的边缘的最大数目互质的最小数目或最小数目中的一个,处理时间(例如,直到能够获得边缘之前的连续相等比特的数目或重建的比特序列为止的时间)可以被减少,这是因为在这种方式下,在比特序列的每个边缘被采样至少一次之前,比特流102内的比特序列的较低重复数目必须被采样。然而,可用于边缘预设数目的最小的可能数目可被时间打标器130的最大采样速率所限制。时间打标器的最大采样速率定义了两个边缘之间的最短时间,时间打标器130能够进行时间打标。因此,例如,边缘数目确定器110可确定边缘预设数目112,使得考虑到时间打标器130的最大采样速率,所述预设数目是与重复比特序列的边缘数目互质或与重复比特序列的边缘的最大数目互质的最小数目。
边缘选择器120可以从比特流102中选择边缘122,直到至少等于重复比特序列的边缘数目或等于重复比特序列的边缘的最大数目的边缘数目被选择。在这种方式下,可以保证尽管比特序列的每个边缘是在比特序列的不同重复内所选择的,比特序列的每个边缘可被选择至少一次。因此,比特序列的每个边缘之前的连续相等比特的数目可被确定或者整个比特序列可被重建。
在所描述的概念的某些应用中,比特序列的比特数目是未知的,然而重复比特序列的边缘数目是已知的。在这种情况下,可以是独立的硬件单元或者是相等比特确定器140或重建单元240的一部分的比特序列长度确定器可确定重复比特序列的比特数目。为此,边缘选择器120可以从比特流102中选择边缘122,直到至少等于重复比特序列的边缘数目加一的边缘数目被选择为止。然后,比特序列确定器可基于彼此相隔所选择的边缘122的数目的两个边缘122的时间标记132来确定重复比特序列的比特数目,所述所选择的边缘122的数目等于重复比特序列的边缘数目加一。换句话说,基于选择重复比特序列的边缘与选择重复比特序列的稍后的重复内的相同边缘之间的时间差,可以确定重复比特序列的比特数目。这也可以由下面的公式表示:
B=(BE+1-B1)/S
与图1所示的装置形成对比,图2中所示的装置重建了整个比特序列。当然,如果整个比特序列的重建不是必须的,则尽管图1中所示的装置的硬件开支可能更低,图2中所示的装置也可以基于所重建的比特序列来确定比特流内的边缘之前的连续相等比特的数目。
在一些实施例中,基于所选择的边缘122的所确定的时间标记132并且例如另外地基于所选择的边缘122的方向或重复比特序列的比特值(逻辑1或逻辑0),重建单元240可重建重复比特序列242。为此,确定仅一个所选择的边缘的方向或确定重复比特序列的仅一个比特的值可能就足够了,这是因为根据比特序列的所有边缘的知识,其余的比特序列可以是固定的。可替代地,一个以上的或所有所选择的边缘102的方向可以被确定,这可以是已经可用的信息,因为边缘选择器120可能知道是上升边缘还是下降边缘被选择。可替代地,装置200可包括用于确定所选择的边缘122的方向的方向确定器,或用于确定重复比特序列的比特值的比特值确定器。
本发明的某些实施例包括比特数目确定器。比特数目确定器可以是例如图1所示的用于确定连续相等比特的数目的装置的相等比特确定器140的一部分,或者是例如图2所示的用于重建重复比特序列的装置的重建单元240的一部分。可替代地,比特数目确定器340可以是被连接到相等比特确定器140或重建单元240的独立的硬件单元,如图3所示。
基于所选择的边缘122的至少一个所确定的时间标记132,比特数目确定器340可确定比特流102内的参考比特的绝对比特数342。绝对比特数342表示比特流内的参考比特的位置。通常所选择的边缘122的参考比特是比特流102内的所选择的边缘122的前一个比特(directlyprecedingbit)或后一个比特(directlysucceedingbit)。可替代地,包括到所选择的边缘122的确定性地可确定的距离的其他比特也是可能的。换句话说,所选择的边缘可以与具有所确定的绝对比特数342的参考比特相关联。该绝对比特数342可以是为每个所选择的边缘122的参考比特确定的。比特数目确定器340可例如基于两个直接连续的所选择的边缘122的时间标记132来确定参考比特的绝对比特数342。换句话说,两个所选择的边缘122之间的时间差可以指示所选择的边缘之间有多少比特,因此,如果一个所选择的边缘的参考比特的绝对数是已知的,那么其他边缘的参考比特的绝对比特数342可以被确定。
可以针对在参考时间通过例如时间打标器130或边缘选择器120的比特流的比特来从例如1(或另一个开始数)开始对绝对比特数342进行计数。参考时间可以是例如用于选择边缘的开始时间或时间打标器130的复位时间。
更一般地,基于比特流102内的参考比特的比特数目,相等比特确定器140可确定边缘之前的连续相等比特的数目142,其中比特流102是基于所选择的边缘122的所确定的时间标记132来确定的。同等地,基于比特流102内的参考比特的比特数目,重建单元240可重建重复比特序列242,其中比特流102是基于所选择的边缘122的所确定的时间标记132来确定的。
比特数目确定器340可为每个参考比特确定重复比特序列内的相对比特数342,已为所述每个参考比特确定了所述绝对比特数342。
例如,绝对比特数Bn342可以根据下面的公式来确定,其中tn表示所选的边缘的时间标记,并且T表示比特周期:
[.]表示四舍五入到最接近的整数,并且t1是例如参考时间(例如,开始时间、时间打标器的复位时间)与第一个所选择的边缘出现之间的时间。
本质上,这是假定比连续时间标记之间的漂移的单位间隔的一半更少。
通常地,比特周期T是精确地已知的(例如在ATE应用中),但有时仅仅知道比特周期位于间隔Tmin≤T≤Tmax中的某处。在这种情况下,可以基于时间标记来估计比特周期T。
考虑随后的时间标记之间的时间间隔△tn,△tn=tn-tn-1,n=2…N。该时间差是由持续期T的比特的未知数目βn以及随机抖动变量jn引起的,其中对于所有间隔jn具有绝对值上限J,jn≤J。
△tn=βnT+jn,其中,n=2…N(6)
比特数目的上限和下限可以根据公式(6)计算,其在公式(7)中被示出:
和分别表示上舍入或下舍入到最接近的整数。返回到公式(6),允许更新比特周期的上限和下限:
例如,公式(7)和(8)可以针对某些或者全部间隔而重复并且在这些间隔上被迭代直到所有的比特数目βn被唯一地知道,当比特不确定性的和
在给定的间隔迭代中未减少时,所述不确定间隔Tmin≤T≤Tmax对于所给定的时间间隔△tn可能过大。可能无法精确到足以确定时间标记之间的准确比特数目地估计所述单位间隔,而这对于例如任何单位间隔跟踪算法是非常重要的。
如果所有的比特数目βn被唯一地知道,例如,则所述比特周期可以被估计为(t0为参考时间):
这样,比特周期T可以参考精确已知的(例如,具有公差+/-5%)或者估计的单位间隔。
换句话说,考虑到未知的或未精确知道的比特周期T,比特数目确定器340可基于至少一个所选择的边缘122的确定的时间标记132、最大比特周期Tmax、最小比特周期Tmin以及最大比特周期变量J来确定比特流102内的参考比特的绝对比特数342。比特周期表示了比特流102的比特的时间长度。
进一步地,基于参考比特的绝对比特数342以及基于重复比特序列的比特数目,比特数目确定器340可确定参考比特的重复比特序列内的相对比特数344。换句话说,通过确定该比特序列内的相对比特数344,部分选自比特序列的不同重复的边缘被映射到单个比特序列的边缘。这可以通过例如使用取模函数来完成。相对比特数344可等于对重复比特序列的比特数目B取模的绝对比特数342。这可以由下面的公式来表示:
bk=(BkmodB)
其中bk表示相对比特数344,Bk表示绝对比特数342,并且B表示重复比特序列的比特数目。
此外,比特数目确定器340可将与所选择的边缘122相关联的参考比特的相对比特数344以升序或者降序进行排序。
基于绝对比特数342或相对比特数344,相等比特确定器140可确定边缘之前的连续相等比特的数目或者重建单元240可重建重复比特序列。
使用相对比特数342,基于与所观察的边缘相关联的参考比特的相对比特数342以及与比特流102的前一个边缘相关联的参考比特的相对比特数342,相等比特确定器140可确定边缘之前的连续相等比特的数目。
换言之,彼此相随的边缘的参考比特的相对比特数344的差值可表明所观察的边缘之前的连续相等比特142的数目。
可替代地,绝对比特数342和/或相对比特数344可以直接关联到为其确定了该绝对比特数342和/或相对比特数344的所选择的边缘122,而不是确定参考比特的绝对比特数342和/或相对比特数344。换句话说,基于为所选择的边缘122所确定的时间标记132,比特数目确定器340可确定与所选择的边缘122相关联的比特流102内的绝对比特数342。进一步地,基于所选择的边缘122的绝对值把比特数目342以及基于重复比特序列的比特数目,比特数目确定器340可确定重复比特序列内的所选择的边缘122的相对比特数344。
图4示出用于确定比特流内的边缘之前的连续相等比特的数目和/或用于重建比特序列的示例400。这是具有比特数B=10和边缘数目E=8的重复比特序列的示例。进一步地,每一个第三边缘(转换)被打上了时间标记。因此,在这个示例中,当前的边缘数目S=3(3与8互质)。换句话说,E是重复比特序列的边缘数目,B是重复比特序列的比特数目,并且每个第S个边缘被打上时间标记。进一步地,Bk表示绝对比特数,k表示用于所选择的边缘的计数参数,Ek表示重复比特序列内的边缘的位置并且也可以被称为相对值边缘数目,并Bk表示重复比特序列内的相对比特数。
用于确定边缘之前的连续相等比特的数目和/或重建比特序列的基本步骤的示例是:
选择与E互质的S
(确定边缘预设数目)
测量M=E时间标记(tk,dk),k=1…M
(选择边缘并且确定每个所选择的边缘的时间标记,其中tk表示时间标记,dk表示边缘的方向,并且M表示所测量的数目或所确定的时间标记,其中边缘的方向dk只对重建整个比特序列是必需的)
跟踪比特数目Bk
(确定绝对比特数)
相对比特数bk=(BkmodB)
(确定相对比特数)
以升序(或者降序)对bk进行排序
对于e=E1…EE,运行长度re=be-Bbe-1,,其中-B表示对B减法取模(对B减法取模意味着将取模函数应用到减法的减数中以及应用到减法的结果中)并且b0=bE
(re表示边缘E之前的连续相等比特的数目,be表示与边缘E相关联的所排序的相对比特数,并且e表示从E1到EE的相对值边缘数目),
这些基本步骤可以被扩展和/或适应到应用的各个边界条件或约束。
例如,如果重复比特序列的边缘数目E以及重复比特序列的比特数目B是已知的或者是预定义的,则可使用下列步骤:
找出时间打标器的最大采样率并且以比特周期为单位来表达它,Smin(Smin表示所述时间打标器能够采样的两个边缘之间的最低的比特数目)
选择与E互质的最小的S≥Smin
(考虑到时间打标器的由Smin代表的最大采样率,确定边缘预设数目S)
测量M=E时间标记(tk,dk),k=1…M
跟踪比特数目Bk
相对比特数bk=(BkmodB)
以升序对bk进行排序
对于e=E1…EE,运行长度re=be-Bbe-1,其中‘-B’表示对B减法取模并且b0=bE。
进一步地,如果重复比特序列的边缘数目E是已知的或预设定的,但重复比特序列的比特数目B是未知的,则例如,可使用下列步骤:
找出时间打标器的最大采样率并且以比特周期为单位来表达它,Smin。
选择与E互质的最小的S≥Smin
测量M=E+1时间标记(tk,dk),k=1…M
跟踪比特数目Bk。
确定比特序列长度B=(BE+1-B1)/S
(重复比特序列的比特数目)
对于k=1…E,相对比特数bk=(BkmodB)
以升序排序bk。
对于e=E1…EE,运行长度re=be-Bbe-1,其中‘-B’表示对B减法取模并且b0=bE。
在另一个示例中,重复比特序列的比特数目B是已知的或预设定的,但重复比特序列的边缘数目E是未知的。在这种情况下,例如,可以执行下列步骤:
找出时间打标器的最大采样率并且以比特周期为单位来表达它,Smin。
重复比特序列中的边缘的最大数目Emax=B-1
选择最小的多个S,Emax>Si≥Smin以及S1·...·Si·...·SN>Emax,每一个S与Emax互质并且彼此互质。
为每一个Si测量M=Emax时间标记(tk,dk),k=1…M
为每一个Si跟踪比特数目Bk
相对比特数bk=(BkmodB)
丢弃冗余的相对比特数。丢弃bk,其中bk=bj,j=1…k-1
边缘的数目E等于剩余的、并因此唯一的相对比特数bk
以升序排序bk
运行长度re=be-Bbe-1,e=E1…EE,,其中‘-B’表示对B减法取模并且b0=bE。
在一般情况下,可以结合已提出的概念作出如下及其他观察。
当具有E个边缘的重复比特序列的每一个第S个边缘被打上时间标记时,如果S与E没有相同的除数,则在E个时间标记后所有的E个边缘将被打上时间标记。
(重复)比特序列的边缘数目E始终是偶数。(对于每个上升边缘,在下一个上升边缘之前必然存在下降边缘。)
这就意味着,S必须是奇数。
具有最小重复长度B>2比特的比特流可具有最多B-1个边缘。
总结一下,所描述的概念的一些基本思路是,例如:
选择并对具有E个边缘的重复比特流的每一个第S个边缘打上时间标记,其中S与E互质。
至少采用E个时间标记,其中每个时间标记包括时间tk以及(可选的)方向dk。这可以确保重复比特序列中的所有边缘被至少一次打上时间标记。
例如,软件跟踪算法可以为每个打上时间标记的边缘识别绝对比特数。
在比特流的持续期是已知的情况下,比特流内的所有边缘的相对比特数也是已知的。
给定边缘之前的运行长度最终是由与重复比特序列内的先前边缘的相对差值以比特周期为单位给出的。
根据所记录的方向dk,可以重建完整的比特流。在上升转换之后的以及在下一个下降转换之前的所有的比特都是‘1’,反之亦然。
本发明的一些实施例涉及边缘选择器,也称为转换选择器。
转换选择器是一种选择性地传播每个第S个边缘的电路。由于S必须是奇数,因此其在上升和下降转换(边缘)之间交替,并因此在每个所传播的信号转换之后(在每个所选择的边缘之后)可以将来自DUT的输入信号反相。
图5示出了根据本发明的实施例的边缘选择器500的框图。边缘选择器500包括连接到反相器520的除法器510。除法器510选择比特流102的彼此相隔边缘预设数目的边缘122。所述边缘预设数目是奇数。进一步地,反相器520将反相比特流或非反相比特流交替提供到除法器510以用于选择比特流102的边缘122。每当除法器510选择边缘122时,反相器520在反相比特流和非反相比特流之间改变。
在这种方式中,尽管边缘预设数目为奇数,仍有可能除法器510仅被上升边缘或下降边缘触发。
在图5中所示的边缘选择器500可以在用于确定比特流内的边缘之前的连续相等比特的数目的装置中被实现或在用于重建重复比特序列的装置中被实现。
图6a示出了根据本发明的实施例的另一个边缘选择器600的框图。边缘选择器600与图5中示出的边缘选择器类似,但还包括切换单元630并且反相器被实现为异或运算620,也被称为XOR门。进一步地,连接到边缘选择器600的除法器510的时间打标器130被示出。除法器510连接到切换单元630,切换单元630连接到异或门620并且异或门620被连接到除法器510。例如从DUT(被测设备)接收的比特流102被提供给异或门620。
切换单元630可提供切换信号Pol到反相器620。每当除法器510选择边缘122时,切换单元630可改变切换信号Pol的值。
如果反相器620被实现为图6a中所示的异或门,则比特流102可被提供给异或门620的第一输入端,切换信号Pol可被提供给异或门620的第二输入端,并且可在异或门620的输出端提供反相比特流或非反相比特流。
图6b示出了出现在图6a中所示的边缘选择器600内的信号的时序图,其中,所述边缘预设数目S等于5。第一信号示出了例如从DUT接收的比特流102。第二信号CLK示出了异或门620的输出,该输出表示交替的反相比特流和非反相比特流。第三行表示由除法器510使用的计数索引Count。因为在该示例中,除法器510只考虑上升边缘(或者,可只考虑下降边缘),每一个第三计数对边缘的选择进行触发。这由表示两个被选择的边缘122的第四信号Sel示出。最后,第五信号Pul表示每当除法器510选择边缘时改变其值的切换信号。
图7示出了根据本发明的实施例的用于确定包括重复比特序列的比特流内的边缘之前的连续相等比特的数目的方法700的流程图。方法700包括确定边缘预设数目710,选择比特流的边缘720,确定比特流的每个所选择的边缘的时间标记730,并且确定边缘之前的连续相等比特的数目740。边缘预设数目被确定710,这样该数目与重复比特序列的边缘数目互质,或者与重复比特序列的边缘的最大数目互质。比特流的彼此相隔边缘预设数目的边缘被选择720。进一步地,基于所选择的边缘的所确定的时间标记,边缘之前的连续相等比特的数目被确定740。
图8示出了根据本发明的实施例的用于重建包含在比特流中的重复比特序列的方法800的流程图。该方法800包括:确定边缘预设数目810,选择比特流的边缘820,确定比特流的每个所选择的边缘的时间标记830并且重建重复比特序列840。边缘预设数目被确定810,使得该数目与重复比特序列的边缘数目互质,或者与重复比特序列的边缘的最大数目互质。比特流的彼此相隔边缘预设数目的边缘被选择820。进一步地,基于所选择的边缘的所确定的时间标记,重复比特序列在840被重建。
根据本发明的一些实施例涉及一种用于选择比特流的边缘的方法。所述方法包括选择比特流的彼此相隔边缘预设数目的边缘。边缘预设数目是奇数。进一步地,该方法包括交替提供反相比特流或非反相比特流以用于选择边缘,其中每当边缘被选择时在反相比特流和非反相比特流之间进行改变。
根据本发明的一些实施例涉及用于抖动分析的转换次数的被计数的欠采样。该方法处理在时间上非均匀地间隔的时间标记并且需要专用的硬件来选择被打上时间标记的边缘。所描述的方法提出了在时间标记的上下文中的欠采样。
对于数据依赖抖动(DDJ)的分离,必须知道每个转换(边缘)之前的运行长度(相等比特的数目)。目标是从转换时间标记中获得未知比特流的运行长度信息。
比特流被假定为重复的并且具有已知的长度,其中长度或者作为比特数目B>2已知,或者是转换数目E(E表示边缘)。
由于时间打标器具有有限的采样率,并不是Gbps比特流的每个边缘都能被打上时间标记。
所提出的概念的一个方面是对每一个第S个边缘进行时间打标,从而确定运行长度(边缘之前的连续相等比特的数目),其中S与E互质。此外,(边缘的)所述方向可被捕获并且完整的比特流可被重建。该运行长度可被用于抖动分析。
根据所描述的概念的另一个方面,一种装置可以选择和传播(比特流的)每一个第S个边缘,其中S是奇数。
根据本发明的一些实施例涉及用于确定比特流内的边缘之前的连续相等比特的数目的装置、或者用于重建例如自动测试设备(ATE)的测试设备内的重复比特序列的装置的应用。在这种情况下,具有重复比特序列的比特流可以是被测设备(DUT)的输出。
一般地,比特序列或比特流是多个逻辑0和逻辑1的数字序列。比特流包括重复比特序列意味着例如同一比特序列的重复的、无间隙的排列形成所述比特流。比特流中的边缘(也称为转换)是从逻辑0到逻辑1、或从逻辑1到逻辑0的改变。转换的边缘的方向表示所述转换是从逻辑0到逻辑1还是从逻辑1到逻辑0。进一步地,比特周期(也被称为单位间隔)是比特流的比特所持续的时间长度,并且比特周期变化(也称为抖动)是例如比特周期的时间长度的变化。
尽管在装置的上下文中描述了所描述构思的一些方面,但是清楚的是,这些方面也代表相应方法的描述,其中框或设备与方法步骤或者方法步骤的特征相应。类似地,在方法步骤的上下文中描述的方面也代表相应装置的相应框或项目或特征的描述。
取决于某些实现要求,本发明的实施例可以以硬件或以软件实现。该实现可以使用在其上存储了电子可读控制信号的数字存储介质(例如软盘、DVD、蓝光光盘、CD、ROM、PROM、EPROM、EEPROM或者闪速存储器)来执行,所述电子可读控制信号与(或者能够与)可编程计算机***协作以使得相应方法被执行。因此,数字存储介质可以是计算机可读的。
根据本发明的一些实施例包括具有电子可读控制信号的数据载体,这些控制信号能够与可编程计算机***协作,使得本文描述的方法之一被执行。
通常,本发明的实施例可被实现为具有程序代码的计算机程序产品,该程序代码可操作用于在计算机程序产品在计算机上运行时执行所述方法之一。该程序代码可以例如被存储在机器可读载体上。
其他实施例包括用于执行本文描述的方法之一的存储在机器可读载体上的计算机程序。
换言之,本发明方法的实施例因此是具有程序代码的计算机程序,该程序代码用于在计算机程序产品在计算机上运行时执行本文描述的方法之一。
因此,本发明方法的另一实施例是包括在其上记录的用于执行本文描述的方法之一的计算机程序的数据载体(或者数字存储介质或者计算机可读介质)。
因此,本发明方法的另一实施例是代表用于执行本文描述的方法之一的计算机程序的数据流或信号序列。该数据流或信号序列可以例如被配置成经由数据通信连接(例如经由因特网)进行传递。
另一实施例包括被配置成或者适于执行本文描述的方法之一的处理装置,例如计算机或可编程逻辑设备。
另一实施例包括计算机,该计算机具有安装于其上的用于执行本文描述的方法之一的计算机程序。
在一些实施例中,可编程逻辑设备(例如现场可编程门阵列)可以用来执行本文描述的方法的一些或所有功能。在一些实施例中,现场可编程门阵列可以与微处理器协作以便执行本文描述的方法之一。通常,这些方法优选地由任何硬件装置执行。
上面描述的实施例对本发明的原理仅仅是说明性的。要理解的是,本文描述的布置和细节的修改和变化对于本领域其他技术人员将是显而易见的。因此,旨在仅由待决专利权利要求书的范围限制而不由通过描述和解释本文的实施例的方式给出的特定细节限制。
Claims (31)
1.一种用于确定包括重复比特序列的比特流(102)内的边缘之前的连续相等比特的数目(142)的装置(100,300),所述装置包括:
边缘数目确定器(110),被配置为确定边缘预设数目(112),其中所述边缘预设数目(112)与所述重复比特序列的边缘数目互质,或者与所述重复比特序列的边缘的最大数目互质;
边缘选择器(120),被配置为选择所述比特流(102)的彼此相隔所述边缘预设数目(112)的边缘(122);
时间打标器(130),被配置为确定比特流(102)的每个所选择的边缘(122)的时间标记(132);以及
相等比特确定器(140),被配置为基于所选择的边缘(122)的所确定的时间标记(132)来确定边缘之前的连续相等比特的数目(142)。
2.根据权利要求1所述的用于确定边缘之前的连续相等比特的数目的装置,其中,所述相等比特确定器(140)被配置为基于相对比特数或绝对比特数确定连续相等比特的数目(142),其中所述绝对比特数是基于所选择的边缘(122)的所确定的时间标记(132)来确定的。
3.根据权利要求1所述的装置,其中,当所述边缘预设数目(112)与所述重复比特序列的边缘最大数目互质时,所述重复比特序列的边缘的所述最大数目等于所述比特序列的比特数目减1。
4.根据权利要求1所述的装置,包括比特数目确定器(340),所述比特数目确定器(340)被配置为基于针对所选择的边缘(122)确定的时间标记(132)来确定与所选择的边缘(122)相关联的比特流(102)内的绝对比特数(342),其中,所述绝对比特数(342)表示比特流(102)内的参考比特的位置。
5.根据权利要求4所述的装置,其中,所述比特数目确定器(340)被配置为基于所选择的边缘(122)的所述绝对比特数(342)并基于所述重复比特序列的比特数目来确定所述重复比特序列内的所选择的边缘(122)的相对比特数(344)。
6.根据权利要求1所述的装置,包括比特数目确定器(340),所述比特数目确定器(340)被配置为基于所选择的边缘(122)的至少一个所确定的时间标记(132)来确定所述比特流(102)内的参考比特的绝对比特数(342),其中,所述绝对比特数(342)表示所述比特流(102)内的参考比特的位置。
7.根据权利要求6所述的装置,其中,所述比特数目确定器(340)被配置为基于两个直接连续的所选择的边缘(122)的时间标记(132)来确定所述参考比特的所述绝对比特数(342)。
8.根据权利要求6所述的装置,其中,所述比特数目确定器(340)被配置为基于两个直接连续的所选择的边缘(122)的时间标记(132)、最大比特周期(Tmax)、最小比特周期(Tmin)以及最大比特周期变量(J)来确定所述绝对比特数(342),其中比特周期表示所述比特流(102)的比特的时间长度。
9.根据权利要求6所述的装置,其中,所述比特数目确定器(340)被配置为确定每个所选择的边缘(122)的参考比特的绝对比特数(342)。
10.根据权利要求6所述的装置,其中,所选择的边缘(122)的参考比特是所选择的边缘(122)的前一个比特或后一个比特。
11.根据权利要求6所述的装置,其中,所述比特数目确定器(340)被配置为基于所述参考比特的绝对比特数(342)并基于所述重复比特序列的比特数目来确定参考比特的重复比特序列内的相对比特数(344)。
12.根据权利要求11所述的装置,其中,所述比特数目确定器(340)被配置为确定每个参考比特的重复比特序列内的相对比特数(344),其中,已为所述每个参考比特确定了绝对比特数(342)。
13.根据权利要求11所述的装置,其中,所述比特数目确定器(340)被配置为将所述参考比特的所述相对比特数(344)以升序或降序进行排序。
14.根据权利要求11所述的装置,其中,所述相等比特确定器(140)被配置为基于与所述边缘相关联的参考比特的相对比特数(344)以及与所述比特流(102)内的前一个边缘相关联的参考比特的相对比特数(344)来确定所述边缘之前的所述连续相等比特的数目(142)。
15.根据权利要求1所述的装置,其中,所述边缘选择器(120)被配置为从所述比特流(102)选择边缘(122),直到至少等于所述重复比特序列的边缘的数目、或者等于所述重复比特序列的边缘的最大数目的边缘数目被选择。
16.根据权利要求1所述的装置,其中,所述重复比特序列的边缘数目或者所述重复比特序列的比特数目是预定义的。
17.根据权利要求1所述的装置,包括比特序列长度确定器,其中,所述边缘选择器(120)被配置为从所述比特流(102)选择边缘(122),直到至少等于所述重复比特序列的边缘数目加一的边缘数目被选择为止,并且所述比特序列长度确定器被配置为基于彼此相隔所选择的边缘数目的两个边缘(122)的时间标记(132)来确定所述重复比特序列的比特数目,其中所述所选择的边缘数目等于所述重复比特序列的边缘数目加一。
18.根据权利要求1所述的装置,其中,所述边缘数目确定器(110)被配置为确定边缘预设数目(112),使得所述边缘预设数目(112)是考虑到时间打标器(130)的最大采样率的、与所述重复比特序列的边缘数目互质的或与所述重复比特序列的边缘的最大数目互质的最小数目。
19.根据权利要求1所述的装置,其中,所述边缘数目确定器(110)被配置为确定多个边缘预设数目(112),其中,每个边缘预设数目(112)与所述重复比特序列的边缘的最大数目互质,并且其中,每个边缘预设数目(112)与每个其他的边缘预设数目(112)互质,其中,所述多个边缘预设数目中的边缘预设数目的乘积大于所述重复比特序列的边缘的最大数目,其中,所述边缘选择器(120)被配置为为每个边缘预设数目(112)选择彼此相隔相应的边缘预设数目(112)的比特流(102)的边缘(122)。
20.根据权利要求1所述的装置,其中,所述边缘选择器(120)包括:
除法器(510),被配置为选择比特流(102)的彼此相隔边缘预设数目(112)的边缘(122),其中所述边缘预设数目(112)是奇数;以及
反相器(520),被配置为将反相比特流或非反相比特流交替提供到所述除法器(510)以用于选择比特流(102)的边缘(122),其中每当所述除法器(510)选择边缘(122)时,所述反相器(520)在所述反相比特流和所述非反相比特流之间改变。
21.一种用于重建包含在比特流(102)中的重复比特序列的装置(200,300),所述装置包括:
边缘数目确定器(110),被配置为确定边缘预设数目(112),其中所述边缘预设数目(112)与所述重复比特序列的边缘数目互质,或者与所述重复比特序列的边缘的最大数目互质;
边缘选择器(120),被配置为选择所述比特流(102)的彼此相隔所述边缘预设数目(112)的边缘(122);
时间打标器(130),被配置为确定所述比特流(102)的每个所选择的边缘(122)的时间标记(132);以及
重建单元(240),被配置为基于所选择的边缘(122)的所确定的时间标记(132)来重建所述重复比特序列(242)。
22.根据权利要求21所述的用于重建重复比特序列的装置,其中,所述重建单元(240)被配置为基于相对比特数或绝对比特数重建所述重复比特序列(242),其中所述绝对比特数是基于所选择的边缘(122)的所确定的时间标记(132)来确定的。
23.根据权利要求21所述的用于重建重复比特序列的装置,其中,所述重建单元(240)被配置为基于所选择的边缘(122)的时间标记(132)并基于所选择的边缘(122)的方向或所述重复比特序列(242)的比特值来重建所述重复比特序列(242)。
24.根据权利要求23所述的用于重建重复比特序列的装置,包括被配置为确定所选择的边缘(122)的方向的方向确定器。
25.根据权利要求23所述的用于重建重复比特序列的装置,包括被配置为确定所述重复比特序列(242)的比特值的比特值确定器。
26.一种用于边缘选择的装置(500)包括:
除法器(510),被配置为选择比特流(102)的彼此相隔边缘预设数目的边缘(122),其中所述边缘预设数目是奇数;
反相器(520),被配置为将反相比特流或非反相比特流交替提供到所述除法器(510)以用于选择比特流(102)的边缘(122),其中每当所述除法器(510)选择边缘(122)时,所述反相器(520)在所述反相比特流和所述非反相比特流之间改变;以及
被配置为将切换信号提供到所述反相器(520)的切换单元(630),其中所述切换单元(630)被配置为每当所述除法器(510)选择边缘(122)时改变所述切换信号的值。
27.根据权利要求26所述的装置,其中,所述反相器(520)包括异或门,其中所述比特流(102)被提供到所述异或门的第一输入端,所述切换信号被提供到所述异或门的第二输入端,并且所述反相比特流或所述非反相比特流在所述异或门的输出端被提供。
28.一种具有根据权利要求1至27之一的所述的装置的自动测试设备。
29.一种用于确定包括重复比特序列的比特流内的边缘之前的连续相等比特的数目的方法(700),所述方法包括:
确定边缘预设数目(710),其中所述边缘预设数目与所述重复比特序列的边缘数目互质,或者与所述重复比特序列的边缘的最大数目互质;
选择彼此相隔所述边缘预设数目的所述比特流的边缘(720);
确定所述比特流的每个所选择的边缘的时间标记(730);以及
基于所选择的边缘的所确定的时间标记来确定所述边缘之前的连续相等比特的数目(740)。
30.一种用于重建包含在比特流中的重复比特序列的方法(800),所述方法包括:
确定边缘预设数目(810),其中所述边缘预设数目与所述重复比特序列的边缘数目互质,或者与所述重复比特序列的边缘的最大数目互质;
选择彼此相隔所述边缘预设数目的所述比特流的边缘(820);
确定所述比特流的每个所选择的边缘的时间标记(830);以及
基于所选择的边缘的所确定的时间标记来重建所述重复比特序列(840)。
31.一种用于选择比特流的边缘的方法,所述方法包括:
选择彼此相隔边缘预设数目的比特流的边缘,其中所述边缘预设数目是奇数;
由反相器交替提供反相比特流或非反相比特流以用于选择所述比特流的边缘,其中每当边缘被选择时在所述反相比特流和所述非反相比特流之间进行改变;以及
将切换信号提供到所述反相器,其中每当选择边缘时改变所述切换信号的值。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/EP2010/056379 WO2011141049A1 (en) | 2010-05-10 | 2010-05-10 | Apparatus for determining a number of successive equal bits preceding an edge within a bit stream and apparatus for reconstructing a repetitive bit sequence |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102985837A CN102985837A (zh) | 2013-03-20 |
CN102985837B true CN102985837B (zh) | 2016-04-27 |
Family
ID=43514219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080067990.0A Active CN102985837B (zh) | 2010-05-10 | 2010-05-10 | 用于确定比特流内的边缘之前的连续相等比特的数目的装置和用于重建重复比特序列的装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9164726B2 (zh) |
KR (1) | KR101394843B1 (zh) |
CN (1) | CN102985837B (zh) |
WO (1) | WO2011141049A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101421909B1 (ko) | 2010-08-12 | 2014-07-22 | 어드밴테스트 (싱가포르) 피티이. 엘티디. | 기준 스캔 체인 테스트 데이터를 생성하는 테스트 장치 및 테스트 시스템 |
WO2015018455A1 (en) | 2013-08-09 | 2015-02-12 | Advantest (Singapore) Pte. Ltd. | Automated test equipment, instruction provider for providing a sequence of instructions, method for providing a signal to a device under test, method for providing a sequence of instructions and test system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1191694C (zh) * | 2000-07-10 | 2005-03-02 | 国际商业机器公司 | 用于确定一个数字信号的质量的设备与方法 |
US7248982B1 (en) * | 2006-06-29 | 2007-07-24 | Agilent Technologies, Inc. | Finding data dependent jitter with a DDJ calculator configured by regression |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3678503A (en) * | 1970-07-06 | 1972-07-18 | Honeywell Inc | Two phase encoder system for three frequency modulation |
US4568881A (en) * | 1983-05-03 | 1986-02-04 | Magnetic Peripherals Inc. | Phase comparator and data separator |
JPS6055767A (ja) * | 1983-08-25 | 1985-04-01 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | イメージのビット数を減少する方法及び装置 |
US7203610B2 (en) * | 2004-08-31 | 2007-04-10 | Guide Technology, Inc. | System and method of obtaining data-dependent jitter (DDJ) estimates from measured signal data |
US7668235B2 (en) * | 2005-11-10 | 2010-02-23 | Teradyne | Jitter measurement algorithm using locally in-order strobes |
US7945405B2 (en) | 2008-05-08 | 2011-05-17 | Advantest Corporation | Jitter measurement apparatus, jitter measurement method, recording media, communication system and test apparatus |
-
2010
- 2010-05-10 KR KR1020127032274A patent/KR101394843B1/ko active IP Right Grant
- 2010-05-10 CN CN201080067990.0A patent/CN102985837B/zh active Active
- 2010-05-10 WO PCT/EP2010/056379 patent/WO2011141049A1/en active Application Filing
- 2010-05-10 US US13/697,333 patent/US9164726B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1191694C (zh) * | 2000-07-10 | 2005-03-02 | 国际商业机器公司 | 用于确定一个数字信号的质量的设备与方法 |
US7248982B1 (en) * | 2006-06-29 | 2007-07-24 | Agilent Technologies, Inc. | Finding data dependent jitter with a DDJ calculator configured by regression |
Also Published As
Publication number | Publication date |
---|---|
US9164726B2 (en) | 2015-10-20 |
WO2011141049A1 (en) | 2011-11-17 |
KR101394843B1 (ko) | 2014-05-13 |
US20130198252A1 (en) | 2013-08-01 |
KR20130027530A (ko) | 2013-03-15 |
CN102985837A (zh) | 2013-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101243627B1 (ko) | 위상 변이된 주기파형을 사용한 타임 측정 | |
KR101139141B1 (ko) | 타이밍 발생기 및 반도체 시험 장치 | |
US2992384A (en) | Frequency counter | |
CN1058680A (zh) | 直接相位数字化 | |
JP2007519005A (ja) | ジッタを測定する方法および装置 | |
CN105610432A (zh) | 低功率双极型360度时间数字转换器 | |
US7945405B2 (en) | Jitter measurement apparatus, jitter measurement method, recording media, communication system and test apparatus | |
CN101548167A (zh) | 使用主要为数字的时基发生器的信号完整性测量***和方法 | |
CN102985837B (zh) | 用于确定比特流内的边缘之前的连续相等比特的数目的装置和用于重建重复比特序列的装置 | |
CN101558568B (zh) | 用于对重复信号进行处理的信号处理装置及方法 | |
CN111431760B (zh) | 一种交换芯片中端口带宽利用率测量方法 | |
JP2009271077A (ja) | スキュー測定装置、スキュー測定方法、記録媒体、および試験装置 | |
CN101268376B (zh) | 进行多相数字采样的装置和方法 | |
US20060238240A1 (en) | Digital signal processing of multi-sampled phase | |
TWI639313B (zh) | 解碼裝置及其用於解碼序列傳輸信號的方法 | |
CN1286854A (zh) | 基于频率采样的数字相位鉴别 | |
TWI475353B (zh) | 時脈產生方法、無參考頻率接收器、以及無晶體振盪器系統 | |
CN109495107B (zh) | 一种分频方法、移位寄存器及片上*** | |
CN108650069B (zh) | 一种序列生成方法及*** | |
US20090213918A1 (en) | Separating jitter components in a data stream | |
EP1845385B1 (en) | Time interval analysis of digital data | |
CN115333981B (zh) | 测定装置及测定方法 | |
JP2013178240A (ja) | ジッタ測定用トリガ発生器及びこれを用いたジッタ測定装置、ジッタ測定用トリガ発生方法及びジッタ測定方法 | |
US11054458B2 (en) | Method and device for detecting faults in a transmission line | |
US7443935B2 (en) | Apparatus and method for dynamically adjusting receiver bandwidth |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: ADVANTEST CORP. Free format text: FORMER OWNER: ADVANTEST (CHINA) CO., LTD. Effective date: 20150506 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20150506 Address after: Tokyo, Japan, Japan Applicant after: ADVANTEST CORP Address before: Singapore Singapore Applicant before: Verigy Pte Ltd Singapore |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |