CN105610432A

CN105610432A - 低功率双极型360度时间数字转换器

Info

Publication number: CN105610432A
Application number: CN201510661788.5A
Authority: CN
Inventors: 马库斯·席姆佩尔
Original assignee: Intel Mobile Communications GmbH
Current assignee: Intel Deutschland GmbH
Priority date: 2014-11-17
Filing date: 2015-10-14
Publication date: 2016-05-25
Anticipated expiration: 2035-10-14
Also published as: US20160139568A1; EP3021176A3; EP3021176A2; US9429919B2; EP3021176B1; CN105610432B

Abstract

本公开提供了低功率双极型360度时间数字转换器。延迟线操作以传播包括第一延迟元件和第二延迟元件的多个延迟级。耦合至延迟线的生成器被配置为根据由DCO计数器生成的数字控制振荡器(DCO)计数器值向延迟线的多个延迟级提供开始边沿。DCO计算组件被配置为辅助根据DCO的DCO周期确定延迟线的传播计数。

Description

低功率双极型360度时间数字转换器

技术领域

本公开涉及时间数字装换器，具体地涉及低功率双极型360度时间数字转换器。

背景技术

锁相环(PLL)能够为各种各样的应用提供时序的精确生成和对齐。数字锁相环(DPLL)是对传统PLL的可行替换，其中能够采用数字环路滤波器来替代模拟组件。另外，时间数字转换器(TDC)能够操作以对参考和分频器输出之间的相位误差进行数字编码。在基于环形振荡器的TDC中，功率消耗和相位噪声随测量时间而增加。全数字锁相环(ADPLL)的测量时间因此被保持为尽可能地小以避免功率消耗和相位噪声代价。因为TDC通常测量正向时间，所以一般要在ADPLL的数字环路滤波器的前端引入额外的TDC偏移，其中该TDC偏移被选择成为多模分频器(MMD)引发的边沿变化给出裕度。因此在实现方式中存在利用低功率和小面积来克服测量时间引起的功率和相位噪声代价，同时寻求TDC时间数字映射特性中的高精度和高线性度的需求。

发明内容

根据本公开的一个方面，提供了一种时间数字转换器，包括：延迟线，该延迟线包括包含第一延迟链和第二延迟链的多个延迟级以生成锁相环的数字振荡器的细时间测量；粗时间计算组件，该粗时间计算组件被配置为基于锁相环的数字振荡器的等距周期和非等距周期来生成粗时间测量，其中细时间测量和粗时间测量形成被传送至数字振荡器的锁相环的相位差测量。

根据本公开的另一方面，提供了一种移动设备，包括：天线端口；RF前端；数字基带处理器；以及在RF前端和数字基带处理器中的至少一者中的数字锁相环，该数字锁相环包括时间数字转换器和数字振荡器，其中时间数字转换器包括延迟线，该延迟线包括包含第一延迟元件链和第二延迟元件链的多个延迟级以生成细时间测量；以及粗时间计算组件，该粗时间计算组件被配置为基于数字振荡器的数字振荡器周期来生成粗时间量化。

根据本公开的另一方面，提供了一种方法，包括：向单个延迟线提供开始边沿信号和停止边沿信号来确定细调节量化；以及基于锁相环的数字振荡器的数字振荡器周期来确定粗调节量化。

附图说明

图1示出了至少包括示例性差分延迟线的示例性移动通信设备；

图2示出了根据所述各个方面的示例性时间数字转换器(TDC)；

图3示出了根据所述各个方面的TDC的各组件的时序操作；

图4示出了根据所述各个方面的TDC的各组件的二进制变换和操作；

图5示出了根据所述各个方面的TDC的边沿选择器组件的时序操作；

图6示出了根据所述各个方面的TDC的各组件的时序操作；

图7示出了根据所述各个方面的TDC的粗时间计算组件的示例；

图8示出了根据所述各个方面的TDC的示例方法；以及

图9示出了另一示例性方法的流程图。

具体实施方式

现在将参照附图，对本公开进行描述，其中，相似的参考标号被用来通篇指代相似的要素，并且其中，所示出的结构和元件不一定按照比例示出。如本文所使用的，术语“组件”、“***”、“接口”等旨在指代计算机相关的实体、硬件、(例如，执行的)软件和/或固件。例如，组件可以是处理器、运行于处理器上的进程、控制器、对象、可执行内容、程序、存储设备和/或具有处理设备的计算机。通过说明的方式，在服务器上运行的应用和该服务器也可以是组件。一个或多个组件可以驻留在处理内，并且组件可以被置于一个计算机上和/或被分布在两个或更多个计算机间。本文可以对一组元件或一组其他组件进行描述，其中，术语“组”可以被解释为“一个或多个”。

词语“示例性”的使用旨在以具体形式来呈现概念。如本申请中所使用的，术语“或”旨在于指示包括性“或”而非排除性“或”。也就是说，除非另有所指，或者从上下文中清楚得出，否则“X采用A或B”旨在于指示任意自然包括性置换。也就是说，如果X采用A；X采用B；或者X采用A和B二者，则“X采用A或B”满足任意上述实例。此外，除非另有所指或者从上下文中清楚得出针对单数形式，否则本申请和所附权利要求中所使用的冠词“一”和“一个”一般应被解释为指示“一个或多个”。而且，就详细的说明书和权利要求中使用术语“包括”、“包含”、“具有”、“含有”、“有”或其变体的程度而言，这样的术语旨在于以类似于术语“包括”的方式而包含的。

考虑到上文所述的缺陷和继续的目标，这里公开了TDC的各个方面，其通过辅助双极型时间测量技术来避免不得不在PLL环路滤波器的前端中数字地引入TDC偏移。该TDC偏移通常抵消TDC仅测量正向时间(positivetime)差的能力。然而，TDC偏移能够由这里提供的***和方法来消除，其能够在各种组件和***(例如，可应用于双极型调制器中的频率调制的ADPLL)中实现。在一个实施例中，数字振荡器(例如，采用TDC的DPLL的振荡器)被用于确定粗时间测量/量化，该粗时间测量/量化在锁相环通过细调节/时间测量被锁定在操作的频率(例如参考频率被同步到反馈或分频器频率)之前对锁相环进行偏置。数字控制振荡器计算组件被配置为根据计数的数字振荡器边沿来计算粗时间测量或粗调节测量，即使当被接收的数字振荡器频率已经被(例如，极化频率调制器或类似的调制器)调制时。调制器的低频部分(例如，调制器的分数采样率转换器)能够被用于计算粗时间测量。边沿选择器、相位生成器和延迟线能够生成用于细调节/时间测量的双极型时间测量(例如，标志值(signvalue))以及产生偏移的取消，该偏移的取消取决于关于***的使用、时间或改变的过程、电压或温度变化。与具有两个或更多个线性TDC进行对时间和固定时钟频率的正向测量和负向测量相反，这里公开的***能够用作具有单个延迟线的双极型时间测量单TDC，其也辅助生成双极型时间测量，该测量指示或者表示基于接收的参考信号边沿或接收的反馈/分频器信号边沿的接收时序的不同极性。此外，所公开的***能够利用调制的频率确定双极型时间测量。公开的附加方面和细节在下文参考图示进一步描述。

参考图1，示出了能够根据公开的各个方面操作的示例移动通信设备100。移动通信设备100例如包括数字基带处理器102、RF前端104和用于连接至天线106的天线端口108。移动通信设备100可包括作为数字基带处理器102或者RF前端104的一部分的示例性TDC110，其也可用作例如DPLL内的组件。然而，也可能的是，数字基带处理器102或者RF前端104中每一者包括此TDC110或者甚至包括不止一个此TDC110。RF前端104被耦合至数字基带处理器102和天线端口108。

TDC110能够与差分延迟组件合作，该差分延迟组件确保了差分延迟链的正向和负向输入与输出之间不存在延迟失配。在这里公开的TDC拓扑中，在没有使用附加的多路复用器进行传播计数或循环计数的情况下，数字控制振荡器(DCO)循环计数器能够用于确定粗调的粗时间量化或粗时间测量。这些优点导致更佳的相位噪声性能、对称的时钟生成和量化噪声的减少。当TDC110与移动通信设备100的差分延迟线一起使用时，量化噪声可被减少，移动通信设备100能够操作以通过使用DCO确定粗时间量化来替代循环或传播计数。例如，粗量化时间能够通过DCO的DCO周期的和被计算。

另外，例如当TDC110被用于测量某些事件之间的时间时，TDC110实现精度(resolution)增强。因而，TDC110使得能够在移动通信设备100中更精确地生成时钟信号以及更精确地测量(例如，DPLL中的)时间差。改进生成时钟信号和改进测量时间差使得能够减少移动通信设备100中的本底噪声并因此改进或促进移动通信设备100的总体性能。

现在参考图2，示出了根据所述各方面的、作为全差分多路径低功率双极型延迟线TDC的TDC200的示例性实现。TDC200包括差分延迟线202，该差分延迟线202操作以经由差分延迟级204a至204n传播信号边沿来辅助对相同或不同信号的至少两个边沿之间的时间的测量。在一个示例中，表示DPLL中的参考信号和反馈信号之间的相位误差的时间差是由TDC200测量的。尽管构想了差分延迟线，但也能够将单端延迟实施为延迟线。

在延迟线202的一个示例配置中，延迟级204a至204n各自包括第一延迟元件206a至206n和第二延迟元件208a至208n，其可表示每一级的一个或多个元件，例如针对延迟元件206a至206n的差分链或者针对208a至208n。第一延迟元件206a至206n能够串行连接以形成差分延迟线202的第一正向延迟链(例如，正向延迟链)，而第二延迟元件208a至208n能够串行连接以形成差分延迟线202的第二负向延迟链(例如，负向延迟链)。例如，差分延迟线202的延迟元件可包括具有正向和负向延迟线或路径的差分延迟元件，该正向和负向延迟线或路径能够在每个延迟元件的正向输入和负向输入处被交叉耦合，其中链的差分延迟元件独立于任何失配、没有任何失配、或者与任何失配不相关。这样，能够对每个延迟元件进行同步。

在另一示例配置中，差分延迟线202可包括多个第一比较器210a至210n，第一比较器210a至210n的输入被连接至第一延迟元件206a至206n的输出。差分延迟线202包括多个第二比较器212a至212n并且能够被实现为在没有附加多路复用器的情况下传播信号边沿。具体地，差分延迟线202每延迟级包括相关联的比较器210a至210n和212a至212n，它们的第一输入可被连接至相关联的延迟级204a至204n中的一个延迟元件的输出，并且它们的第二输入被连接至相关联的延迟级204a至204n中的另一个延迟元件的输出，这样每个比较器能够具有正向输入和负向输入。

可替换地或者附加地，在差分延迟线202的另一示例中，每个第二比较器的输入可被互补地连接到相关联的延迟级的输出，而比较器的输入与在前延迟级相关联。作为示例，第一比较器的第一输入可被连接至第一延迟级的第一延迟元件的输出，并且第一比较器的第二输入将被连接至第一延迟级的第二延迟元件的输出。根据上文提到的原则，针对被关联至直接接续第一延迟级的延迟级的比较器，该比较器的第一输入可被连接至在前延迟级的第二延迟元件的输出而比较器的第二输入将被连接至在前延迟级的第一延迟元件的输出。

差分延迟线202被配置为测量诸如开始边沿的***与停止信号的发生之间的时间之类的时间差，其中在不利用相位生成器和差分延迟线202之间的多路复用器或者独立于多路复用器的情况下，开始边沿和停止边沿能够从相位生成器224被直接***到线中。如上文示例配置中所述，对被关联到直接接续延迟级的比较器的输出或比较器的输入的互补电路能够辅助独热解码器(hotonedecoder)214、216确定开始边沿在差分延迟线202中的位置。TDC200包括顶部独热解码器214和底部独热解码器216，顶部热二进制解码器(thermotobinarydecoder)218和底部热二进制解码器220。与差分延迟线202包括附加的多路复用器来计数信号边沿的传播或振荡相反，TDC200采用DCO循环计数用于粗时间量化并经由相位生成器224启动到延迟线的开始边沿和停止边沿。TDC200因此避免了用于粗时间量化的功率缺乏和相位噪声恶化的环形振荡器循环，并避免了来自顶部计数器和底部计数器的循环确定。

在一个实施例中，粗量化时间t_{m_dco}能够根据耦合到延迟线202的DCO230的DCO周期被确定，如下面等式：

等式(1)，其中t_i是DCO230的周期并且i是DCO计数器226的DCO计数器值，其在这里也可被表示为(n)，如图2中所示。

TDC200的差分实现方式能够例如被用于全数字无线PLL(ADPLL)。时间数字转换器200能够操作以测量26MHz参考时钟的上升沿与分频器边沿(例如，多模分频器(MMD)边沿)的上升沿之间的时间。

边沿选择器222能够向相位生成器224提供开始信号和停止信号，相位生成器224进而响应于接收到开始信号和停止信号而生成到差分延迟线202中的开始边沿和停止边沿。边沿选择器222因此被配置为将参考时钟的参考信号(Ref_clk)与分频器时钟的分频器信号(Div_clk)进行比较并生成到相位生成器224的开始信号和停止信号。在另一方面，边沿选择器222生成到粗时间计算组件(被标记为T_{m_DCO}计算)228的标志值(sign)，其中标志值基于接收参考信号和分频器信号作为双极型时间测量的次序，如下文进一步详细描述。

在图2中所示的示例中，差分延迟线202可包括具有单位延迟(例如，约8皮秒)或其它延迟的多个不同的延迟级204a至204n。差分延迟线202包括例如足够数目的延时元件以容纳或处置被除以(由分频组件232表示)例如2或4的最大DCO周期。在开始差分延迟线202之后，开始边沿至少部分地传播通过差分延迟级204a至204n至根据DCO230的DCO边沿(例如，DCO230的DCO上升沿或DCO下降沿)的某一程度。边沿的极性能够在每次循环或者传播通过差分延迟线202之后改变或变反，这也基于上升或下降DCO边沿。这样，正向和负向确定能够来自对同一延迟线的重复使用，该延迟线辅助了偏移消除。此外，双极型测量能够自边沿选择器区块222中生成用于进一步确定粗时间量化，这将在下文进一步论述。

在测量参考时钟(例如，26MHz)的上升沿与分频器边沿的上升沿之间的时间的示例中，停止边沿或停止信号是从下一上升DCO边沿中导出的。来自相位生成器224的被标示为Stop_Ticks1和Stop_Ticks2的停止信号由边沿选择器222产生并且是DCO230的下一上升沿的函数。Stop_Ticks1和Stop_Ticks2信号例如触发比较器210a至210n和212a至212n来锁存延迟级的当前状态。独热解码器214和216被配置为将表示被锁存的当前状态的比较器输出(例如，Comp_ticks1和Comp_ticks2)转换为循环独立独热码中的温度计码(thermometercode)。两个热二进制解码器218、220被配置为将顶部和底部的独热解码器214和216的16个独热解码器输出转换为二进制码，例如4比特的二进制码。

TDC200的相位生成器224经由作为DCO230的DCO边沿和由边沿选择器222提供的开始信号和停止信号的函数的传播模式和锁存模式来控制延迟级204a至204n的传播和锁存。例如，如图3中所示，开始信号302被边沿选择器222发起至相位生成器224。结果，相位生成器224将开始信号302转换成例如作为正向start_p边沿和负向start_n边沿的start_p信号306和start_n信号308。经过开始信号302的转换，正向差分边沿沿差分延迟线202传播(Ticks1316)至开始延迟线加(开始DL+)，直到第一后续上升DCO边沿利用比较器210a至210n(Tick1比较器)锁存了延迟线状态。延迟线202的锁存模式中的锁存是例如在正向开始信号306发起传播之后由第一后续DCO边沿发起的。

比较器锁存的转换结果402被标示为Comp_tick1402，如图4中所示。独热解码器214将第一Comp_tick1402(1/0)转换为独热码404。独热码404由热二进制解码器218转换为Ticks1传播316中的二进制Ticks1值，如图3中所示。

另外，上升停止边沿304由相位生成器224从边缘选择器222中接收到。相位生成器224将停止信号304转换成开始信号306start_p的下降沿和开始信号308start_n的上升沿。此第二差分边沿(停止信号304的转换)具有与第一差分边沿(开始信号302的转换)相比的相反方向并且沿Ticks2318处示出的差分延迟线202传播直到下一上升DCO边沿310随停止信号304辅助stop_Ticks2信号314之后发起，该stop_Ticks2信号314导致延迟线202的锁存模式，其操作以分别利用比较器212a至212n(也被标示为相应的Ticks2比较器)来锁存延迟线202的状态。锁存结果或者被锁存/锁定的状态被标示为图4中的二进制信号406或者Comp_ticks2。由于Tick2比较器212a至212n在相反方向连接到延迟线202，所以它们受到负向差分边沿触发的延迟元件208a至208n的影响，这在Comp_Tick2转换结果406中表现为正向。在由DCO边沿310对Ticks2318的锁存之后，独热解码器216将第一Comp_tick2(1/0)转换为二进制码406，独热码1。独热码406然后由热二进制解码器220转换为相对的Ticks2传播318中的二进制Ticks2值。

最终时间测量(即，结果)能够被表示为最终的开始/停止时间t_start _stop，该时间根据t_{tm_DCO}、t_ticks1、t_ticks2和Δt被计算，其中Δt是延迟单元204a至204n或208a至208n的一个单位延迟单元204a的延迟。单位延迟时间Δt能够用于计算t_ticks1＝ticks1*Δt和t_ticks2＝ticks2*Δt，同时ticks1(Ticks1)和ticks2(Ticks2)是来自转换的二进制值。在一个示例中，t_startstop根据下式来确定：

t_startstop＝t_ticks1-t_ticks2+t_{tm_DCO}，等式(2)

在一个方面，TDC200操作以根据数字控制振荡器230确定延迟线的粗量化时间，其由上文的等式1表示。延迟线202的传播的计数被DCO230、DCO计数器226和粗时间计算组件228替代用于确定t_{tm_DCO}。这样的架构的优点是：循环计数或传播计数是在没有被分配这样的功能的多路复用器的情况下被执行的。传播计数是独立于多路复用器来确定的。对用于锁存和传播模式和相位测量的延迟线的最终时间测量或开始和停止时间t_startstop是由相同延迟线经由对Ticks1和Ticks2的测量来执行的，其还是相同的相位生成器224的函数。

下面的等式3示出了对于结果或者最终的开始停止时间测量的偏移消除，其是具有相同延迟线202用于提供根据热二进制解码器218和220的二进制转换以及经由单个相位生成器224根据DCO230和DCO计数器224针对整个延迟线的相位确定的优点。此经由延迟线202的偏移消除使得独立于线性偏移的TDC成为可能，其能够操作以计算正向时间。

t_startstop＝t_ticks1+t_offset-t_ticks2-t_offset+t_{tm_DCO}＝t_ticks1-t_ticks2+t_{tm_DCO}，(等式3)

边沿选择器222被配置为对参考时钟和分频器时钟进行比较。响应于此比较，边沿选择器222生成到相位生成器224和到逻辑门233的开始信号或停止信号以启用DCO计数器226，以及生成到粗时间计算组件228的作为标志值(sign)的双极型时间测量。

例如，图5示出了图2的边沿选择器222的用于生成标志值以用于经由粗时间计算组件228确定粗时间测量的时序图500。边沿选择器222接收参考时钟输入502或512以及分频器时钟输入504或514。在情形1中，参考时钟502上的第一上升沿触发开始信号506，而在情形2中，分频器时钟514上的第一上升沿触发开始信号516。如果分频器时钟边沿早于参考时钟边沿(如情形2中的分频器时钟边沿514和参考时钟边沿512)，则标志信号或标志值是1(例如，标志信号520)。标志信号520指示参考边沿512和分频器边沿514之间存在负时间差t_m(即，参考时钟边沿或refclk边沿跟随分频器时钟边沿或divclk边沿)。情形1是正向的情形，其中参考时钟边沿502早于分频器时钟边沿504(即，refclk边沿引导divclk边沿)，并因此有正的时间差t_m并且标志信号510被生成为负输出标志。信号510和520在含义上可以相反并且其他指示还可被提供以生成用于指示时间差的双极型时间测量并且被提供给粗时间计算组件228用于基于标志值或标志信号生成粗时间测量。边沿选择器222还操作以将参考时钟输入502或512以及分频器时钟输入504或514分别转换成开始信号506或516和停止信号508或518，以及基于接收参考信号和分频器信号的接收次序来确定标志信号或标志值(sign)

在一个方面，TDC200能够为双极型时间测量生成不同极性的时间测量并且还消除了由工艺依赖、温度依赖和/或电压依赖中的至少一者导致的偏移。例如，数字TDC增益校正可被用于(例如，粗时间计算组件)克服单位延迟Δt的工艺温度电压(PVT)依赖。在不补偿单位延迟Δt的工艺温度电压(PVT)依赖的情况下，TDC的增益将会变化并且TDC将不能够将DCO粗时间t_{m_dco}与TDC的时间测量或双极型测量(例如，Ticks1和Ticks2)进行匹配，导致在其中产生了失配。然而，延迟线可被配置为消除由于单位延迟时间的PVT变化造成的任何内部偏移。在数字增益校正中，单位延迟Δt能够通过测量两个不同DCO时段t₁和t₂以及ticks1和ticks2来根据以下等式(4)确定：

Δ t = \frac{t_{2} - t_{1}}{{ticks}_{2} - {ticks}_{1}}

等式(4)

时间Δt被用于(例如，通过粗时间计算组件228)计算t_{start_stop}，其后来利用Δt_norm＝2ps根据以下等式(5)被归一化至t_norm：

t_{n o r m} = \frac{t_{s t a r t_s t o p}}{{Δt}_{n o r m}}

等式(5)

图6示出了图2的DCO计数器226的各个方面。能够看出，当开始边沿302由边沿选择器222发起时，该边沿被传播通过延迟线202直到DCO230的第一上升DCO边沿锁存比较器210a至210n，Ticks1值316被确定并且DCO计数器226根据DCO边沿对DCO周期进行计数。响应于停止信号被发起以及比较器212a至212n(取决于周期长度)与传播(例如，负向传播或反向传播)被同时锁存，DCO计数器226停止计数602并且Ticks2被确定。延迟线长度能够由DCO时钟根据选择的频带被除以2或4来确定，这导致700MHz高至1500MHz的频率范围。这样，延迟线202处置多达1.5ns的测量时间。

返回参考图2，调制器(例如，极化调制器)或FMOD/FSRC组件240作为调制器的低频组件能够操作以104MHz时钟速率接收通过坐标旋转数字计算机组件(CORDIC)(未示出)计算的幅度和频率调制数据(AM数据)和(FMOD数据)。该数据能够以被除以4的经调制DCO时钟速率(表示为f_DCO/4)被内插，其中例如线性的分数采样率转换器FSRC240在FM路径中并且二次FSRC在AM路径中。线性FSRC高频部分可被重加载有来自振荡器的重加载周期、初始频率值(reload)f_reload、和增量值(inc)f_inc。高频FSRC可具有f_DCO/4的时钟，其中针对每个上升沿，新的频率字根据等式(6)被计算。

f_i＝f_reload+f_inc·i等式(6)

调制器240或FMOD/FSRC组件的重加载周期计数器能够在重加载事件时使用来自振荡器(例如，NCO)的重加载周期值被初始化并且能够随f_DCO/4的每个上升沿降低。例如，当到NCO的计数器被初始化时，重加载事件能够被创建以生成一组重加载值(重加载周期值、f_reload、和f_inc)。

图2的粗时间计算组件228被配置为接收图5的标志信号510或520并根据标志信号510或520、来自DCO计数器226的DCO计数器值(例如，n)以及来自FMOD/FSRC组件240的一组重加载值(f_reload、f_inc)或经调制的频率值计算DCO计算T_{m_dco}。粗时间计算组件228采用标志值来计算数字振荡器周期的非恒定/非等距周期的时间。DCO的DCP周期可以是等距或非等距的。例如当PLL被用于具有对幅度和相位的调制的极化调制器中时，DCO周期可以是彼此不等距的。在调制中应用相位移位，对DCO应用不同的频率字，通过该频率字来改变周期。当周期在变化时(例如，在图6中具有不同的周期或非等距周期t1、t2和t3)，例如，这些周期中的每个周期不是等距的，所以与每个周期的长度有关的信息被获取以用于计算T_{m_DCO}。例如，下面的等式7提供了所有周期的和，其中1/f在数字域中并因此其他等式是利用泰勒级数来执行的。

在描述粗时间计算组件228中，可针对T_{m_DCO}的计算归结出各种假设。在一个实施例中，输入到边沿选择器222中的参考时钟可以是约26MHz，其中几乎没有或者没有任何到DCO230的偏移，DCO230包括约104MHz数字时钟。因此，在每个26MHz上升沿处，重加载值f_reload和f_inc可以是可用的。此外，可对所有的数字处理延迟偏移进行补偿。T_{m_DCO}计算因此可在26MHz上升参考时钟边沿上完成。粗时间计算组件228因此能够生成作为差分延迟线的传播计数的输出，其是DCO230的DCO周期的函数。粗时间计算组件228基于以下各项生成DCO的粗量化时间作为差分延迟线的传播计数器：来自频率调制和分数采样率转换器(FMOD/FSRC)组件240的低频FSRC侧的重加载值f_reload和f_inc、边沿选择器组件222的标志值、和DCO计数器值n。时间T_{m_DCO}还是由分频器232除以四的DCO周期t_i(可被表示为1/f_i)的和的函数。FSRC组件利用1GHz时钟速率来计算DCO频率f_i，同时计算f_i的倒数导致数字部分中的巨大电流消耗。因此，第三代或第三阶泰勒级数逼近可被用于实现倒数，如下面的等式(10)，其中以下总和能够以下文等式10的闭合形式被替换。

现在参考图7，示出了粗时间计算组件228的示例，该组件228包括以26MHz参考时钟运行的多路选择器、乘法器和加法器。在一个方面，Horner方案使能仅利用以26MHz参考时钟运行的6个乘法器和5个加法器来进行T_{m_DCO}计算组件228的数字实现。等于1的标志位指示诸如多模分频器边沿之类的分频器边沿出现在参考时钟边沿之前；因此来自先前重加载的f_inc被使用并被乘以-1。DCO_CNT对应于计数器值，ESB_sign对应于来自边沿选择器222的标志值，而F_reload和F_inc指定了来自频率调制器(例如，分数采样率转换器)的低频部分的频率信号值，该频率信号值被调制并用于确定粗时间测量(T_{m_DCO})。

t_{m_D C O} = Σ_{1}^{n} t_{i} = Σ_{1}^{n} \frac{1}{f_{i}} = \frac{1}{f_{r e l o a d}} Σ_{1}^{n} \frac{1}{1 + \frac{f_{i n c}}{f_{r e l o a d}} \cdot i}

等式(7)

t_{r e l o a d} = \frac{1}{f_{r e l o a d}}

等式(8)

Δ = \frac{f_{i n c}}{f_{r e l o a d}}

等式(9)

\begin{matrix} t_{m_D C O} = t_{r e l o a d} \cdot Σ_{1}^{n} \frac{1}{1 + i \cdot Δ} = t_{r e l o a d} \cdot Σ_{1}^{n} 1 + i \cdot Δ + i^{2} \cdot Δ^{2} - i^{3} \cdot Δ^{3} \\ t_{m_D C O} = t_{r e l o a d} (n - Δ Σ_{1}^{n} i + Δ^{2} Σ_{1}^{n} i^{2}) \end{matrix}

t_{m_D C O} = t_{r e l o a d} \cdot (n - Δ \frac{n \cdot (n + 1)}{2} + Δ^{2} \cdot \frac{n \cdot (n + 1) \cdot (2 n + 1)}{6})

等式(10)

t_{m_D C O} = t_{r e l o a d} \cdot n \cdot (1 - Δ \frac{n + 1}{2} \cdot (1 + Δ \frac{2 n + 1}{3}))

在另一方面，TDC200的粗时间计算组件228被配置为计算360度中多达90度，因为在一个26MHz周期中，FSRC能够被重加载(例如，重加载值)四次，这是因为FMOD/FSRC组件240以104MHz时钟速率从CORDIC接收数据。还能够构想到例如根据不同时钟速率的其他实现方式。

例如，粗时间计算组件228将来自DCO计数器226的DCO计数器值(n或者DCO_CNT_n)与第一组重加载周期值(例如，f_reload、f_inc)相比较。如果DCO计数器值(n)大于第一重加载周期值(例如，f_reload)，那么第一重加载周期值被用于T_{m_DCO1}的因子。例如，重加载值能够从DCO计数器值中减去。如果DCO计数器值大于第二重加载周期值，那么能够利用第二组重加载周期和DCO计数器作为T_{m_DCO2}的因子，其中例如DCO计数器值能够被减去第二重加载周期值。如果DCO计数器值大于第三重加载周期值，那么例如能够利用第三重周期值并且DCO计数器值被减去或去除第三重加载值以用于确定T_{m_DCO3}。该过程然后被迭代地再次重复。传播计数器计数或者粗量化时间总和能够由粗时间计算组件递归地计算出来，这使能360°相位测量。延迟线长度还能够由DCO时钟根据选择的频带被除以2/4的来确定，这导致700MHz多至1500MHz的频率范围。因此，延迟线操作以处置多达1至5ns(例如，1.5ns)的测量时间。

尽管本公开内所描述的方法被作为一系列动作或事件示出并在本文中描述，将理解的是，这样的动作或事件的所示顺序不应被以限制性的意义解释。例如，除了那些本文所示出和/或描述的顺序，一些动作可以按不同顺序发生和/或与其它动作或事件同时发生。此外，并非所有示出的动作都需要实现本文说明书的一个或多个方面或实施例。另外，本文中描绘的动作或多个可以在一个或多个单独的动作和/或阶段中进行。

参考图8，示出了根据所述各个方面的用于利用DCO进行TDC中的粗时间测量的示例方法。方法800发起于802处，其中向差分延迟线提供开始边沿信号以确定细调节量化或细时间测量。细调节测量可以是双极型测量，该双极型测量源自开始边沿从相位生成器(例如，相位生成器224)沿差分延迟链的延迟链元件(形成正向链)的传播以及停止边沿在相对方向沿延迟链元件(负向链)的传播。双极型测量能够以消除任何时间延迟或偏移的方式来生成，从而使得延迟链元件被同步而没有失配。

在一个实施例中，可在无需依赖于被耦合至TDC的粗时间量化测量或者与该粗时间量化测量相关联的附加多路复用器的情况下，经由图2的相位生成器224来提供开始边沿和停止边沿。例如，粗时间量化可根据来自调制器(例如，极化调制器)的低频部分的经调制频率信号和数字振荡器的DCO周期被确定。

在804处，方法包括：基于数字振荡器的(一个或多个)数字振荡周期来确定粗调节量化或粗时间测量，该(一个或多个)数字振荡周期可以是等距的周期并且也可以是非等距的周期。粗量化时间可被生成以根据DCO周期以及自参考时钟输入和分频器输入生成的双极型时间测量确定开始和停止的最终时间测量。

开始边沿沿差分延迟线的传播或锁存可根据自参考信号和分频器信号生成的开始信号和停止信号被控制，其中分频器信号是从开始和停止时间测量中导出的，该开始和停止时间测量基于对差分延迟线的传播计数，其是DCO的DCO周期的函数。

参考图9，示出了根据所述各个方面的用于利用数字控制振荡器(DCO)进行TDC中的粗时间测量的另一示例方法。方法900发起于902处，其中提供包括多个差分延迟级的差分延迟线，该多个差分延迟级包括第一延迟元件和第二延迟元件。

在904处，相位生成器根据由DCO计数器生成的DCO计数器值向差分延迟线的多个差分延迟级提供开始边沿。

粗时间计算组件(例如，228)被配置为基于DCO的等距DCO周期来确定粗时间测量。粗时间计算组件被配置为从DCO计数器接收DCO计数器值并生成DCO的粗量化时间。粗时间计算组件被配置为根据粗量化时间、基于差分延迟线的多个第一比较器的第一二进制转换和基于差分延迟线的多个第二比较器的第二二进制转换生成最终时间测量。粗时间计算组件还被配置为递归地基于DCO计数器值生成DCO计算以辅助相位测量，该相位测量可以用一组处理迭代来沿360度进行表示。

示例可包括诸如下述项的主题：方法，用于执行方法的动作或块的装置，包括指令的至少一种机器可读介质、当所述指令由机器执行时使得该机器执行方法的动作、或者用于并发的通信的***或方法，其通信根据本文所述实施例和示例使用了多种通信技术。

示例1是一种时间数字转换器，包括延迟线，该延迟线包括包含第一延迟链和第二延迟链的多个延迟级以生成锁相环的数字振荡器的细时间测量。粗时间计算组件被配置为基于锁相环的数字振荡器的等距周期和非等距周期来生成粗时间测量，其中细时间测量和粗时间测量形成被传送至数字振荡器的锁相环的相位差测量。

示例2包括示例1的主题，还包括边沿选择器，该边沿选择器被配置为通过生成开始边沿、停止边沿、和标志值来使能双极型时间测量，其中开始边沿和停止边沿是基于参考信号和分频器信号生成的，并且标志值是基于分别接收参考信号的边沿和分频器信号的边沿的接收次序生成的。

示例3包括示例1和2中任一项的主题，包括或省略可选元件，其中粗时间计算组件还被配置为从数字振荡器计数器接收数字振荡器计数器值并且基于数字振荡器计数器值和来自频率调制器的经调制的数字振荡器频率来生成数字振荡器的粗时间测量。

示例4包括示例1-3中任一项的主题，包括或省略可选元件，其中粗时间计算组件还被配置为向求和组件提供粗时间测量以生成最终时间测量作为相位差，其中最终时间测量是从以下项中导出的：粗时间测量、基于延迟线的多个第一比较器的第一二进制转换、和基于延迟线的多个第二比较器的第二二进制转换。

示例5包括示例1-4中任一项的主题，包括或省略可选元件，其中粗时间计算组件还被配置为基于数字振荡器计数器值递归地生成数字振荡器计算以生成最终时间测量作为相位测量，其中延迟线被配置为生成与不同极性相对应的时间测量以用于双极型时间测量的生成并且消除源自工艺依赖、温度依赖、或电压依赖中的至少一者的偏移。

示例6包括示例1-5中任一项的主题，包括或省略可选元件，其中粗时间计算组件还被配置为基于来自极化调制器的一组经调制的频率值、数字振荡器计数器值、和自边沿选择器生成的标志值来生成粗时间测量，其中粗时间计算组件利用标志值来计算非恒定的数字振荡器周期的时间。

示例7包括示例1-6中任一项的主题，包括或省略可选元件，还包括：边沿选择器，该边沿选择器被配置为将参考时钟的参考信号与分频器时钟的分频器信号相比较并基于此生成到相位生成器的开始信号和停止信号，并且还被配置为生成标志值并将标志值提供给粗时间计算组件，其中标志值是基于分别接收参考信号的边沿和分频器信号的边沿的接收次序生成的。

示例8包括示例1-7中任一项的主题，包括或省略可选元件，还包括被耦合至多个延迟级的第一组比较器和第二组比较器，该第一组比较器和第二组比较器被配置为基于由相位生成器提供的开始边沿和停止边沿来控制多个延迟级的不同状态。

示例9包括示例1-8中任一项的主题，包括或省略可选元件，还包括数字振荡器计数器，该数字振荡器计数器被配置为对数字振荡器的周期进行计数并向振荡器提供对于周期的计数以确定粗时间测量。

示例10包括示例1-9中任一项的主题，包括或省略可选元件，还包括相位生成器，该相位生成器被配置为基于对接收的开始信号和接收的停止信号到开始边沿和停止边沿的转换来控制多个延迟级的第一延迟元件和第二延迟元件的延迟线状态的锁存和传播，该开始边沿和停止边沿沿多个延迟级传播，其中延迟线被配置为生成没有内部偏移的双极型时间测量。

示例11包括示例1-10中任一项的主题，包括或省略可选元件，其中相位生成器和延迟线还被配置为消除在根据至少两个数字振荡器周期和双极型时间测量处理参考时钟路径的参考信号和分频器时钟路径的分频器信号之间的内部偏移。

示例12包括示例1-11中任一项的主题，包括或省略可选元件，其中相位生成器被配置为在没有采用多路复用器进行边沿注入的情况下将开始边沿注入到延迟线的多个延迟级。

示例13包括示例1-12中任一项的主题，包括或省略可选元件，其中相位生成器被配置为根据传播模式和锁存模式来控制多个延迟级的第一延迟元件和第二延迟元件的延迟线状态的锁存，并且沿延迟线以彼此相对不同的方向传播开始边沿和停止边沿来生成双极型时间测量。

示例14包括示例1-13中任一项的主题，包括或省略可选元件，还包括：边沿选择器组件，该边沿选择器组件被配置为基于参考时钟路径的参考时钟输入和分频器时钟路径的分频器时钟输入经由延迟线来生成双极型时间测量。

示例15是一种移动设备，包括：天线端口；RF前端；数字基带处理器；以及在RF前端和数字基带处理器中的至少一者中的数字锁相环，该数字锁相环包括时间数字转换器和数字振荡器。时间数字转换器包括延迟线，该延迟线包括包含第一延迟元件链和第二延迟元件链的多个延迟级以生成细时间测量。粗时间计算组件被配置为基于数字振荡器的数字振荡器周期来生成粗时间量化。

示例16包括示例15的主题，其中粗时间计算组件还被配置为基于数字振荡器周期和频率调制器的一组经调制的频率值来生成粗时间量化。

示例17包括示例15和16中任一项的主题，包括或省略可选元件，其中粗时间计算组件还被配置为向加法器提供粗时间量化以利用对延迟线的第一延迟元件的第一状态的第一二进制转换和对延迟线的第二延迟元件的第二状态的第二二进制转换生成最终时间测量。

示例18包括示例15-17中任一项的主题，包括或省略可选元件，还包括：相位生成器，该相位生成器被配置为：基于接收的开始信号和接收的停止信号，向延迟线的多个延迟级提供开始边沿和停止边沿以经由延迟线生成细时间量化作为双极型测量。

示例19包括示例15-18中任一项的主题，包括或省略可选元件，还包括：相位生成器，该相位生成器被配置为：基于数字振荡器上升沿或数字振荡器下降沿以及基于开始信号或停止信号经由延迟线的多个延迟级生成至少两个时序测量。

示例20包括示例15-19中任一项的主题，包括或省略可选元件，其中相位生成器基于开始信号和停止信号生成至少两个时序测量，至少两个时序测量作为以彼此相对的方向经由延迟线传播的双极型测量。

示例21包括示例15-20中任一项的主题，包括或省略可选元件，还包括：边沿选择器，该边沿选择器被配置为基于参考信号和分频器信号生成开始信号和停止信号，并且基于接收参考信号和分频器信号的次序来生成标志值。

示例22包括示例15-21中任一项的主题，包括或省略可选元件，其中粗时间计算组件被配置为基于频率调制器的一组频率值、数字振荡器计数器值、和标志值中的至少一者来生成粗时间量化，其中粗时间计算组件采用标志值来计算非恒定数字振荡器周期的时间。

示例23是一种方法，包括：向单个延迟线提供开始边沿信号和停止边沿信号来确定细调节量化；以及基于锁相环的数字振荡器的数字振荡器周期来确定粗调节量化。

示例24包括示例23的主题，还包括：根据数字振荡器周期、一组经调制的频率值、数字振荡器计数器值和标志值生成粗调节量化，其中标志值是基于边沿选择器处的分频器信号和参考信号的接收次序而确定的。

示例25包括示例23和24中任一项的主题，包括或省略可选元件，还包括：作为在边沿选择器处根据参考信号和分频器信号而生成的开始信号和停止信号的函数，对沿单个延迟线的开始边沿的锁存或传播。

应用(例如程序模块)可以包括例程、程序、组件、数据结构等，其执行特定任务或实现特定抽象数据类型。此外，本领域的技术人员将理解，所公开的操作可以以其它***(包括单处理器或者多处理器***、小型计算机、大型计算机、以及个人计算机、手持式计算设备、基于微处理器的或来实践可编程消费电子产品等，其中的每一个可以操作地耦接到一个或多个相关联的移动或个人计算设备)配置进行操作。

计算设备通常可以包括各种计算机可读介质。计算机可读介质可以是可由计算机访问的任何可用介质，并且包括易失性和非易失性介质，可移动和不可移动介质。通过示例而非限制的方式，计算机可读介质可以包括计算机存储介质和通信介质。计算机存储介质包括用于信息(例如计算机可读指令、数据结构、程序模块或其它数据)的存储的任何技术和方法中所实现的易失性和非易失性、可移动和不可移动介质计算机存储介质(例如一个或多个数据存储器)可以包括但不限于：可用于存储所需信息且可以由计算机来访问的RAM、ROM、EEPROM、闪存或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光盘存储、磁带盒、磁带、磁盘存储或其它磁存储设备、或任何其它介质。

通信介质通常具现化在计算机可读指令、数据结构、程序模块或调制数据信号中的其它数据(例如载波或其它传输机制)中，并且包括任何信息递送介质。术语“调制数据信号”是信号指具有其特征集合中的一个或多个、或者以信号中的编码信息的方式来改变。以举例而非限制的方式，通信介质包括诸如有线网络或直接线连接之类的有线介质，以及诸如声学、RF、红外和其它无线介质之类的无线介质。任意上述项的组合也应包括在计算机可读介质的范围之内。

但应当理解，本文描述的方面可由硬件、软件、固件或它们的任意组合来实现。当在软件中实现时，功能可以作为在计算机可读介质上的一个或多个指令或代码被存储或传输。计算机可读介质包括计算机存储介质和通信介质，包括辅助计算机程序从一个位置到另一位置的传送的任何介质。存储介质可以是可由通用或专用计算机访问的任何可用介质。以举例而非限制的方式，这样的计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或者能够用于(以能够由通用或专用计算机、或者通用或专用处理器来访问的指令或数据结构形式)携带或存储想要的程序代码装置的任何其它介质。此外，任何连接都被适当地称为计算机可读介质。例如，如果使用同轴电缆其它远程源、光纤电缆、双绞线、数字用户线(DSL)、或无线技术(比如红外、无线电和微波)从网站、服务器、或其它远程源传输软件，则同轴传输电缆、光纤电缆、双绞线、DSL或无线技术(比如红外、无线电和微波)也包含在介质的定义中。如本文中所使用的，磁盘和光盘(包括压缩光盘(CD)、激光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘)其中磁盘通常磁性地再现数据而光盘用激光来光学地再现数据。上述项的组合也应包括在计算机可读介质的范围之内。

联系本文所公开的方面的各种说明性逻辑、逻辑块、模块、和电路可以以通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、或设计来执行本文中所描述的功能的其它可编程逻辑器件、分立门或晶体管逻辑、离散硬件组件，或其任何组合。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器也可以实现为计算设备的组合，例如，DSP与微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核心、或任何其它此类配置的组合。另外，至少一个处理器可以包括一个或多个模块，用于执行这里所描述的动作和/或动作或更多。

对于软件实现方式，本文中描述的技术可以以模块(例如程序、函数等)来实现本文描述的功能。软件代码可以存储在存储器单元中并由处理器执行。存储器单元可在处理器内部或或处理器外部实现，在外部实现的情况下，存储器单元可以经由本领域已知的各种手段来通信地耦接到处理器。此外，至少一个处理器可以包括一个或多个模块，其可操作来执行本文中所描述的功能。

本文所描述的技术可用于诸如CDMA、TDMA、FDMA、OFDMA、SC-FDMA和其它***之类的各种无线通信***。术语“***”和“网络”经常互换使用。CDMA***可以实现无线技术，比如通用陆地无线接入(UTRA)、CDMA2000等。UTRA包括宽带CDMA(W-CDMA)和CDMA的其它变体。此外，CDMA2000涵盖IS-2000、IS-95和IS-856标准。TDMA***可以实现无线技术，比如全球移动通信***(GSM)。OFDMA***可以实现无线电技术，例如演进UTRA(E-UTRA)、超移动宽带(UMB)、IEEE802.11(Wi-Fi)、IEEE802.16(WiMAX)、IEEE802.20，快闪OFDM等。UTRA和E-UTRA是通用移动电信***(UMTS)的一部分。3GPP长期演进(LTE)是使用E-UTRA(其在下行链路上采用OFDMA、并在上行链路上采用SC-FDMA)的UMTS版本。UTRA、E-UTRA、UMTS、LTE和GSM在来自名为“第三代伙伴项目”(3GPP)的组织的文档中得以说明。另外，CDMA2000和UMB在来自名为“第三代伙伴项目2”(3GPP2)的组织的文档中得以说明。此外，这些无线通信***可以附加地包括通常使用不成对的未经许可的频谱、802.xx无线LAN、蓝牙和任何其它短程或长程无线通信技术的对等(例如移动台到移动台)adhoc网络***。

利用单载波调制和频域均衡的单载波频分多址(SC-FDMA)，是能够以所公开的方面来利用的技术。SC-FDMA具有与OFDMA***相似的性能以及基本相似的整体复杂度。因为其固有的单载波结构，SC-FDMA信号具有较低的峰值对平均值功耗比(PAPR)。SC-FDMA可以用在上行链路通信中，其中较低PAPR可在发射功耗效率方面有益于移动终端。

此外，本文所描述的各个方面或特征可以作为方法、装置或使用标准编程和/或工程技术的制品而实现。如本文所用的术语“制造的物品”意在涵盖可从任何计算机可读设备、载体、或介质访问的计算机程序。例如，计算机可读介质可以包括但不限于：磁存储设备(例如硬盘、软盘、磁条等)光盘(例如压缩盘(CD)、数字多功能光盘(DVD)等)、智能卡、及快闪存储器装置(例如EPROM、卡、棒、钥匙驱动器等)。另外，本文所描述的各种存储介质可以代表用于存储信息的一个或多个设备和/或其它机器可读介质。术语“机器可读介质”可以包括但不限于：能够存储、包含和/或携带(一个或多个)指令和/或数据的无线信道和各种其它介质。另外，计算机程序产品可包括具有可操作来使得计算机执行本文描述的功能的一条或一条以上指令或代码的计算机可读介质。

此外，结合本文公开的方面所描述的方法或算法的动作和/或活动可以直接具现化为硬件、由处理器执行的软件模块、或其组合。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或任何其它形式的本领域已知的存储介质中。示例性存储介质可耦接到处理器，使得处理器可以从存储介质读取信息、并且将信息写入到存储介质。在替代方案中，存储介质可以集成到处理器。此外，在一些方面，处理器和存储媒体可驻留于ASIC中。另外，ASIC可驻留在用户终端中。在替代方案中，处理器和存储介质可以作为用户终端中的分立元件。另外，在一些方面中，方法或算法的动作和/或活动可作为在机器可读介质和/或计算机可读介质上的指令和/或代码的任意集合或组合来驻留，其可并入计算机程序产品。

对主题公开的说明性实施例的上述描述(包括摘要的公开内容)并不意在穷举所公开的实施例、或将所公开的实施例限制为所公开的精确形式。虽然出于说明性目的在本文中描述了具体的实施方案和实施例，相关领域技术人员能够意识到，考虑在这样的实施方案和实施例的范围之内的各种修改都是可能的。

在这方面，虽然已经结合各种实施例和相应的附图(在适当的情况下)描述了所公开的主题，但应理解，其它相似的实施例可以得以使用、或者可以对所描述的实施做出修改和补充用于执行与所公开的主题的相同、相似、替代、或替代功能而不偏离所公开的主题的范围。因此，所公开的主题不应限于本文所述的任何单个实施例，而是应被根据下面所附的权利要求来解释广度和范围。

特别的，关于由上文描述的部件或结构(构件、设备、电路、***等)执行的各种功能，除非另有说明，用于描述这些组件的术语(包括对“装置”的提及)旨在对应于执行所述组件的指定功能的任意组件或结构(例如，功能上等效)；即使它们结构上不等同于执行本文示出的本发明的示例性实现方式中的功能的所公开的结构。此外，尽管本公开的特定特征可能已经仅相对与一些实现方式中的一个被公开，由于可能对任意给定或特定应用是期望或有利的，这样的特征可以与其它实现方式的一个或多个其它特征结合。

Claims

1.一种时间数字转换器，包括：

延迟线，该延迟线包括包含第一延迟链和第二延迟链的多个延迟级以生成锁相环的数字振荡器的细时间测量；

粗时间计算组件，该粗时间计算组件被配置为基于所述锁相环的数字振荡器的等距周期和非等距周期来生成粗时间测量，其中所述细时间测量和所述粗时间测量形成被传送至所述数字振荡器的所述锁相环的相位差测量。

2.如权利要求1所述的时间数字转换器，还包括边沿选择器，该边沿选择器被配置为通过生成开始边沿、停止边沿和标志值来使能双极型时间测量，其中所述开始边沿和所述停止边沿是基于参考信号和分频器信号生成的，并且所述标志值是基于分别接收所述参考信号的边沿和所述分频器信号的边沿的接收次序生成的。

3.如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还被配置为从数字振荡器计数器接收数字振荡器计数器值并且基于所述数字振荡器计数器值和来自频率调制器的经调制的数字振荡器频率来生成所述数字振荡器的粗时间测量。

4.如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还被配置为向求和组件提供所述粗时间测量以生成最终时间测量作为所述相位差，其中所述最终时间测量是从以下项中导出的：所述粗时间测量、基于所述延迟线的多个第一比较器的第一二进制转换和基于所述延迟线的多个第二比较器的第二二进制转换。

5.如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还被配置为基于数字振荡器计数器值递归地生成数字振荡器计算以生成最终时间测量作为相位测量，其中所述延迟线被配置为生成与不同极性相对应的时间测量以用于生成双极型时间测量并且消除由工艺依赖、温度依赖或电压依赖中的至少一者导致的偏移。

6.如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还被配置为基于来自极化调制器的一组经调制的频率值、数字振荡器计数器值和边沿选择器生成的标志值来生成所述粗时间测量，其中所述粗时间计算组件利用所述标志值来计算非恒定的数字振荡器周期的时间。

7.如权利要求1所述的时间数字转换器，还包括：

边沿选择器，该边沿选择器被配置为将参考时钟的参考信号与分频器时钟的分频器信号相比较并基于其生成到相位生成器的开始信号和停止信号，并且还被配置为生成标志值并将所述标志值提供给所述粗时间计算组件，其中所述标志值是基于分别接收所述参考信号的边沿和所述分频器信号的边沿的接收次序生成的。

8.如权利要求7所述的时间数字转换器，还包括被耦合至所述多个延迟级的第一组比较器和第二组比较器，该第一组比较器和第二组比较器被配置为基于由所述相位生成器提供的开始边沿和停止边沿来控制所述多个延迟级的不同状态。

9.如权利要求1所述的时间数字转换器，还包括数字振荡器计数器，该数字振荡器计数器被配置为对所述数字振荡器的周期进行计数并向所述振荡器提供对于所述周期的计数以确定所述粗时间测量。

10.如权利要求1所述的时间数字转换器，还包括相位生成器，该相位生成器被配置为基于对接收的开始信号和接收的停止信号到开始边沿和停止边沿的转换来控制所述多个延迟级的第一延迟元件和第二延迟元件的延迟线状态的锁存和传播，该开始边沿和停止边沿沿所述多个延迟级传播，其中所述延迟线被配置为生成没有内部偏移的双极型时间测量。

11.如权利要求10所述的时间数字转换器，其中所述相位生成器和所述延迟线还被配置为消除在根据至少两个数字振荡器周期和所述双极型时间测量处理参考时钟路径的参考信号和分频器时钟路径的分频器信号之间的所述内部偏移。

12.如权利要求10所述的时间数字转换器，其中所述相位生成器被配置为在没有采用多路复用器进行边沿注入的情况下将所述开始边沿注入到所述延迟线的多个延迟级。

13.如权利要求10所述的时间数字转换器，其中所述相位生成器被配置为根据传播模式和锁存模式来控制所述多个延迟级的第一延迟元件和第二延迟元件的延迟线状态的锁存，并且沿所述延迟线以彼此相对不同的方向传播所述开始边沿和所述停止边沿来生成所述双极型时间测量。

14.如权利要求1-13中任一项所述的时间数字转换器，还包括：

边沿选择器组件，该边沿选择器组件被配置为基于参考时钟路径的参考时钟输入和分频器时钟路径的分频器时钟输入经由所述延迟线来生成双极型时间测量。

15.一种移动设备，包括：

天线端口；

RF前端；

数字基带处理器；以及

在所述RF前端和所述数字基带处理器中的至少一者中的数字锁相环，该数字锁相环包括时间数字转换器和数字振荡器，其中所述时间数字转换器包括延迟线，该延迟线包括包含第一延迟元件链和第二延迟元件链的多个延迟级以生成细时间测量；以及

粗时间计算组件，该粗时间计算组件被配置为基于所述数字振荡器的数字振荡器周期来生成粗时间量化。

16.如权利要求15所述的移动设备，其中所述粗时间计算组件还被配置为基于所述数字振荡器周期和频率调制器的一组经调制的频率值来生成所述粗时间量化。

17.如权利要求15所述的移动设备，其中所述粗时间计算组件还被配置为向加法器提供所述粗时间量化以利用对所述延迟线的第一延迟元件的第一状态的第一二进制转换和对所述延迟线的第二延迟元件的第二状态的第二二进制转换生成最终时间测量。

18.如权利要求15所述的移动设备，还包括：

相位生成器，该相位生成器被配置为：基于接收的开始信号和接收的停止信号，向所述延迟线的多个延迟级提供开始边沿和停止边沿以经由所述延迟线生成细时间量化作为双极型测量。

19.如权利要求15所述的移动设备，还包括：

相位生成器，该相位生成器被配置为：基于数字振荡器上升沿或数字振荡器下降沿以及基于开始信号或停止信号经由所述延迟线的多个延迟级生成至少两个时序测量。

20.如权利要求19所述的移动设备，其中所述相位生成器基于所述开始信号和所述停止信号生成所述至少两个时序测量，所述至少两个时序测量作为以彼此相对的方向经由所述延迟线传播的双极型测量。

21.如权利要求15所述的移动设备，还包括：

边沿选择器，该边沿选择器被配置为基于参考信号和分频器信号生成开始信号和停止信号，并且基于接收所述参考信号和所述分频器信号的次序来生成标志值。

22.如权利要求15-21中任一项所述的移动设备，其中所述粗时间计算组件被配置为基于频率调制器的一组频率值、数字振荡器计数器值和标志值中的至少一者来生成所述粗时间量化，其中所述粗时间计算组件采用所述标志值来计算非恒定数字振荡器周期的时间。

23.一种方法，包括：

向单个延迟线提供开始边沿信号和停止边沿信号来确定细调节量化；以及

基于锁相环的数字振荡器的数字振荡器周期来确定粗调节量化。

24.如权利要求23所述的方法，还包括：

根据所述数字振荡器周期、一组经调制的频率值、数字振荡器计数器值和标志值生成所述粗调节量化，其中所述标志值是基于在边沿选择器处的分频器信号和参考信号的接收次序而确定的。

25.如权利要求23或24所述的方法，还包括：

作为在边沿选择器处根据参考信号和分频器信号而生成的开始信号和停止信号的函数，沿所述单个延迟线锁存或传播开始边沿。