CN101268376B - 进行多相数字采样的装置和方法 - Google Patents

Abstract

本文描述了用于对输入信号频率(14)和参考信号频率之间的关系进行确定的方法和装置。***从参考信号中导出多个内参考信号。将这些内参考信号提供给一个电平检测电路(20a)，后者在一段时间内对输入信号多次进行采样。存储与这些采样值相关联的值，同样存储来自前一时段的一个采样值。对所存储的采样求相关，从而导出输入信号频率和参考信号频率之间的关系。

Description

进行多相数字采样的装置和方法

发明领域

本发明涉及电子电路中的数字采样。具体而言，本发明涉及测量相对于参考信号的输入频率。

背景技术

在很多应用中，需要对波形进行采样，以确定其特性，包括其频率或者相位。对于这些问题，现在有多种基本的解决方案。在一种典型的解决方案中，使用模拟分量来获得输入和参考信号的比较结果，包括差异的大小和正负号。

但是，这种典型的解决方案有一个缺点，即：模拟分量的比较结果不够准确，因为这些分量具有内在的时间限制性，包括不标准的响应和/或延时。

在其它典型的解决方案中，使用的是数字逻辑分量。但是，当进行频率比较时，这些典型的解决方案不提供线性输出(即，指示输入相对于参考量高多少或低多少)。

发明内容

本文描述了用于对输入信号频率和参考信号频率之间的关系进行确定的方法。参考频率具有与之相关联的第一时段。从参考信号中导出多个内参考信号，各内参考信号的特征在于，各内参考信号在时间上相互偏移，并且都出现在所述第一时段内。将所述多个内参考信号传送到一个电平检测电路。根据这些内参考信号的特性，电平检测电路在所述第一时段内对输入信号进行多次采样。然后，存储与这些采样相关联的值。还存储与来自前一时段的输入信号的采样电平相关联的至少一个值。将来自第一时段的采样电平在它们之间求相关，将与来自前一时段的输入信号的采样电平相关联的值和来自当前时段的一个采样电平进行相关。然后，导出输入信号频率和参考信号频率之间的关系。该导出操作部分地基于以下操作：a)对来自第一时段的采样信号电平求相关；b)将与前一时段相关联的值和来自当前时段的一个值进行相关。

此外，本文还描述了用于对输入端口上的具有第一频率的输入信号和参考端口上的具有第二频率的参考信号之间的关系进行确定的电路。该电路包括一个内时机信号产生器，其耦合到参考端口。该内时机信号产生器能够在第一时段内的多个特定时间点产生多个信号。第一时段与参考信号频率有关。多个信号电平检测器中的每一个都耦合到所述内时机信号产生器的输出端和所述输入端口。每个信号电平检测器都可以根据所述内时机信号产生器的输出，在第一时间点对输入信号进行采样，并且，每个信号电平检测器都可以输出与所采样的输入信号相关联的值。所述第一时间点位于所述第一时段内。一个时间校准电路耦合到所述多个信号电平检测器，它用于存储来自所述多个信号检测器的多个第一值。有一个存储电路用于存储与来自第二时间点的采样输入信号相关联的值，所述第二时间点先于所述第一时段。一个相关器电路耦合到所述时间校准电路和所述存储电路。该相关器可以将来自所述第一时段的多个第一值在它们之间进行相关，将与来自前一时间点的采样输入信号相关联的值和来自所述第一时段的值进行相关。

附图说明

图1是用于进行频率比较的电路的示意性框图；

图2是用于进行频率比较的电路的具体示例的示意性框图；

图3的示意性框图详细示出了可以使用的内时机电路的可能实施方式；

图4的示意图详细示出了内信号产生器电路的可能实施方式；

图5是频率比较器的具体实施例的示意图；

图6是使用转变检测电路的另一实施例的示意性框图；

图7的示意性框图详细示出了转变检测电路和转变分析电路之间的可能的交互；

图8a-b是转变检测电路和转变分析电路的结果之间的交互的实施例的框图；

图9是结合低通滤波器使用的转变检测和分析电路的示意性框图；

图10是对输入频率进行确定的装置的具体实施例的示意图；

图11详细示出了图10的示例性输出；

图12是对输入频率进行确定的装置的另一具体实施例的示意图；

图13示出了在图12中描述的七相***的示例性输出；

图14是同时使用上下转变的转变检测/频率比较器的又一实施例的示意图；

图15是耦合到集成电路的频率比较器的示意性框图；

图16是频率合成器中的频率比较器的示意性框图；

图17a-b的示意性框图详细示出了位于无线装置中的电路的使用；

图18a-b示意性框图详细示出了位于调制解调器中的电路的使用；

图19的示意图详细示出了频率合成器中的频率比较器的另一实施例；

图20a-b的示意图详细示出了位于无线装置中的电路的使用的另一实施例；

图21的示意图详细示出了位于无线装置中的电路的使用的又一实施例。

具体实施方式

这里结合用于确定输入频率的装置和方法来描述本发明的实施例。本领域技术人员应当认识到，本发明的以下详细描述仅仅是示例性的，而不具有任何方式的局限性。这些技术人员在此公开内容的帮助下将很容易想到本发明的其它实施例。现在将详细参照附图中描述的本发明的实施方案。贯穿附图和以下详细描述，将使用相同的标记，以表示相同或类似的部件。

为了清楚起见，本文并未显示和描述实施方案的所有典型特征。当然，应当认识到，在开发任何这种实际的实施方案时，为了实现开发者的特定目的(例如遵从应用和商业相关的限制)，必定会做出许多具体的实施方案，并且，这些特定目的将根据实施方案和开发者而改变。此外，应当认识到，这种开发努力可能是复杂且耗时的，但是，在此公开内容的帮助下，对于本领域普通技术人员来说，这将是普通的工程任务。

根据本发明，可以使用包括硬件、软件或它们的任意组合在内的各种数字***实现部件、方法步骤和/或数据结构。此外，本领域普通技术人员将认识到，在不脱离本文公开的发明构思的保护范围和精神下，也可以使用诸如硬线设备、现场可编程门阵列(FPGA)、专用集成电路(ASIC)之类的具有不太通用特性的设备。

图1是用于进行频率比较的电路的示意性框图。电路10a在输入端12上接收参考信号，并在输入端14上接收输入信号。内时机信号产生器电路16接收参考信号，并在输出端18a-f上产生多个内时机信号。在这种情况下，示出了内时机信号产生器16的六条输出线路，但也可以使用包括单个输出在内的任意数量。

由内时机信号产生器16产生的内时机信号基于来临的参考信号，并可以被认为是与输入参考信号具有某种关系的内部产生的参考信号。在一个实施例中，内时机信号是原参考信号的时移变形，从而细分原参考信号。在一个实施例中，这些时移变形是根据内时机产生器电路16的输出端数量，而进行了特定相位偏移的。在这种情况下，线路18a-f上的输出可以表示由±2π/n倍数偏移的参考信号，其中，n表示在内时机信号产生器16中产生的信号个数。

内时机信号可以均匀地(或大致均匀地)细分参考信号。或者，它们可以从一个内时机信号到下一个内时机信号以不相等间隔(或者，相等间隔或不相等间隔的任何组合)细分参考信号时段。此外，所产生的参考信号的个数可以不同于穿过附加逻辑或其它类型电路的线路数和/或内时机信号之间的间隔数。

然后，每个内时机信号都耦合到电平检测器电路20a。电平检测器电路20a耦合到线路14，输入信号就出现在线路14上。内时机信号可以用于对电平检测器电路20a进行时钟控制或者使其运作。因此，在图1所示的此示例性实施例中，在特定时间t(n)，在每个线路18a-f上都出现信号，其中，n是内时机信号的个数，每个t(n)都是不同的时间点。因此，电平检测电路20a在每个时间t(n)都对线路14上出现的输入信号进行采样。

举个例子，在图1中，内时机信号产生器电路16在线路12上接收参考信号，并可以得出在时间上和参考不同且彼此不同的六个信号。这些信号中的每一个都可以在不同的线路18a-f上输出。电平检测电路20a在线路14上接收输入信号，并在线路18a-f上接收信号。这样，内时机信号产生器电路16的输出用于在特定时间启动电平检测电路20a(或者它的一部分)。因此，在时间t(1)，电平检测器电路20a对线路14上的输入信号的电平进行采样，时间t(1)取决于线路18a上的由内时机信号产生器电路16输出的信号。相应地，电平检测电路20a使用内部产生的参考信号，在不同的时间t(1)...t(f)，对线路14上出现的信号进行采样。

电平检测电路20a经由一条或多条线路耦合到时间校准电路22。时间校准电路22获取电平检测电路的一个输出或多个输出，并产生输出，此输出是电平检测电路20a的一个输出或多个输出的时间校准版本。在一个示例性实施例中，时间校准电路可以由两种不同的机制进行时钟控制，从而使得时间校准电路能独立于与电平检测电路20a相关的启动限制条件而运行。因此，可以把时间校准电路22的输出视为线路14上的输入信号随时间所采样的一个向量。

时间校准电路22的输出端耦合到相关电路24。时间校准电路22的一个输出或多个输出可以通过一条线路或通过多条线路传送到相关电路。相关电路24比较时间校准电路24的各部分的输出(即，与线路14上随时间而变的输入信号相关的电平)。

携载电路26a可以用于存储与时间校准电路22的先前输出相关的值。这样，相关电路24可以用于比较当前已经采样的值以及先前已经从时间校准电路22发送过来的值。

图2是用于进行频率比较的电路的具体示例的示意性框图。电路10b在输入端12接收参考频率信号，并在输入端14接收输入频率信号。内时机产生器电路可以依照先前描述的或者本说明书的其它部分描述的一种或多种方式工作。同样，内时机产生器电路的输出端的个数可以多于或少于图2所示的个数。

在此实施例中，内时机信号可以耦合到相对应的电平检测器电路20b-g。每个电平检测器电路20b-g都耦合到线路14，在线路14上传送输入信号。然后，内时机i信号可以对电平检测器20b-g进行时钟控制，或者，使其启动。因此，在此示例性实施例中，在特定时间t(n)处于每条线路18a-f上的信号表示相关联的电平检测电路20b-g的启动。因此，在每个时间t(n)，把线路14上出现的输入信号采样到各个电平检测电路20b-g中。

在实施方案中，应当指出，电平检测电路的个数可以不同于具体实施例所示出的个数。此外，应当理解，可以通过其它外部电路对这些电路进行控制，从而使其与少于所示个数的电路一起工作(即，设置具有n个电平检测电路的电路，从而与n-2个内时机信号和n-2个电平检测电路一起工作，这里，n是整数，它表示装置中电平检测电路的总数。)。

每个电平检测电路20b-g都耦合到时间校准电路22。时间校准电路22产生的输出是每个电平检测电路20b-g的输出的时间校准版本。在一个示例性实施例中，时间校准电路22可以由两种不同的机制进行时钟控制，从而使得时间校准电路能独立于与电平检测电路20b-g相关的启动限制条件而运行。例如，可以把时间校准电路22细分成两个或多个独立启动的部分。在一个示例中，可以用时间t(1)时的信号对第一部分进行时钟控制。可以用时间t(4)时的信号对第二部分进行时钟控制。因此，可以在这些时间点把每个电平检测电路20b-g的相关输出按时钟顺序发送到时间校准电路22中，发送时间可以保证来自相关联的电平检测电路的信号保持最大可能的稳定性。因此，可以把时间校准电路22的输出视为在内时机信号产生器产生的信号扫过期间每个采样信号的时间校准版本。

时间校准电路22的一个输出或多个输出耦合到相关联的比较器电路28a-f。在此实施方案中，每个比较器电路28a-f可以比较时间校准的采样输入信号的时间相邻部分的输出。因此，在这种情况下，每个比较器电路28a-f的输出指示线路14上的输入信号在采样时间之间是否转变或保持相同。

在此实施例中，携载电路26b用于保存采样输入信号的时间校准版本的最后采样电平。然后，此值与采样信号的时间校准版本的随后输出的第一采样电平进行比较。这能够使装置10b比较时间校准电路的当前输出中的所有值和时间校准电路22的先前输出中的选择值。

因此，框30可以表示信号转变检测器。应当注意一点，信号转变检测器可以按照远小于相邻的内时机信号的启动(或解除启动)的速率而工作。因此，信号转变检测器30可以在超过它自己的参考速率的间隔下进行测量。

此外，请注意，外控制电路可以用于控制具有个数少于所示比较器电路个数的装置。此外，请注意，实施例中的比较器电路的个数是任意的，并且，可以是所示的个数或任何其它整数。

图3的示意图详细示出了可以投入使用的内时机电路的可能实施方案。在此实施例中，内时机产生器电路32接收参考信号，并输出对原始参考信号的时段进行细分的多相信号。在此实施方案中，把参考信号输入到延迟电路34a-c。因此，在图2所示的示例性实施例中，内时机产生器电路32具有六个输出端。因此，所示的延迟电路34a-c的输出端均可以表示±nπ/3相位，其中，n是0和6之间的整数值(包括0和6在内)。当然，也可以使用八个延迟电路(即，配合图1或图2的装置)或者多种其它数量的延迟电路和延迟长度执行特定延迟，以实现相同的结果。

在此特定实施例中，实现一个锁相环，从而根据输出与参考频率的比较值改变电路中的延迟。这样，此特定的内时机产生器电路32把参考信号分成与输入参考信号相关联的多个内时机信号。

应当指出，不需要依照所示的串行方式产生特定的延迟信号。在其它实施例中，一些或所有内时机信号可以由平行放置的部分以及以串行方式放置的部分(如图2所示)导出。如上所述，在此特定实施例中，任何实施方案的输出的个数不需要匹配所示的个数。并且，当然，不同的延迟可以与各延迟部件相关联，从而产生非平均分布的产生信号。

图4的示意图详细示出了内时机产生器电路的可能实施方案。在这种情况下，内时机产生器电路36的输出的时机参数不仅由延迟电路34d-f它们自己进行设置，而且还由控制电路36进行设置。这样，参考频率可以输入到控制电路36，并且，控制电路36可以设置、检验和/或重设与延迟电路34d-f相关的特定延迟或时机参数。这样，可以在不需要在内时机信号之间近似设置间隔的情况下实现参考信号的细分，但是，可以根据用户需要把内时机信号设置到任何间隔。此外，控制电路36可以用于选择性地启动由延迟电路34d-f表示的节点，并对每个节点重新路由时机脉冲。这样，可以实现参考信号的任何具体细分，例如，12部分细分或13部分细分。此外，如上所述，在此特定实施方案中，任何实施方案的输出的个数不需要匹配所示的个数。或者，控制电路36可以在没有延迟部件的情况下投入使用，并可以由它自己产生内参考信号。本领域普通技术人员将会认识到，有很多方法用于产生细分的参考信号，并且，应当预料到这些方法全部处于本申请的保护范围内。

图5是频率比较器的具体实施例的示意图。为了描述图5，下面将简要描述当使用触发器40a-h、触发器42a-h、触发器44a-h和触发器46a-h时作为一种普通预警的亚稳态测量。

术语“亚稳态(metastable)”是指触发器或锁存器的输出信号进入到不可预知状态的不稳定状态，因为建立时间和保持时间具有不足够的时间长度，这是因为输入到触发器并用于确定操作时机的参考信号(在图5中用38a-h表示)和输入到触发器的数据信号(在图5中，输入到触发器40a-h、触发器42a-h、触发器44a-h和触发器46的信号)同时发生改变。当后面的触发器接收到这种不稳定信号时，后面的触发器的信号就有可能变得不稳定。术语“建立时间”是指在参考信号输入之前建立并保持数据信号所需要的最小时间。术语“保持时间”是指在参考信号输入之后保持数据信号所需要的最小时间。

通常，亚稳状态持续的时间有限。例如，亚稳时间持续的时间(后面称之为“t_meta”)用正比于从把参考信号输入到触发器时至把输出信号输出时的时间来表示。因此，当使用触发器时，需要设计出满足触发器要求的建立时间和保持时间的电路。更具体地说，选择参考信号的时间间隔ts，以满足：

t_set＜(ts-t_hld)-(t_meta+t_dly)      (1)

其中，t_set表示建立时间，t_hld表示保持时间，t_dly表示从一个触发器到另一个触发器的导体延迟(例如，在图5中，触发器40a的输出信号要输入到触发器42a的数据输入端D所需要的传播时间)。

在图5的实施例中，假设内参考产生器电路(未显示)产生具有8个输出的多相信号(即，每个内时机信号输出38对应于领先或滞后了π/4倍数的输入参考信号)，并把所产生的多相信号的预定信号输入到各个触发器40a-h、触发器42a-h、触发器44a-h和触发器46。因此，在这种情况下，在时间t(1)至t(8)启动输出40a-h，其中，每个t(n)表示滞后了π/4弧度的倍数的参考信号(有时，t(n)时的细分信号将表示为

(n))。因此，t(1)滞后输入参考信号π/4弧度，t(8)滞后输入参考信号8π/4(或2π)弧度。此外，如上所述，可以使用不同数量的细分和内时机信号之间的不同间隔执行其它时机方案，这些实施方案应当解释为在本申请的此段落以及其它段落公开了。

可以使用与图4所示的D锁存器触发器一样的电路来实现电平检测电路40a-h。内参考产生器电路的多相输出端38a-h耦合到相关联的电平检测电路40a-h，每个多相信号都耦合到相关联的触发器的时钟输入端。因此，当在特定的触发器处接收到相关联的多相信号时，就在触发器处对输入信号的电平进行采样，并存储起来。这样，当内参考产生器电路接连产生每个输出信号时，将对触发器进行时钟控制，并且，触发器将把输入信号的电平存储在它们之中。

在此实施方案中，可以用触发器42a-h的第一电平和触发器44a-h的第二电平进行时间校准。在此实施方案中，使用信号Φ1对由触发器42a-d构成的第一小组进行时钟控制，使用信号Φ5对由触发器42e-h构成的第一小组进行时钟控制。这里，当信号Φ1的上升边沿的时间和信号Φ2、Φ3及Φ4的上升边沿的时间之间的间隔用t_1k(k＝2、3和4)表示，并且，信号Φ5的上升边沿的时间和信号Φ6、Φ7及Φ8的上升边沿的时间之间的间隔用t_5k(k＝6、7和8)时，t_1k和t_5k满足以下公式(2)和(3)。

t_set＜(t_1k-t_hld)-(t_meta+t_dly)     (2)

t_set＜(t_5k-t_hld)-(t_meta+t_dly)     (3)

因此，电平检测电路40a-d的内容存储在相关联的触发器42a-d中，而电平检测电路40e-h的内容存储在相关联的触发器42e-h中，这样，在不妨碍***继续工作的情况下保存***的时间信息。

请注意，在图5中，当把触发器42a-h分成第一小组和第二小组时，信号Φ1用作提供给第一小组的时钟，而信号Φ5用作提供给第二小组的时钟。但是，本发明不限于信号Φ(n)的上述组合，只要信号Φ(n)的上升边沿之间的间隔的值大于“t_set+t_meta+t_hld+t_dly”即可。此外，除了分成第一和第二小组之外，可以把触发器42a-h分成两个或更多个。

虽然上面已经描述了每个触发器在时钟的上升边沿期间工作，但是，每个触发器也可以在时钟的下降边沿期间工作。在这种情况下，当信号Φ1的下降边沿的时间和信号Φ2、Φ3及Φ4的下降边沿的时间之间的间隔用t_1s(s＝2、3和4)表示，并且，信号Φ5的下降边沿的时间和信号Φ6、Φ7及Φ8的下降边沿的时间之间的间隔用t_5s(s＝6、7和8)表示时，t_1s和t_5s满足以下公式(4)和(5)。

t_set＜(t_1s-t_hld)-(t_meta+t_dly)       (4)

t_set＜(t_5s-t_hld)-(t_meta+t_dly)       (5)

此外，当时钟的上升边沿和下降边沿两者都用于控制触发器时，鉴于上升边沿和下降边沿之间的间隔以及t_meta、t_set、t_hld和t_dly之间的关系，可以选择参考信号的时间间隔。

触发器44a-h的每个第二电平都耦合到相关联的触发器42a-h，从触发器42a-h输出的每个第一电平都传送到触发器44a-h的第二电平的适当部分。在此示例中，该传送由信号Φ1进行时钟控制。这样，一个周期的时间校准已经完成，并且，从触发器44a-h输出的第二电平变成通过用预定时机输出在参考信号的特定周期内所采样的多个输入信号电平而获得的平行数据。后面把从触发器42a-h输出的第二电平称为“电平向量”。

这里，认为电平向量用于获取从线路14输入的输入信号的频率。通常，把频率定义为在一秒内包含的波数，或者，定义为预定时间内的波数。因此，为了获取从线路14输入的输入信号的频率，可以获取预定间隔内的波数。

如上所述，电平向量是通过用预定时机输出在参考信号的特定周期内所采样的多个输入信号电平而获得的平行数据。为了获取从线路14输入的输入信号的频率，可以获取电平向量从HIGH(高)状态到LOW(低)状态的次数或者电平向量从LOW状态到HIGH状态的次数。通过计算电平向量从HIGH状态到LOW状态的次数或者电平向量从LOW状态到HIGH状态的次数中的任一个或两者，可以获得预定间隔内的波数。

作为获取波数的另一种方法，可以获取具有预定门限的交叉之间的时间间隔，并且，通过求所获得的交叉时间间隔的倒数可以获得波数。具体而言，获得从LOW状态到HIGH状态的电平向量的转变时间间隔或者从HIGH状态到LOW状态的电平向量的转变时间间隔，它们的倒数用于获取波数。请注意，当使用从LOW状态到HIGH状态的电平向量的转变时间间隔和从HIGH状态到LOW状态的电平向量的转变时间间隔这两者时，获得由相应时间间隔获得的第一波数和第二波数的平均值，从而可以获得最终波数。

请注意，应当清楚地认识到，根据电平向量获得的波数是参考信号的特定周期内的波数，而不是一个恒定值。因此，当波数明显变化时，例如，可以通过引入滤波器而对波数求平均，如下所述。

下面将描述用于获取波数的一些具体实施例。

为了便于进一步使用电平向量，引入了存留(carry-over)触发器46。此存留触发器46的输入端是第二电平触发器44h的输出端(即，输入信号的值处于前一周期的最后采样点内)。此存留触发器46和第二电平触发器44a-h由相同的信号进行时钟控制。这样，可以构建出采样点的时间校准的向量。

当然，上述结构不是对采样信号进行时间校准的唯一结构。可以联想到其它***和结构，在图5所示的电路的时间校准部分的构造中，可以联想到使用逻辑、时机信号和/或电子存储装置的各种组合，因此，应当认为这些可选的构造和结构处于本说明书的保护范围内。

在图5的实施方案中，t1时的采样和t2时的采样的反转耦合到AND(与)门48a。因此，当t1和t2时的采样相同时，AND门在逻辑LOW的情况下指明电平没有发生变化。如果t1时的采样为逻辑LOW，而t2时的采样为逻辑HIGH，则以上述方式耦合的AND门将指明逻辑HIGH信号，因此指明采样已经从逻辑LOW转变成逻辑HIGH。

一系列AND门48a-g相耦合，以指明此逻辑功能。因此，不管采样在什么地方从LOW状态转变成HI状态，相应的AND门都将记录此转变。此外，AND门48h以新的顺序在存留触发器和对应于时间t1的触发器之间耦合。因此，前一向量的最后部分中的LOW状态和当前向量的第一部分中的HIGH状态之间的转变记录为转变。可以把AND门48a-h的集合看作是参考信号的一个完整相位内的逻辑转变的向量表示，其中的重叠包含与一个或多个先前相位有关的信息。

当然，可以运用各种逻辑单元或功能部件来检测各种转变，并且，可以采用各种方式对所采样的电平进行连接(wired)，以检测各种转变。例如，XOR门可以耦合到相邻单元的输出端，以指明转变，虽然不是变化的正负号。此外，可以使用许多结构选项来确定是否存在转变或转变的方向。再者，这些可选的实施方案应当处于本公开内容的保护范围内。另外，时间校准功能的实施方案不需要使用图5所示的持久性逻辑。

图6是转变检测电路的使用的另一实施例的示意性框图。在图6中，转变检测电路52耦合到转变分析电路54。转变检测电路可以是上述任意一种，或者，是其它的结构，即，将至少一个采样输入作为参考，并且几个输出指明了输入时钟之间的转变。转变分析电路可以接收转变检测电路52的输出，它指明了输入时钟之间的转变。当接收到此信息时，转变分析电路可以在经过检测的转变之间进行分析。

图7是转变检测电路和转变分析电路之间的交互的实施例的示意图。首先，转变分析电路60可以获得具有根据内时机信号进行转变检测的结果的向量。在这种情况下，可以用累积电路来实现分析。因此，把时机信号产生器产生的内时机信号定义的间隔内的采样信号的转变次数记录下来。可以即刻使用此结果，或将其传给其它电路，以进行进一步分析。

图8a-b是转变检测电路和转变分析电路的结果之间的交互的实施例的示意图。在这种情况下，转变分析电路可以获得具有根据内时机信号进行转变检测的结果的向量。转变分析电路60可以导出转变之间的间隔值。在图8a中，分析电路已确定出参考帧内的间隔，并把表示未发生转变的单元的最后数的余数存储起来。

在图8b中，可获得新的向量，并把帧内转变次数列出来。此外，对第一转变之前的先前单元进行分析，以确定帧开始和第一转变之间的“距离”。此结果与先前帧结束和其中的最后转变之间的“距离”的先前帧中的先前确定结果结合起来。因此，可以确定出帧内转变之间的“距离”和帧间的转变距离。

多相转变分析电路也可以与滤波器相耦合。此滤波器可以把历史方面添加到所获得的转变向量、转变次数和/或转变内间隔。在一个实施例中，在帧内求转变总和，把此总和提供给产生与参考输入相关的转变平均值(或加权平均值)的滤波器。因此，可以随时间把参考信号与输入信号之比储存起来。这可以与获取脉冲之间的间隔的实施例一起使用，从而产生关系的稍微不同的方面。此外，输入信号与参考信号的比较产生输入频率的线性函数，因此，此信息使得大小和方向两者都适用于***的任何频率校正。

图9是结合低通滤波器使用的转变检测和分析电路的示意性框图。耦合到转变检测和分析电路的低通滤波器的使用使得，输入信号和参考信号之间的关系的长期特性成为主导方面。许多类型的滤波器可以与此***一起使用，从而随时间产生输出。均值滤波器、加权均值滤波器和Bartlett抽头滤波器是可以用于产生显示出***长期特性的输出的所有类型的滤波器。当然，这些具体的低通滤波器本质上是示例性的，其它类型的低通滤波器也处于本说明书的保护范围内。

图10是对输入频率进行确定的装置的具体实施例的详细示意图。在此特定实施例中，低通滤波器是256抽头的Bartlett滤波器，并使用了八个大约相等间隔的内时机信号。

图11详细示出了图10的示例性输出。请注意，***的线性相对于输出。

图12是对输入频率进行确定的装置的具体实施例的另一详细示意图。在此实施例中，产生七个相位，因而举例说明了***不限于偶数个相位。

图13是图12所示的七相***的输出数字字的示图。这样，应当显而易见的是，在不损害总体功能的情况下，对于装置而言，可以使用许多不同数量的相位(包括在完整周期中不易划分的相位)。

图14是转变检测/频率比较器的又一实施例的示意图。在此实施例中，注意并记录了上下转变，它们可以用于进一步进行分析。在此实施例中，通过使用XOR门对功能进行测量。本领域普通技术人员将认识到，使用其它类型逻辑电路的其它设计也是可以的。

图15是耦合到集成电路的***的示意性框图。因为输出的整合将导致相位差(相比频率差而言)，所以，经过耦合的***可以用于产生信号之间的线性相位差。因此，可以用相同的数字部分获得线性频率比较器和线性相位差。

图16是频率合成器中的频率比较器的示意性框图。这样，先前的电路可以有助于使任何输入频率与参考匹配，或者，反之亦然。

图17a-b的示意图详细示出了位于无线装置中的电路的使用。请注意，不管接收机和发射机是在手持装置中还是在基站中，它们都需要监视信号并将其校准到参考，从而正确地工作。

图18a-b示意图详细示出了位于调制解调器中的电路的使用。大多数调制解调器需要把调制信号进行上变频和下变频。因此，上述的电路可以在这些类型的设备中得以非常有效地运用。

图19的示意图详细示出了频率合成器中的频率比较器的另一实施例。在图19中，用于执行上述频率比较的电路用作为频率比较器。请注意，对于频率比较器，分析电路和低通滤波器都不是必需的。由频率比较器的输出信号补偿VCO的振荡频率。这样，先前的电路可以有助于使任何输入频率与参考相匹配，或者，反之亦然。

图20a-b的示意图详细示出了位于无线装置中的电路的使用的另一实施例。请注意，不管接收机和发射机是在手持装置、基站中还是在调制解调器中，它们都需要监视信号并将其校准到参考。在图20a中，根据VCO的输出信号(本地信号)，将从调制电路输出的调制信号进行上变频，并经由PA、开关/滤波器和天线将其发送出去。在图20b中，根据VCO的输出信号(本地信号)，把经由天线、开关/滤波器和LNA而接收到的调制信号进行下变频，并由解调电路进行解调。由频率比较器的输出信号补偿VCO的振荡频率。用于执行上述频率比较的电路用作为频率比较器。请注意，对于频率比较器，分析电路和低通滤波器都不是必需的。

图21的示意图详细示出了位于无线装置中的电路的使用的又一实施例。在图21中，VCO的输出信号经由PA、开关/滤波器和天线发送出去。VCO的振荡频率作为模拟频率反馈到差分机。差分机使用频率比较器检测模拟频率中包括的相位误差和频率误差。根据差分机的输出补偿VCO的振荡频率。用于执行上述频率比较的电路作为用于差分机的频率比较器。请注意，对于频率比较器，分析电路和低通滤波器都不是必需的。

因此，上面描述并示出了用于确定输入频率的装置和方法。本领域普通技术人员将认识到，在不脱离本发明的保护范围的情况下，可以对本发明做出许多修改和变化。当然，可以把每个附图和所附文本中描述的各个特征组合起来。当然，应当清楚地理解到，本发明不是旨在由附图具体描述并示出的具体特征来限定，而是，本发明的构思将由所附的权利要求书进行确定。应当理解，在不脱离以下所附权利要求书描述的本发明的精神和保护范围的前提下，可以对本发明做出各种改变、替代和变更。

虽然已经示出并描述了本发明的实施例和申请，但是，对本领域普通技术人员显而易见的是，在此公开内容的帮助下，在不脱离本文的发明点的前提下，可以做出比以上所述还要多的修改。因此，除了在所附权利要求书的精神下之外，本发明并不受到限制。

Claims (7)

1.一种用于对输入信号频率和作为参考信号的频率的参考信号频率之间的关系进行确定的方法，所述参考信号频率具有第一时段，所述方法包括：

从所述参考信号中导出多个内参考信号，各内参考信号的特征在于：各内参考信号在时间上相互偏移，并且都出现在所述第一时段内；

将所述多个内参考信号中的每一个都提供给一个电平检测电路；

根据所述多个内参考信号中任何一个的特性，用所述电平检测电路在所述第一时段内对所述输入信号的多个信号电平进行采样；

将所述电平检测电路的采样结果提供给时间校准电路进行处理，所述时间校准电路产生的输出是所述电平检测电路的输出的时间校准版本；

将表示在所述第一时段内取得的每个采样电平的值进行存储；

将表示来自前一时段的所述输入信号的采样电平的至少一个值进行存储；

将来自所述第一时段的采样电平在它们之间求相关；

将表示来自所述第一时段的采样电平的至少一个值和表示来自所述前一时段的采样电平的值进行相关；

至少部分地根据以下两个步骤导出所述输入信号频率和所述参考信号频率之间的关系：a)对来自所述第一时段的采样信号电平求相关；b)将表示来自所述第一时段的采样电平的至少一个值和表示来自所述前一时段的采样电平的值进行相关。

2.一种用于对输入端口上的具有第一频率的输入信号和参考端口上的具有第二频率的参考信号之间的关系进行确定的电路：

一个内时机信号产生器，耦合到所述参考端口，用于在第一时段内的多个特定时间点产生多个信号，所述第一时段与所述参考信号频率有关；

多个信号电平检测器，所述多个信号电平检测器中的每一个都耦合到所述内时机信号产生器的输出端和所述输入端口，并且都具有第一输出端，所述多个信号电平检测器中的每一个都根据所述内时机信号产生器的输出，在第一时间点对所述输入信号进行采样，并输出与所采样的输入信号相关联的第一值，所述第一时间点位于所述第一时段内；

一个时间校准电路，耦合到所述多个信号电平检测器，用于处理来自所述多个信号电平检测器的多个第一值并产生输出，所述输出是所述信号电平检测器的输出的时间校准版本；

一个存储电路，用于存储与来自第二时间点的采样输入信号相关联的值，所述第二时间点先于所述第一时段；

一个相关器电路，耦合到所述时间校准电路和所述存储电路，用于：a)对来自所述第一时段的所述多个第一值在它们之间进行相关；b)将与来自所述第二时间点的采样输入信号相关联的值和所述多个第一值之一进行相关。

3.权利要求2所述的电路，其中，所述时间校准电路包括第一触发器组和第二触发器组，所述第一触发器组包括耦合到所述多个信号电平检测器的多个触发器，而所述第二触发器组则包括耦合到所述第一触发器组的多个触发器，

所述第一时段至少包括所述第一时间点和第三时间点，所述第三时间点在所述第一时间点之后的预定时间处，

所述第一触发器组至少包括第一小组和第二小组，所述第一小组用于在所述第一时间点存储来自所述多个信号电平检测器的第一值，而所述第二小组则用于在所述第三时间点存储来自所述多个信号电平检测器的第一值，

所述第二触发器组用于在所述第一时间点存储来自所述第一触发器组的第一值。

4.权利要求3所述的电路，其中，所述第一时间点和所述第三时间点之间的预定时间长于所述第一触发器组所包括的触发器的以下四项时间之和：建立时间、保持时间、亚稳状态的持续时间和从所述信号电平检测器输入所述第一值之前的延迟时间。

5.一种用于对输入端口上的具有第一频率的输入信号和参考端口上的具有第二频率的参考信号之间的关系进行确定的电路，所述电路包括：

一个信号偏移电路，耦合到所述参考端口，用于在多个端口上生成多个偏移参考信号，所述偏移参考信号细分第一时段，所述第一时段与所述第二频率有关；

多个信号检测电路，每一个信号检测电路都耦合到所述多个端口中的之一，每一个信号检测电路都响应于特定的偏移参考信号而在特定时间点对所述输入信号进行采样，并产生与所述输入信号在所述特定时间点的电平相关联的第一信号；

一个时间校准电路，耦合到所述多个信号检测电路，用于处理来自所述信号检测电路的第一信号并产生输出，所述输出是所述信号检测电路的输出的时间校准版本；

多个存储电路，每一个存储电路都耦合到一个信号检测电路，每一个存储电路都用于存储来自相关联的信号检测电路的第一信号；

一个存留电路，存储来自所述多个存储电路之一的与第二时间相关联的第一信号，所述第二时间先于所述第一时段；

多个第一转变检测电路，每一个第一转变检测电路都耦合到所述多个存储电路中的一对存储电路，每一个第一转变检测电路都用于检测这对存储电路中存储的第一信号之间的变化；

一个第二转变检测电路，耦合到所述多个存储电路中特定的第一存储电路和所述存留电路，用于检测所述第一存储电路中存储的第一信号和所述存留电路中存储的信号之间的变化；

一个转变汇总电路，耦合到所述多个第一转变检测电路和所述第二转变检测电路，用于产生与所存储信号的变化次数有关的信号；

一个数字滤波器，耦合到所述转变汇总电路，用于对所经历过的时段内的转变次数求平均。

6.权利要求5所述的电路，其中，

所述多个存储电路包括第一触发器组和第二触发器组，所述第一触发器组包括耦合到所述多个信号检测电路的多个触发器，而所述第二触发器组则包括耦合到所述第一触发器组的多个触发器，

所述第一时段至少包括第一时间点和第三时间点，所述第三时间点在所述第一时间点之后的预定时间处，

所述第一触发器组至少包括第一小组和第二小组，所述第一小组用于在所述第一时间点存储来自所述多个信号检测电路的第一信号，而所述第二小组则用于在所述第三时间点存储来自所述多个信号检测电路的第一信号，

所述第二触发器组用于在所述第一时间存储来自所述第一触发器组的第一信号。

7.权利要求6所述的电路，其中，所述第一时间点和所述第三时间点之间的预定时间长于所述第一触发器组所包括的触发器的以下四项时间之和：建立时间、保持时间、亚稳状态的持续时间和从所述信号检测电路输入所述第一信号之前的延迟时间。

Images