CN102938382A - 阵列基板制造方法及阵列基板、显示装置 - Google Patents
阵列基板制造方法及阵列基板、显示装置 Download PDFInfo
- Publication number
- CN102938382A CN102938382A CN2012104045981A CN201210404598A CN102938382A CN 102938382 A CN102938382 A CN 102938382A CN 2012104045981 A CN2012104045981 A CN 2012104045981A CN 201210404598 A CN201210404598 A CN 201210404598A CN 102938382 A CN102938382 A CN 102938382A
- Authority
- CN
- China
- Prior art keywords
- film
- area
- holding wire
- reparation
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种阵列基板制造方法及阵列基板、显示装置,涉及显示领域,可降低信号线发生断线不良的概率,从而提高产品的良品率,尤其适用于窄线宽的高分辨率产品。本发明所述阵列基板制造方法,包括:在信号线所在层之上再形成一层修复薄膜,所述修复薄膜为透明导电的掺杂半导体薄膜或者透明绝缘的半导体薄膜;进行转化处理,使第一区域的修复薄膜呈现导电状态,除第一区域之外其余区域的修复薄膜呈现绝缘状态,所述第一区域为对应信号线所在的区域。本发明所述阵列基板,包括:显示单元和信号线,在信号线所在层之上设置有修复薄膜,且,修复薄膜在第一区域呈现导电状态,在除所述第一区域之外其余区域呈现绝缘状态。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板制造方法及阵列基板、显示装置。
背景技术
随着人们对显示品质的不断追求,高分辨率已经是显示器发展的大趋势。但随着显示器分辨率的提高,数据线布线的线宽也需要随之减少,这就对制备工艺提出了更高的要求。
当显示器分辨率提升至300ppi甚至400ppi、500ppi及以上时,这时需要将数据线的线宽从4um以上降低到2-3um(分辨率300ppi以上的产品称之为窄线宽的高分辨率产品或窄线宽产品),而目前一般采用湿法刻蚀工艺制备数据线及源漏极,但当数据线线宽减小到2-3um的时候,由于湿法刻蚀的均匀性问题使得数据线易发生断线不良,严重影响产品的良品率。
发明内容
本发明所要解决的技术问题在于提供一种阵列基板制造方法及阵列基板、显示装置,可降低信号线发生断线不良的概率,从而提高产品的良品率,尤其适用于窄线宽的高分辨率产品。
为达到上述目的,本发明的实施例采用如下技术方案:
一种阵列基板制造方法,所述阵列基板包括:显示单元和向所述显示单元提供显示信号及控制信号的信号线,该方法包括:
在所述信号线所在层之上再形成一层修复薄膜,所述修复薄膜为透明导电的掺杂半导体薄膜或者透明绝缘的半导体薄膜;
进行转化处理,使第一区域的所述修复薄膜呈现导电状态,除所述第一区域之外其余区域的所述修复薄膜呈现绝缘状态,所述第一区域为对应所述信号线所在的区域。
可选地,所述修复薄膜为透明导电的掺杂半导体薄膜时,所述进行转化处理,使第一区域的所述修复薄膜呈现导电状态,除所述第一区域之外其余区域的所述修复薄膜呈现绝缘状态,具体包括:
形成保护层,再利用构图工艺,保留所述第一区域的所述保护层,去除所述第一区域之外其余区域的所述保护层以暴露所述掺杂半导体薄膜;
进行转化处理,使除所述第一区域之外其余区域的所述掺杂半导体薄膜转化为绝缘膜。
可选地,所述修复薄膜为透明绝缘的半导体薄膜时,所述进行转化处理,使第一区域的所述修复薄膜呈现导电状态,除所述第一区域之外其余区域的所述修复薄膜呈现绝缘状态,具体包括:
形成保护层,再利用构图工艺,去除所述第一区域的所述保护层以暴露所述半导体薄膜,保留所述第一区域之外其余区域的保护层;
进行转化处理,使所述第一区域的所述半导体薄膜转化为导电膜。
进一步地,所述的方法,还包括:
去除剩余的所述保护层。
优选地,所述保护层由光刻胶涂覆而成。
可选地,采用离子注入或等离子体处理的方法进行转化处理。
可选地,所述透明导电的掺杂半导体薄膜为,
掺有硼或磷的非晶硅薄膜,或者为,
以下任一材料形成的掺杂薄膜:ZnO、ZnS、IZO和GaAs。
可选地,所述透明绝缘的半导体薄膜为以下任一材料形成的绝缘薄膜:非晶硅、ZnO、ZnS、IZO和GaAs。
可选地。所述信号线为以下中的任一项或多项:数据线、栅线和公共电极线。
另一方面,本发明还提供一种阵列基板,包括:显示单元和向所述显示单元提供显示信号及控制信号的信号线,
所述信号线所在层之上设置有修复薄膜,且,
所述修复薄膜在第一区域呈现导电状态,在除所述第一区域之外其余区域呈现绝缘状态,所述第一区域为对应所述信号线所在的区域。
可选地,所述信号线为以下中的任一项或多项:数据线、栅线和公共电极线。
本发明还提供一种显示装置,设置有所述的任一阵列基板。
本发明通过在信号线形成以后,再形成一层修复薄膜层,通过曝光形成图案,然后采用离子注入或者等离子体处理或者其他方法进行掺杂,使得信号线以外区域的修复薄膜呈现绝缘状态,而信号线上方的修复薄膜呈现导电状态,即信号线上方存在导电层(导电的修复薄膜),这样在信号线断线的地方还可通过导电层导通,从而使信号线得以修复,因此本发明所述阵列基板制造方法和阵列基板、显示装置,可降低信号线的发生断线不良的概率,提高产品的良品率,尤其适用于窄线宽的高分辨率产品。
附图说明
图1为本发明实施例一中阵列基板制造方法流程图;
图2为本发明实施例一中第一种具体实施方式的流程图;
图3(a)为第一种具体实施方式中修复薄膜的结构示意图;
图3(b)为保护层图案的结构示意图;
图3(c)为离子注入或等离子处理的示意图;
图3(d)为离子注入或等离子处理后修复薄膜的结构示意图;
图3(e)为去除保护层后修复薄膜的结构示意图;
图4为本发明实施例一中另一具体实施方式示的流程图;
图5为本发明实施例一中另一具体实施方式示中阵列基板示意图;
图6为本发明实施例二中阵列基板的正视示意图;
图7为图6阵列基板沿B-B方向的剖面结构示意图。
附图标记说明
10-基板及其它膜层,11-信号线,112-数据线,113-栅线,
12-修复薄膜,12a-掺杂半导体薄膜,12b-绝缘半导体薄膜,
13-保护层,14-过孔,15-显示单元,16-漏极,17-栅绝缘层,
18-TFT有源层。
具体实施方式
本发明实施例提供一种阵列基板制造方法和阵列基板、显示装置,可降低信号线的发生断线不良的概率,提高产品的良品率,尤其适用于窄线宽的高分辨率产品。
下面结合附图对本发明实施例进行详细描述。此处所描述的具体实施方式仅仅用以解释本发明,并不用于限定本发明。
需注意,本发明所述方案适用于所有需要在电路板上布线的场景,尤其适用于显示装置中的布线场景,例如LED显示装置和液晶显示装置制造过程中的信号线布设,下面叙述中仅以阵列基板及其制造过程为例进行说明。
实施例一
本发明实施例提供一种阵列基板制造方法,所述的阵列基板包括:显示单元和向显示单元提供显示信号及控制信号的信号线,如图1所示,该方法包括:
101、在信号线所在层之上再形成一层修复薄膜,所述修复薄膜为透明导电的掺杂半导体薄膜或者透明绝缘的半导体薄膜;
本步骤中的信号线可以数据线,或者栅线,或者公共电极线,或者其中两种处于同一层的信号线。
本步骤在信号线形成以后,再形成一层修复薄膜层,所述修复薄膜层可以是透明导电的掺杂半导体薄膜,例如掺硼B或磷P的非晶硅(a-si)材料,或者掺锡氧化铟(Indium Tin Oxides,ITO),或者ZnO、ZnS、IZO和GaAs等材料的N型或P型掺杂薄膜;也可以是透明绝缘的半导体薄膜,如ZnO、ZnS、IZO和GaAs等透明半导体材料形成的绝缘膜。所述形成为沉积、溅射等方式,即沉积形成(或制备)修复薄膜的方式,可以采用物理气相沉积(PVD)方法如蒸发、溅射、离子镀等,也可以采用化学气相沉积形成(CVD)方法,一般根据待沉积的修复薄膜的材料进行选择,本实施例对此不做限制。
102、进行转化处理,使第一区域的修复薄膜呈现导电状态,除第一区域之外其余区域的修复薄膜呈现绝缘状态,所述第一区域为对应信号线所在的区域。
本步骤中所述的转化处理,是指对特定区域的修复薄膜进行掺杂或使其发生化学反应,使得该区域修复薄膜的导电性质发生转变,结果使修复薄膜在信号线上方(第一区域)呈现导电状态,其余区域呈现绝缘状态。
具体地,若步骤101中形成的修复薄膜为掺杂的半导体薄膜,本身已是导电薄膜,则本步骤中对第一区域之外的掺杂半导体薄膜进行中和掺杂或使其发生化学反应,将除第一区域之外的掺杂半导体薄膜转化为绝缘膜,而信号线上方(第一区域)不进行转化处理,仍然保持为导电薄膜。若掺杂半导体薄膜中导电的多子为电子,则中和掺杂处理中引入空穴;反之,若掺杂半导体薄膜中导电的多子为空穴,则中和掺杂处理中引入电子,最终结果空穴和电子同时存在,发生中和效应,恢复本征态,即掺杂半导体薄膜由导电膜转化为非导电层(绝缘层)。
若步骤101中形成的修复薄膜为绝缘的半导体薄膜,则本步骤中对信号线上方(第一区域)的半导体薄膜进行N型或P型掺杂,使信号线上方(第一区域)原本绝缘的半导体薄膜转化为导电膜,其余区域仍然为绝缘膜。
本实施例在信号线形成以后,再形成一层修复薄膜层,通过转化处理,使得信号线以外区域的修复薄膜层呈现绝缘状态,而信号线上方的修复薄膜层呈现导电状态,即信号线上方存在导电层,这样在信号线断线的地方还可通过导电层导通,从而使信号线发生的断线不良得以修复,因此本实施例所述的阵列基板制造方法,可降低信号线发生断线不良的概率,提高产品的良品率,尤其适用于窄线宽的高分辨率产品。
下面结合附图对上述方法的具体实现方式进行详细描述。此处所描述的具体实施方式仅仅作为范例用以解释本实施例所述方法,而不用于限定。
具体地,如图2所示,本实施例阵列基板制造方法的第一种具体实现方式如下:
步骤201、在信号线11所在层之上再形成一层透明导电的掺杂半导体薄膜12a,如图3(a)所示。
信号线11形成于基板及其它膜层10之上,本步骤在信号线11所在层之上形成一层透明导电的掺杂半导体薄膜12a,可选地,所述透明导电的掺杂半导体薄膜12a为,掺有硼或磷的非晶硅薄膜,或者为以下任一材料形成的掺杂薄膜:ZnO、ZnS、IZO和GaAs。
步骤202、形成保护层13,再利用构图工艺,保留第一区域A的保护层13,去除第一区域A之外其余区域的保护层13以暴露掺杂半导体薄膜12a,如图3(b)所示;
本步骤所述的保护层13,用于在转化处理中对不需要进行转化处理区域的修复薄膜起到屏蔽保护作用,使转化处理对该区域不起作用,因此保护层13的材质取决于转化处理的方式,具有多种可选性。优选地,所述保护层13由光刻胶涂覆而成。
本步骤中涂覆光刻胶,再通过曝光工艺在信号线11上方(第一区域A)形成光刻胶保护层,信号线11以外的掺杂半导体薄膜12a暴露出来。
若下一步骤转化处理采用离子注入或者等离子体处理,光刻胶保护层的参考厚度500~根据常规工艺,离子注入或者等离子体处理的厚度(粒子注入深度)在1um以下是没有任何问题的,并且具体实施中还可根据具体情况对处理厚度进行调节,本实施例中的暴露掺杂半导体薄膜12a的厚度在正常处理厚度范围之内。
步骤203、进行转化处理,使除第一区域A之外其余区域的掺杂半导体薄膜12a转化为绝缘膜。
可选地,本步骤中通过离子注入或者等离子体处理,或者二者综合使用(如先离子注入再等离子体处理),或者其它方式,如图3(c)所示,使得数据线以外的掺杂半导体薄膜12a转化为非导电层或者绝缘层,而数据线11上方的掺杂半导体薄膜12a不受影响,保持导电状态,如图3(d)所示。
以下举例说明掺杂半导体薄膜12a转化为非导电层的原理:对掺杂P的a-Si来说,其主要是电子导电,因此等离子体注入(或离子注入)时可以注入BH3。因BH3注入到a-Si后其主要是空穴导电,控制BH3的注入量,使a-Si中的空穴和电子发生中和效应,a-Si恢复本征态,即a-Si薄膜转化为非导电层。另外,亦可采用离子注入或者等离子体处理,采用O2或NH3处理,使数据线11对应区域外的a-Si膜转为SiO2或者SiNx,转化为绝缘性更好的绝缘膜。
进一步地,本实施例所述的方法,还包括:去除剩余的保护层13,如图3(e)所示。
具体地,如图4所示,所述阵列基板制造方法的另一具体实现方式如下:
步骤301、在信号线11所在层之上再形成一层透明的绝缘半导体薄膜12b;
可选地,所述绝缘半导体薄膜12b为以下任一材料形成的绝缘薄膜:非晶硅、ZnO、ZnS、IZO和GaAs。
步骤302、形成保护层13,再利用构图工艺,去除第一区域A的保护层以暴露绝缘半导体薄膜12b,保留第一区域A之外其余区域的保护层13;
本步骤中涂覆光刻胶,再通过曝光工艺去除第一区域A的光刻胶,使绝缘半导体薄膜12b暴露,除第一区域A之外,其余区域的光刻胶保护层保留,如图5所示。
步骤303、进行转化处理,使第一区域A的绝缘半导体薄膜12b转化为导电膜。
以非晶硅薄膜为例,本步骤对非晶硅薄膜进行N型或P型掺杂,如离子注入硼或磷,信号线11上方第一区域A的非晶硅薄膜因引入杂质,转化为导电层;而其余区域由于保护层13的遮挡未注入掺杂离子,仍保持为绝缘层。
除在信号线(如数据线)形成后,多制备一层防止信号线断线的修复薄膜外,本实施例所述的阵列基板制造方法与现有技术一样。
本实施例所述的阵列基板制造方法,信号线形成以后,在信号线所在层之上多制备了一层防止信号线断线的修复薄膜,信号线上方的修复薄膜呈现导电状态,其余区域呈现绝缘状态,这样在信号线断线的地方还可通过信号线上方的半导体导电膜层导通,从而降低信号线发生断线不良的概率,提高产品的良品率,尤其适用于窄线宽的高分辨率产品。
另外,需要说明的是,执行完上述步骤,制备出防止信号线断线的修复薄膜后,有两种后续处理方式:修复薄膜可以充当钝化层(PVX层),不制备PVX层,直接进行后续工序,也可以再在修复薄膜之上进行一次PVX沉积。
如修复薄膜充当PVX层,修复薄膜上需设置过孔,这时曝光工艺应采用灰度曝光,过孔处为部分曝光区域,过孔处也存在保护层,只不过比上面所述的不需转化处理区域(例如具体实施方式1中的第一区域)的保护层薄些,在离子注入或者等离子体处理完毕后,通过干刻工艺对过孔处光刻胶进行灰化,使得过孔处的半导体层暴露出来,再对暴露出来的半导体层进行刻蚀,制作过孔,后续工序与现有技术相同。修复薄膜不充当PVX层,则再在修复薄膜上进行一次PVX沉积时,PVX制备工序和后续工序与现有技术相同,在此不再赘述。
本实施例提供的阵列基板制造方法的优点在于:通过在信号线上方区域形成一层导电层,使得原来断线之处导通,修复断线不良,提高了良品率。此外,信号线以外的其余区域的修复薄膜经过处理后可以充当绝缘层使用,因此可以省略PVX层或者减小PVX厚度。
实施例二
如图6和图7所示,本发明实施例还提供一种阵列基板,包括:显示单元15和向显示单元15提供显示信号及控制信号的信号线,所述信号线可以数据线,或者栅线,或者公共电极线,例如所述信号线为图中的数据线112,
在信号线(数据线112)11所在层之上设置有修复薄膜12,且,
修复薄膜12在第一区域A呈现导电状态,在除第一区域A之外其余区域呈现绝缘状态,第一区域A为对应信号线11所在的区域。
本实施例中修复薄膜12同时起钝化层作用,数据线上方(第一区域A)的修复薄膜12呈现导电状态,其余区域(除第一区域A之外的区域)修复薄膜12呈现绝缘状态,另外在漏极16上方的修复薄膜12中设置有过孔14,透明导电层经过孔连接到显示单元15的像素电极上。
另外,信号线也可为栅线113,栅线113所在层之上,栅绝缘层17之下也可以多设置一层修复薄膜(图中未画出),同样栅线113上方第一区域A)的修复薄膜呈现导电状态,其余区域(除第一区域A之外的区域)修复薄膜呈现绝缘状态。同样地,公共电极线也可做类似处理。其余层(如TFT有源层)与现有技术相同。
图6和图7仅为符合本实施例的一种阵列基板,具体实施中并不仅限于此,此处不再一一介绍。
本发明所述的阵列基板,在信号线11所在层之上设置有修复薄膜12,且,信号线11上方的修复薄膜12呈现导电状态,其余区域的修复薄膜12呈现绝缘状态,这样在信号线断线的地方还可通过修复薄膜12导通,从而使信号线得以修复,因此本发明所述阵列基板可降低信号线的发生断线不良的概率,提高产品的良品率,尤其适用于窄线宽的高分辨率产品。
本发明实施例还提供了一种显示装置,其包括所述的任一阵列基板。所述显示装置可以为:液晶显示装置、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例所述的显示装置,信号线的线宽更小,因此可获得更高的像素开口率及更高的分辨率。
本发明实施例所述的技术特征,在不冲突的情况下,可任意相互组合使用。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (12)
1.一种阵列基板制造方法,所述阵列基板包括:显示单元和向所述显示单元提供显示信号及控制信号的信号线,其特征在于,该方法包括:
在所述信号线所在层之上再形成一层修复薄膜,所述修复薄膜为透明导电的掺杂半导体薄膜或者透明绝缘的半导体薄膜;
进行转化处理,使第一区域的所述修复薄膜呈现导电状态,除所述第一区域之外其余区域的所述修复薄膜呈现绝缘状态,所述第一区域为对应所述信号线所在的区域。
2.根据权利要求1所述的方法,其特征在于,所述修复薄膜为透明导电的掺杂半导体薄膜时,所述进行转化处理,使第一区域的所述修复薄膜呈现导电状态,除所述第一区域之外其余区域的所述修复薄膜呈现绝缘状态,具体包括:
形成保护层,再利用构图工艺,保留所述第一区域的所述保护层,去除所述第一区域之外其余区域的所述保护层以暴露所述掺杂半导体薄膜;
进行转化处理,使除所述第一区域之外其余区域的所述掺杂半导体薄膜转化为绝缘膜。
3.根据权利要求1所述的方法,其特征在于,所述修复薄膜为透明绝缘的半导体薄膜时,所述进行转化处理,使第一区域的所述修复薄膜呈现导电状态,除所述第一区域之外其余区域的所述修复薄膜呈现绝缘状态,具体包括:
形成保护层,再利用构图工艺,去除所述第一区域的所述保护层以暴露所述半导体薄膜,保留所述第一区域之外其余区域的保护层;
进行转化处理,使所述第一区域的所述半导体薄膜转化为导电膜。
4.根据权利要求2或3所述的方法,其特征在于,还包括:
去除剩余的所述保护层。
5.根据权利要求2或3所述的方法,其特征在于,
所述保护层由光刻胶涂覆而成。
6.根据权利要求1所述的方法,其特征在于,
采用离子注入或等离子体处理的方法进行转化处理。
7.根据权利要求1所述的方法,其特征在于,所述透明导电的掺杂半导体薄膜为,
掺有硼或磷的非晶硅薄膜,或者为,
以下任一材料形成的掺杂薄膜:ZnO、ZnS、IZO和GaAs。
8.根据权利要求1所述的方法,其特征在于,
所述透明绝缘的半导体薄膜为以下任一材料形成的绝缘薄膜:非晶硅、ZnO、ZnS、IZO和GaAs。
9.根据权利要求1-8任一项所述的方法,其特征在于,
所述信号线为以下中的任一项或多项:数据线、栅线和公共电极线。
10.一种阵列基板,包括:显示单元和向所述显示单元提供显示信号及控制信号的信号线,其特征在于,
所述信号线所在层之上设置有修复薄膜,且,
所述修复薄膜在第一区域呈现导电状态,在除所述第一区域之外其余区域呈现绝缘状态,所述第一区域为对应所述信号线所在的区域。
11.根据权利要求10所述的阵列基板,其特征在于,
所述信号线为以下中的任一项或多项:数据线、栅线和公共电极线。
12.一种显示装置,其特征在于,设置有权利要求10或11任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210404598.1A CN102938382B (zh) | 2012-10-22 | 2012-10-22 | 阵列基板制造方法及阵列基板、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210404598.1A CN102938382B (zh) | 2012-10-22 | 2012-10-22 | 阵列基板制造方法及阵列基板、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102938382A true CN102938382A (zh) | 2013-02-20 |
CN102938382B CN102938382B (zh) | 2015-02-04 |
Family
ID=47697272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210404598.1A Expired - Fee Related CN102938382B (zh) | 2012-10-22 | 2012-10-22 | 阵列基板制造方法及阵列基板、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102938382B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104035218A (zh) * | 2014-05-21 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板及数据线断线的修复方法 |
CN106873271A (zh) * | 2015-12-11 | 2017-06-20 | 三菱电机株式会社 | 显示装置用基板的制造方法以及显示装置的制造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101833203A (zh) * | 2009-03-12 | 2010-09-15 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN101995710A (zh) * | 2009-08-27 | 2011-03-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN102043295A (zh) * | 2009-12-25 | 2011-05-04 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
KR20110075518A (ko) * | 2009-12-28 | 2011-07-06 | 엘지디스플레이 주식회사 | 어레이 기판의 제조방법 |
-
2012
- 2012-10-22 CN CN201210404598.1A patent/CN102938382B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101833203A (zh) * | 2009-03-12 | 2010-09-15 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN101995710A (zh) * | 2009-08-27 | 2011-03-30 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN102043295A (zh) * | 2009-12-25 | 2011-05-04 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和液晶显示器 |
KR20110075518A (ko) * | 2009-12-28 | 2011-07-06 | 엘지디스플레이 주식회사 | 어레이 기판의 제조방법 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104035218A (zh) * | 2014-05-21 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种阵列基板及数据线断线的修复方法 |
US9595547B2 (en) | 2014-05-21 | 2017-03-14 | Boe Technology Group Co., Ltd. | Array substrate and method for repairing broken data line |
CN104035218B (zh) * | 2014-05-21 | 2017-04-19 | 京东方科技集团股份有限公司 | 一种阵列基板及数据线断线的修复方法 |
CN106873271A (zh) * | 2015-12-11 | 2017-06-20 | 三菱电机株式会社 | 显示装置用基板的制造方法以及显示装置的制造方法 |
CN115308958A (zh) * | 2015-12-11 | 2022-11-08 | 特里瓦莱技术有限公司 | 显示装置用基板的制造方法以及显示装置的制造方法 |
USRE49718E1 (en) | 2015-12-11 | 2023-10-31 | Trivale Technologies | Manufacturing method of substrate for display device and manufacturing method of display device |
Also Published As
Publication number | Publication date |
---|---|
CN102938382B (zh) | 2015-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105428355B (zh) | 阵列基板及其制作方法、显示装置 | |
US9893206B2 (en) | Thin film transistor, array substrate, their manufacturing methods, and display device | |
US20160358951A1 (en) | Tft driving backplane and method of manufacturing the same | |
CN105159001A (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
CN104253159A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
CN105702623B (zh) | Tft阵列基板的制作方法 | |
CN103499906A (zh) | 一种阵列基板、其制备方法及显示装置 | |
CN106229319A (zh) | 阵列基板及其制造方法、显示面板和显示装置 | |
CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103021940A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103022145A (zh) | 阵列基板、显示装置及制备方法 | |
CN103579115A (zh) | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
CN105280649A (zh) | 阵列基板、显示装置及阵列基板的制备方法 | |
CN103531640A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示装置 | |
CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
CN111863839B (zh) | 一种阵列基板、其制备方法及显示面板 | |
CN102945846A (zh) | 阵列基板及其制造方法、显示装置 | |
CN108054140A (zh) | Ffs模式阵列基板及其制造方法 | |
CN103489874B (zh) | 阵列基板及其制备方法、显示装置 | |
CN102629590B (zh) | 一种薄膜晶体管阵列基板及其制作方法 | |
CN104392990A (zh) | 一种阵列基板及显示装置 | |
CN100470757C (zh) | 导线结构、像素结构、显示面板、光电装置及其形成方法 | |
CN105070729A (zh) | 一种阵列基板和显示装置 | |
CN102938382B (zh) | 阵列基板制造方法及阵列基板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150204 Termination date: 20211022 |
|
CF01 | Termination of patent right due to non-payment of annual fee |