CN102938374B - 半导体分立器件晶圆级封装的磷穿透工艺方法 - Google Patents
半导体分立器件晶圆级封装的磷穿透工艺方法 Download PDFInfo
- Publication number
- CN102938374B CN102938374B CN201210446190.0A CN201210446190A CN102938374B CN 102938374 B CN102938374 B CN 102938374B CN 201210446190 A CN201210446190 A CN 201210446190A CN 102938374 B CN102938374 B CN 102938374B
- Authority
- CN
- China
- Prior art keywords
- phosphorus
- discrete device
- technology
- diffusion
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体分立器件晶圆级封装的磷穿透工艺方法,工艺步骤:采用磷扩散工艺3′(N2)+19′(N2+POCl3)+5′(N2)技术在预留的磷穿透区域进行磷预扩散;采用常规氧化扩散工艺10′(O2)+(20~120)′(O2+H2)+10′(O2)进行磷再扩散工艺,将设计好的穿透区域扩散出预订电阻值(0.8~20.0Ω)的磷掺杂区域,实现芯片背面电极引至正面。本发明通过磷穿透工艺技术将分立器件不同表面的电极引至同侧,使分立器件芯片直接使用于整机成为可能。该工艺将分立器件产品制作成理论最小尺寸,进而进一步加快电子产品小型化、便携化的进程。同时减少了芯片封装二次加工环节,大大提升器件的可靠性。
Description
技术领域
本发明涉及半导体分立器件实现晶圆级封装(WLP)技术领域,特别涉及使用磷穿透工艺技术实现分立器件相对两个表面的电极引至同一面,实现芯片能够直接使用的技术,具体说是一种半导体分立器件晶圆级封装的磷穿透工艺方法。
背景技术
磷穿透工艺技术是晶圆级封装(WLP)产品的关键工艺,使用该工艺后能够将晶圆级封装(WLP)产品要求的芯片不同表面的电极制作在同侧,实现芯片能够直接使用于整机,减少封装二次加工,降低材料消耗、缩短芯片制造流程。随着电子产品小型化、便携化需求的不断提升,芯片体积不断缩小已是目前电子元器件发展的方向,晶圆级封装(WLP)产品将使芯片体积减小到最小值,进一步推进电子产品小型化、便携化的进程。同时该技术应用生产的产品可靠性由于减少芯片二次封装加工环节将得到大大提升。
发明内容
本发明所要解决的技术问题是提供一种能实现分立器件晶圆级封装的半导体分立器件晶圆级封装的磷穿透工艺方法。
本发明的技术问题采用如下技术方案解决:
一种半导体分立器件晶圆级封装的磷穿透工艺方法,包括以下步骤:
a)重新设计分立器件的结构:在常规分立器件局部或本体的周边设计磷穿透区域,为磷穿透工艺技术预留空间;
b)采用磷扩散工艺3′(N2)+19′(N2+POCl3)+5′(N2)技术在预留的磷穿透区域进行磷预扩散;
c)采用常规氧化扩散工艺10′(O2)+(20~120)′(O2+H2)+10′(O2)进行磷再扩散工艺,将设计好的穿透区域扩散出预订电阻值(0.8~20.0Ω)的磷掺杂区域,实现芯片背面电极引至正面。
本发明从芯片设计入手,改变常规分立器件设计,为常规分立器件设计磷穿透区域,通过磷穿透工艺技术将分立器件不同表面的电极引至同侧,为分立器件芯片直接使用与整机成为可能。该工艺技术将大大推进分立器件晶圆级封装(WLP)产品的规模化生产,将分立器件产品制作成理论最小尺寸,进而进一步加快电子产品小型化、便携化的进程。晶圆级封装(WLP)产品不仅能够实现芯片体积最小化,同时减少了芯片封装二次加工环节,减少了芯片加工流程,进而为产品可靠性的提高创造了有力的条件。
附图说明
图1为常规半导体分立器件结构正视图;
图2为常规半导体分立器件结构截面图;
图3为本发明半导体分立器件局部穿透结构示意图;
图4为本发明半导体分立器件局部穿透结构截面图;
图5为本发明半导体分立器件本体的周边穿透结构正视图;
图6为本发明半导体分立器件本体的周边穿透结构截面图。
图中1.常规半导体分立器件有源区,2.使用磷穿透工艺的半导体分立器件磷穿透区域。
具体实施方式
下面结合附图和实施例对本发明做进一步说明,以肖特基势垒整流二极管为例:
图3为本发明的半导体分立器件局部穿透结构正视图,在常规半导体分立器件内部制作穿透区域(如图3所示),达到背面电极引到正面的目的,改变了常规半导体分立器件的结构设计。图5为本发明的半导体分立器件本体的周边穿透结构正视图,在常规半导体分立器件的周边制作穿透区域(如图5所示),达到背面电极引到正面的目的,改变了常规半导体分立器件的结构设计。
图4为重新设计的半导体分立器件局部穿透结构截面图,在常规半导体分立器件内部制作穿透区域(如图4所示),达到背面电极引到正面的目的。图6为重新设计的半导体分立器件本体的周边穿透结构截面图,在常规半导体分立器件的周边制作穿透区域(如图6所示),达到背面电极引到正面的目的。
由图中可以看出,处于芯片背面的电极通过磷穿透区域被引至正面,达到芯片电极处在同侧的目的。
通过比较说明采用磷穿透工艺技术制作的半导体分立器件实现了芯片不同表面的电极被引至同侧,为芯片直接使用与整机成为可能。
实施例1
1、重新设计分立器件的结构:在常规分立器件局部(见图3、4中2区域)通过光刻版图设计,并结合磷穿透扩散工艺制作磷穿透区域;
2、磷扩散工艺过程:
①使用标准1#洗液+2#洗液的清洗方法将穿透区域光刻完成的晶片清洗干净;
②将晶片装入磷扩散石英炉管,运行工艺,工艺温度1050℃,3′(N2)+19′(N2+POCl3)+5′(N2);
③工艺完成将晶片取出并及时装入专用氧化炉管进行氧化扩散工艺;该技术在预留的磷穿透区域进行磷预扩散;
3、氧化扩散工艺过程:
①将磷扩散工艺完成的晶片装入专用氧化炉管;
②运行工艺,工艺温度1050℃,10′(O2)+20′(O2+H2)+10′(O2);
③工艺完成将晶片取出并送光刻区域,进入传统肖特基二极管加工工艺;该磷再扩散工艺,将设计好的穿透区域扩散出预订电阻值0.8Ω的磷掺杂区域,实现芯片背面电极引至正面。
实施例2
1、重新设计分立器件的结构:在常规分立器件本体的周边(如图5、6所示)通过光刻版图设计,并结合磷穿透扩散工艺制作磷穿透区域;
2、磷扩散工艺过程:
①使用标准1#洗液+2#洗液的清洗方法将穿透区域光刻完成的晶片清洗干净;
②将晶片装入磷扩散石英炉管,运行工艺,工艺温度1050℃,3′(N2)+19′(N2+POCl3)+5′(N2);
③工艺完成将晶片取出并及时装入专用氧化炉管进行氧化扩散工艺;该技术在预留的磷穿透区域进行磷预扩散;
3、氧化扩散工艺过程:①将磷扩散工艺完成的晶片装入专用氧化炉管;②运行工艺,工艺温度1050℃,10′(O2)+120′(O2+H2)+10′(O2);③工艺完成将晶片取出并送光刻区域,进入传统肖特基二极管加工工艺;该磷再扩散工艺,将设计好的穿透区域扩散出预订电阻值20.0Ω的磷掺杂区域,实现芯片背面电极引至正面。
实施例3
1、重新设计分立器件的结构:在常规分立器件局部(见图3、4中2区域)通过光刻版图设计,并结合磷穿透扩散工艺制作磷穿透区域;
2、磷扩散工艺过程:
①使用标准1#洗液+2#洗液的清洗方法将穿透区域光刻完成的晶片清洗干净;
②将晶片装入磷扩散石英炉管,运行工艺,工艺温度1050℃,3′(N2)+19′(N2+POCl3)+5′(N2);
③工艺完成将晶片取出并及时装入专用氧化炉管进行氧化扩散工艺;该技术在预留的磷穿透区域进行磷预扩散;
3、氧化扩散工艺过程:①将磷扩散工艺完成的晶片装入专用氧化炉管;②运行工艺,工艺温度1050℃,10′(O2)+40′(O2+H2)+10′(O2);③工艺完成将晶片取出并送光刻区域,进入传统肖特基二极管加工工艺;该磷再扩散工艺,将设计好的穿透区域扩散出预订电阻值4.0Ω的磷掺杂区域,实现芯片背面电极引至正面。
实施例4
1、重新设计分立器件的结构:在常规分立器件局部(见图3、4中2区域)通过光刻版图设计,并结合磷穿透扩散工艺制作磷穿透区域;
2、磷扩散工艺过程:
①使用标准1#洗液+2#洗液的清洗方法将穿透区域光刻完成的晶片清洗干净;
②将晶片装入磷扩散石英炉管,运行工艺,工艺温度1050℃,3′(N2)+19′(N2+POCl3)+5′(N2);
③工艺完成将晶片取出并及时装入专用氧化炉管进行氧化扩散工艺;该技术在预留的磷穿透区域进行磷预扩散;
3、氧化扩散工艺过程:①将磷扩散工艺完成的晶片装入专用氧化炉管;②运行工艺,工艺温度1050℃,10′(O2)+80′(O2+H2)+10′(O2);③工艺完成将晶片取出并送光刻区域,进入传统肖特基二极管加工工艺;该磷再扩散工艺,将设计好的穿透区域扩散出预订电阻值10.0Ω的磷掺杂区域,实现芯片背面电极引至正面。
实施例5
1、重新设计分立器件的结构:在常规分立器件本体的周边(如图5、6所示)通过光刻版图设计,并结合磷穿透扩散工艺制作磷穿透区域;
2、磷扩散工艺过程:
①使用标准1#洗液+2#洗液的清洗方法将穿透区域光刻完成的晶片清洗干净;
②将晶片装入磷扩散石英炉管,运行工艺,工艺温度1050℃,3′(N2)+19′(N2+POCl3)+5′(N2);
③工艺完成将晶片取出并及时装入专用氧化炉管进行氧化扩散工艺;该技术在预留的磷穿透区域进行磷预扩散;
3、氧化扩散工艺过程:
①将磷扩散工艺完成的晶片装入专用氧化炉管;
②运行工艺,工艺温度1050℃,10′(O2)+100′(O2+H2)+10′(O2);
③工艺完成将晶片取出并送光刻区域,进入传统肖特基二极管加工工艺;该磷再扩散工艺,将设计好的穿透区域扩散出预订电阻值16.0Ω的磷掺杂区域,实现芯片背面电极引至正面。
Claims (1)
1.一种半导体分立器件晶圆级封装的磷穿透工艺方法,其特征在于包括以下步骤:
a)重新设计分立器件的结构:在常规分立器件局部或本体的周边设计磷穿透区域,为磷穿透工艺技术预留空间;
b)采用磷扩散工艺3′(N2)+19′(N2+POCl3)+5′(N2),在预留的磷穿透区域进行磷预扩散;
c)采用常规氧化扩散工艺10′(O2)+(20~120)′(O2+H2)+10′(O2)进行磷再扩散工艺,将设计好的穿透区域扩散出预订电阻值0.8~20.0Ω的磷掺杂区域,实现芯片背面电极引至正面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210446190.0A CN102938374B (zh) | 2012-11-09 | 2012-11-09 | 半导体分立器件晶圆级封装的磷穿透工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210446190.0A CN102938374B (zh) | 2012-11-09 | 2012-11-09 | 半导体分立器件晶圆级封装的磷穿透工艺方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102938374A CN102938374A (zh) | 2013-02-20 |
CN102938374B true CN102938374B (zh) | 2016-05-18 |
Family
ID=47697264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210446190.0A Active CN102938374B (zh) | 2012-11-09 | 2012-11-09 | 半导体分立器件晶圆级封装的磷穿透工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102938374B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111341650B (zh) * | 2020-03-13 | 2023-03-31 | 天水天光半导体有限责任公司 | 一种减小三极管反向放大倍数的泡发射磷扩散工艺方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315122A (zh) * | 2011-10-20 | 2012-01-11 | 无锡友达电子有限公司 | 一种采用两次外延锑埋层技术的双极型器件制作工艺 |
CN102629647A (zh) * | 2012-05-03 | 2012-08-08 | 上海联孚新能源科技有限公司 | 一种太阳能电池的制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7829947B2 (en) * | 2009-03-17 | 2010-11-09 | Alpha & Omega Semiconductor Incorporated | Bottom-drain LDMOS power MOSFET structure having a top drain strap |
-
2012
- 2012-11-09 CN CN201210446190.0A patent/CN102938374B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102315122A (zh) * | 2011-10-20 | 2012-01-11 | 无锡友达电子有限公司 | 一种采用两次外延锑埋层技术的双极型器件制作工艺 |
CN102629647A (zh) * | 2012-05-03 | 2012-08-08 | 上海联孚新能源科技有限公司 | 一种太阳能电池的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102938374A (zh) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011146718A5 (zh) | ||
JPH0424944A (ja) | メサ型半導体ペレットの製造方法 | |
CN104600039B (zh) | 双面互联扇出工艺 | |
TWI263351B (en) | Semiconductor package and fabrication method thereof | |
TW201735180A (zh) | 藉由背面揭露摻雜半導體結構之子鰭區域的方法與相關裝置 | |
CN103268860A (zh) | 一种集成有二极管的igbt器件的制造方法 | |
CN102938374B (zh) | 半导体分立器件晶圆级封装的磷穿透工艺方法 | |
CN110060934B (zh) | 一种四颗二极管集成芯片的制造工艺 | |
CN110993490A (zh) | 一种不同尺寸芯片实现异质键合的方法 | |
CN103579103A (zh) | 三维叠层封装方法以及影像传感器的制作方法 | |
CN208422914U (zh) | 过温保护电路 | |
CN204088329U (zh) | 双向触发二极管芯片 | |
CN102087977A (zh) | 垂直npn晶体管及其制造方法 | |
CN111129110A (zh) | 一种功率芯片终端结构、功率芯片终端结构的制作方法和装置 | |
CN110112130B (zh) | 一种新型四颗二极管集成芯片的制造工艺 | |
CN105720134A (zh) | 太阳能电池板生产工艺 | |
CN106653835A (zh) | 一种igbt结构及其背面制造方法 | |
CN104810363B (zh) | 功率集成器件及其制作方法 | |
CN104485282B (zh) | 一种放电管芯片的制造方法 | |
CN209804659U (zh) | 一种igbt芯片的产品结构 | |
CN201717265U (zh) | 一种双向保护二极管芯片 | |
CN104637875A (zh) | 集成电路硅片划片方法 | |
TW200614481A (en) | Wafer level process for manufacturing leadframe and device from the same | |
CN103794595A (zh) | Pop封装结构及其封装方法 | |
CN202534653U (zh) | 台面型单向负阻二极管芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |