具体实施方式
图1为本发明的显示装置的一可能实施方式。显示装置100具有补偿功能,并包括一驱动模块110以及一像素模块130。本发明并不限定显示装置100的种类。在一可能实施例中,显示装置100为桌上型计算机、笔记型计算机、屏幕、或是其它具有显示功能的装置。
驱动模块110用以提供像素模块130内的像素P11~Pmn所需的控制信号。在本实施例中,驱动模块110包括,一扫描驱动器(scan driver)111、一数据驱动器113(data driver)以及一控制驱动器115。扫描驱动器111提供扫描信号S-1~Sn。数据驱动器113提供数据信号D1~Dm。控制驱动器115提供多个控制信号,使得像素P11~Pmn具有自我检测及补偿临界电压及驱动电压的功能。
图2为本发明的像素的一可能实施例。由于像素P11~Pmn具有相同的电路结构,故图2仅显示像素P11的电路架构。如图所示,像素P11具有一驱动晶体管T1、一输入晶体管T2、一开关晶体管T6、一发光组件210以及一控制单元230。
输入晶体管T2根据扫描信号S1,将数据信号D1传送至节点NG。驱动晶体管T1耦接于节点NG以及NS之间,并接收一操作电压ELVDD。开关晶体管T6与发光组件210串联于节点NS与操作电压ELVSS之间。
在一可能实施例中,发光组件210为一有机发光二极管(OLED),其阴极接收操作电压ELVSS,其阳极耦接开关晶体管T6。在本实施例中,操作电压ELVDD大于操作电压ELVSS,并且所有像素的OLED的阴极均耦接在一起。因此,在制作时,发光组件的阴极图案(pattern)可采用共通阴极,故掩模(mask)的精准度要求低,成本低且无需考虑相邻像素间隙的问题,良率也可大幅提升。
另外,本发明并不限定输入晶体管T2、驱动晶体管T1及开关晶体管T6的型态。在图2中,输入晶体管T2、驱动晶体管T1及开关晶体管T6的类型均相同,都是N型晶体管,但并非用以限制本发明。在其它实施例中,输入晶体管T2、驱动晶体管T1及开关晶体管T6之一者为N型或P型,而另两者为P型或N型。由于N型与P型晶体管的置换为本领域技术人员所深知,故不再赘述。
图2中的控制单元230用以控制节点NG及NS的电位,使得驱动晶体管T1所产生的驱动电流I不受到驱动晶体管T1或是发光组件210的驱动电压影响。本发明并不限定控制单元230的内部架构,只要是能够适当地控制节点NG及NS的电位的电路架构,均可作为控制单元230。
在本实施例中,控制单元230包括,晶体管T3~T5以及电容C1、C2。晶体管T5由控制信号SSn1’所控制,并耦接于节点NG与NA之间。当控制信号SSn1’为高电位时,晶体管T5会被导通,使得节点NG与NA的电位相同。
晶体管T4根据控制信号En1,将参考电位REF传送至节点NA。在本实施例中,晶体管T4的控制信号En1与开关晶体管T6的控制信号XEn1互为反相。因此,当晶体管T4被导通时,晶体管T6不被导通;当晶体管T6被导通时,晶体管T4不被导通。
晶体管T3根据控制信号SC,将重置电位RST传送至节点NS。当控制信号SC为高电位时,晶体管T3便可将重置电位RST传送至节点NS。在一可能实施例中,控制信号SC等于扫描信号S1,但并非用以限制本发明。
电容C1耦接于节点NG与NA之间。电容C2耦接于节点NS与NA之间。在本实施例中,晶体管T1~T6具有相同的型态,其均为N型晶体管,但并非用以限制本发明。在其它实施例中,晶体管T1~T6的至少一者可能为N型或P型,而其余的晶体管可能为P型或N型。只要搭配适当的控制信号,便可适当地控制晶体管T1~T6,使其达到补偿功能。
在本实施例中,控制信号SSn1’、XEn1、En1以及SC是由驱动模块115所提供。驱动模块115更可提供操作电压ELVDD及EVLSS。在图1中,驱动模块115是与扫描驱动器111及数据驱动器113各自独立。在其它实施例中,驱动模块115可能完全或部分整合于扫描驱动器111或数据驱动器113的中。
图3A为图2的控制信号的时序示意图。图3B为图2的晶体管T1~T6在不同期间的状态示意图。图3C为节点NG、NS及NA在不同期间的电位示意图。
请参考图3A,在一写入期间PWR,扫描信号S1为高电位,故导通(on)输入晶体管T2。因此,晶体管T2将数据信号D1传送至节点NG。此时,节点NG的电压VG等于数据信号D1,如图3C所示。
在此期间(写入期间PWR),控制单元230令节点NS的电位为一重置电位RST。在本实施例中,控制信号SC等于S1,故可导通晶体管T3,用以将重置电位RST传送至节点NS。因此,在图3C中,节点NS的电位VS为重置电位RST。
在本实施例中,重置电位RST小于一差异值,此差异值为数据信号D1与驱动晶体管T1的临界电压Vt(T1)的差值(即D1-Vt(T1))。因此,在写入期间PWR-,驱动晶体管T1被导通。
另外,控制信号En1在写入期间PWR为高电位,故导通晶体管T4,使得参考电位REF被传送至节点NA。因此,如图3C所示,节点NA的电位VA等于参考电位REF。在一可能实施例中,参考电位REF大于数据信号D1。
在一补偿期间PCOMP,控制单元230将节点NG的电位VG维持在数据信号D1。在本实施例中,控制信号En1为高电位,故导通晶体管T4,使得节点NA等于参考电位REF。由于电容C1耦接于节点NA与NG之间,故当节点NA的电位保持不变时,节点NG的电位亦会保持不变。因此,节点NG的电位VG可维持在数据信号D1。
在此期间(补偿期间PCOMP),由于节点NG等于数据信号D1,故节点NS的电位VS等于该差异值(即D1-Vt(T1))。另外,由于扫描信号S1为低电位,故不导通(off)输入晶体管T2。
在本实施例中,是利用不同期间对像素进行写入及补偿动作。由于补偿期间PCOMP与写入期间PWR分开,故可适当地调整补偿期间PCOMP的长度,用以增加补偿的准确性,这在大尺寸及高分辨率的显示装置中,是相对重要的课题。在本实施例中,补偿期间PCOMP的长度大于写入期间PWR的长度。
在一发光期间PEM,控制信号XEn1为高电位,故导通开关晶体管T6,使得节点NS的电位VS等于发光组件210的驱动电压Vt(210)。在此期间,由于VS=Vt(210),故控制单元230使节点NG的电位V-G等于一参考电位REF加发光组件210的驱动电压Vt(210)再减去该差异值D1-Vt(T1)。换句话说,VG=REF+Vt(210)-(D1-Vt(T1))。
此时,驱动单元T1根据节点NG与NS的压差VGS,提供一驱动电流I,用以点亮发光组件210。另外,在此期间,控制信号SSn1’为高电位,故晶体管T5被导通。因此,节点NA的电位VA等于节点NG的电位VG,如图3C所示。
在本实施例中,驱动电流I=Kp*(VGS(T1)-Vt(T1))2。由图3C可知,VGS(T1)-Vt(T1)=REF-D1。在本实施例中,驱动电流I仅与参考电位REF以及数据信号D1有关。由于驱动电流I与驱动晶体管T1的临界电压Vt(T1)无关,故当驱动晶体管T1因劣化或制造不良,而造成临界电压漂移(shift)时,不致影响发光组件210的亮度。因此,每一驱动晶体管在相同数据信号的情况下,将可输出相同的驱动电流,并且不随时间增长而衰减。
另外,驱动电流I亦与发光组件210的驱动电压Vt(210)无关。因此,当发光组件210的驱动电压Vt(210)随着操作时间增长而增加时,借由补偿期间PCOMP的补偿,可使得像素具有自我检测的发光组件210的驱动电压Vt(210)的能力,并回馈于驱动晶体管T1的压差VGS,亦即每一驱动晶体管在相同数据信的情况下,其所产生的驱动电流I并不会随着发光组件210的驱动电压Vt(210)增加而改变。
再者,驱动电流I与操作电压ELVDD与EVLSS无关。因此,当显示装置的尺寸变大,而使得内部的信号线逐渐拉长时,亦可补偿信号线的内阻效应所造成的影响,如IR drop。
另外,在同一时间,可令不同列的像素执行写入、补偿及发光动作。举例而言,当第一列像素P11~Pm1执行补偿动作时,可同时令第二列像素P12~Pm2进行写入动作。当第一列像素P11~Pm1执行发光动作时,可令第二列像素P12~Pm2执行补偿动作,并且令第三列像素P13~Pm3执行写入动作。
图4A及4B为本发明的像素的其它可能实施例。图4A及4B相似于图2,不同之处在于,图4A及4B的晶体管均为P型。由于图4A及4B的动作原理与图2相似,故不再赘述。在本实施例中,发光组件220的阳极接收操作电压ELVDD。由于所有的发光组件的阳极均耦接到一共通电极(EVLDD),故可降低制作成本。
图4C为本发明的像素的另一可能实施例。图4C相似于图2,不同之处在于,晶体管T5是由控制信号XEn所控制。在本实施例中,晶体管T5的栅极接收控制信号XEn。因此,在发光期间PEM,开关晶体管T6根据控制信号XEn,使得节点NS的电位VS等于发光组件410的驱动电压。此时,晶体管T5根据控制信号XEn,使得节点NA的电位VA等于节点NG的电位VG。
图5为图4C的电路结构的一可能时序控制图,其相似于图3A,不同之处在于图5少了控制信号SSn1’。由于晶体管T5的控制信号与开关晶体管T6的控制信号相同,故可减少控制信号的数量,进而降低电路的复杂度。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的修改和完善,因此本发明的保护范围当以权利要求书所界定的为准。