CN108364609A - 像素电路和像素矩阵 - Google Patents

Abstract

本发明提供了一种像素电路和像素矩阵，该像素电路包括一选择晶体管、一驱动晶体管、一发光元件、一第一电容以及一参考晶体管。选择晶体管耦接至一栅极线以及一数据线。驱动晶体管的一控制电极耦接至选择晶体管，并且驱动晶体管的第一电极耦接至一电源线。发光元件根据驱动晶体管所提供的一电流发光。第一电容包括耦接至驱动晶体管以及一发射信号线。参考晶体管的一控制电极耦接至提供切换于一第一既定电平与一第二既定电平的一可调电压的一参考信号线。参考晶体管的第一电极耦接至驱动晶体管的控制电极。

Description

像素电路和像素矩阵

技术领域

本发明涉及一种显示装置的像素电路，特别有关于一种可补偿临界电压变动以改善驱动电流不一致的像素电路。

背景技术

随着显示技术正在快速的发展，具有触控功能的显示装置因为他们如可视化等的优势变得越来越受欢迎。根据触摸面板与显示面板的相对位置，现有的显示装置大致可以分为两组，即，在单元上(on-cell)触控面板和单元内(in-cell)触控面板。与单元上触控面板相比，单元内触摸面板更薄且具有较高的透光率，因此，它具有更广泛的应用。至于目前的显示装置，例如电流发光装置，有机发光二极管(OLED)因为它具有诸如自发光，反应快，宽视角，并且它可以在柔性基板上制作等特性，正越来越广泛地在高性能显示器的领域中被使用。OLED显示装置可根据驱动模式分为PMOLED(被动矩阵驱动OLED)和AMOLED(主动矩阵驱动OLED)。由于其制造成本低、响应速度快、功耗低、作为便携式装置的直流驱动、操作温度范围大等特性，AMOLED的显示装置有望取代LCD(液晶显示器)作为下一代新型平板显示器。因此，AMOLED显示面板开始变得越来越流行。

在当前的AMOLED显示面板中，每个OLED被由多个与OLED位于相同的像素单元内的TFT(薄膜晶体管)所构成的驱动电路驱动发光，以实现显示。然而，驱动TFT之间的临界电压的变化造成在显示器上显示的图像的亮度不均。而整个显示面积上要取得特性一致的TFT是很困难的。

因此，需要一种新颖的像素电路，其不需要于像素电路增加过多的元件即可抑制驱动TFT之间的临界电压差异造成的影响。

发明内容

本发明公开一种像素电路，包括一选择晶体管、一驱动晶体管、一发光元件、一第一电容以及一参考晶体管。选择晶体管包括一控制电极、一第一电极与一第二电极，其中控制电极耦接至一栅极线，用以接收一选择信号，并且第一电极耦接至一数据线。驱动晶体管包括一控制电极、一第一电极与一第二电极，其中驱动晶体管的控制电极耦接至选择晶体管的第二电极，并且驱动晶体管的第一电极耦接至一电源线。发光元件耦接至驱动晶体管的第二电极，并且根据驱动晶体管所提供的一电流发光。第一电容包括耦接至驱动晶体管的控制电极的一第一端点，以及耦接至一发射信号线的一第二端点。参考晶体管包括耦接至一参考信号线的一控制电极、一第一电极以及一第二电极，其中参考信号线提供切换于一第一既定电平与一第二既定电平的一可调电压，并且参考晶体管的第一电极耦接至驱动晶体管的控制电极。

本发明另公开一种像素矩阵，包括多具有相同结构的像素电路。各像素电路包括一选择晶体管、一驱动晶体管、一发光元件、一第一电容以及一参考晶体管。选择晶体管包括一控制电极、一第一电极以及一第二电极，其中控制电极耦接至一栅极线，用以接收一选择信号，并且第一电极耦接至一数据线。驱动晶体管包括一控制电极、一第一电极与一第二电极，其中控制电极耦接至选择晶体管的第二电极，第一电极耦接至一电源线。发光元件耦接至驱动晶体管的第二电极，并且根据驱动晶体管所提供的一电流发光。第一电容包括耦接至驱动晶体管的控制电极的一第一端点，以及耦接至一发射信号线的一第二端点。参考晶体管包括耦接至一参考信号线的一控制电极、一第一电极以及一第二电极，其中参考信号线提供切换于一第一既定电平与一第二既定电平的一可调电压，并且参考晶体管的第一电极耦接至驱动晶体管的控制电极。第一像素电路的参考晶体管的第二电极耦接至第二像素电路的第一电容。

本发明另公开一种像素电路，包括一对像素单元以及选择晶体管。该对像素单元包括一第一像素单元与一第二像素单元。第一像素单元包括一第一驱动晶体管、一第一发光元件、一第一参考晶体管以及一第一电容。第一驱动晶体管包括一控制电极、耦接至一电源线的一第一电极，以及一第二电极。第一发光元件耦接至第一驱动晶体管的第二电极，并且根据第一驱动晶体管所提供的一电流发光。第一参考晶体管包括耦接至一第一参考信号线的一控制电极、耦接至第一驱动晶体管的控制电极的一第一电极，以及一第二电极。第一电容包括耦接至第一驱动晶体管的控制电极的一第一端点，以及耦接至一第一发射信号线的一第二端点。第二像素单元包括一第二驱动晶体管、一第二发光元件、一第二参考晶体管以及一第二电容。第二驱动晶体管包括一控制电极、耦接至电源线的一第一电极，以及一第二电极。第二发光元件耦接至第二驱动晶体管的第二电极，并且根据第二驱动晶体管所提供的一电流发光。第二参考晶体管包括耦接至一第二参考信号线的一控制电极、耦接至第二驱动晶体管的控制电极的一第一电极，以及一第二电极。第二电容包括耦接至第二驱动晶体管的控制电极的一第一端点，以及耦接至一第二发射信号线的一第二端点。选择晶体管，包括一控制电极、一第一电极以及一第二电极，其中控制电极耦接至一栅极线，用以接收一选择信号，第一电极耦接至一数据线，并且第二电极耦接至第一驱动晶体管的控制电极以及第二驱动晶体管的控制电极。第一参考晶体管的第二电极耦接至第二电容的第一端点。

附图说明

图1是显示根据本发明的第一实施例所述的一像素电路的一范例电路图；

图2是显示根据本发明的一实施例所述的信号波形图；

图3是显示图2中圈起部分的放大图；

图4A是显示传统技术中无临界电压补偿的驱动晶体管的电流-电压曲线图；

图4B是显示根据本发明的一实施例所述的具有临界电压补偿的驱动晶体管的电流-电压曲线图；

图5是显示根据本发明的第二实施例所述的一像素电路的一范例电路图；

图6是显示根据本发明的一实施例所述的两像素单元共用相同栅极线的像素电路的信号波形示意图；

图7是显示根据本发明的第三实施例所述的一像素电路的一范例电路图；

图8是显示根据本发明的一实施例所述的信号波形图；

图9A是显示根据本发明的一实施例所述的子像素的布局图范例；

图9B是显示根据本发明的一实施例所述的源极-沟道方向示意图；

图10是显示根据本发明的一实施例所述的像素电路的布局图范例。

附图标记说明：

100、500、700～像素电路；

C1、C1_next、Cp1、Cp2、C1A、C1B、C1A_next、Cp1A、Cp2A、Cp1B、Cp2B～电容；

DL(m)～数据线；

Em_Line(n)、Em_Line(n+1)、Em_LineA(n)、Em_LineA(n+1)、Em_LineB(n)～发射信号线；

EM、EMA、EMB～发光元件；

GL(n)、GL(n+1)～栅极线；

PS～电源线；

Ref_Line(n)、Ref_Line(n+1)、Ref_LineA(n)、Ref_LineB(n)～参考信号线；

TP1、TP3、TP3A、TP3B、TP5、TP5A、TP5B、TN1、TN3、TN5～晶体管；

Vbottom、Vc_TP3、Vdata、Vg、Vgref、Vout_temp、Vout、Vout_A、Vout_B、Vout_C、Vsig、VthA、VthB、VthC、Vtop～电压；

ΔVth、ΔVth’、ΔVth”～电压差。

具体实施方式

使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明。

图1是显示根据本发明的第一实施例所述的一像素电路的一范例电路图。像素电路100可包括一选择晶体管TP1、一驱动晶体管TP3、一参考晶体管TP5、一发光元件EM以及电容C1。于第一实施例中，选择晶体管TP1、驱动晶体管TP3以及参考晶体管TP5为P型晶体管。

选择晶体管TP1包括耦接至一栅极线GL(n)用以接收一选择信号的一控制电极、耦接至一数据线DL(m)的一第一电极，以及一第二电极。驱动晶体管TP3包括耦接至选择晶体管TP1的第二电极的一控制电极、耦接至一电源线PS的一第一电极，以及一第二电极。发光元件EM，例如一OLED，耦接至驱动晶体管TP3的第二电极，并且根据驱动晶体管TP3所提供的一电流发光。电容C1包括耦接至驱动晶体管TP3的控制电极的一第一端点，以及耦接至一发射信号线Em_Line(n)的一第二端点。参考晶体管TP5包括一控制电极、一第一电极以及一第二电极。参考晶体管TP5的控制电极耦接至参考信号线Ref_Line(n)。参考晶体管TP5的第一电极耦接至驱动晶体管TP3的控制电极，并且参考晶体管TP5的第二电极耦接至下一个像素电路的电容C1_next。值得注意的是，下一个像素电路与像素电路100包含相同的元件并且具有相同的结构。根据本发明的一实施例，参考信号线Ref_Line(n)提供切换于一第一既定电平与一第二既定电平的一可调电压。

于本发明的实施例中，可以有N*M个像素电路，例如图1所示的像素电路100，于显示装置内排列成一阵列，以形成像素矩阵，其中n、m、N与M为正整数，并且0≤n≤N、0≤m≤M。值得注意的是，于本发明的实施例中，像素矩阵中的一列像素电路(例如，最末一列像素电路)可设计为冗余的像素电路。

图2是显示根据本发明的一实施例所述的信号波形图。如图2所示，于栅极线GL(n)上的选择信号脉冲抵达前，参考信号线Ref_Line(n)上的电压可由第二既定电平(例如，+6伏特)被设定为低于第二既定电平的第一既定电平(例如，0伏特)。根据本发明的一实施例，于选择信号脉冲抵达前，当参考信号线Ref_Line(n)上的电压被设定为具有第二既定电平时，参考晶体管TP5被关闭，并且当参考信号线Ref_Line(n)上的电压被设定为具有第一既定电平时，参考晶体管TP5被导通。

此外，于栅极线GL(n)上的选择信号脉冲抵达前，发射信号线Em_Line(n)上可产生一上升的脉冲或电压，用以将发射信号线Em_Line(n)的电压设定为顶部电压Vtop。根据本发明的一实施例，顶部电压Vtop可被设定为接近+6伏特，并且电源线PS可被设计为提供0伏特或接近0伏特的电压。此时，参考晶体管TP5被导通，并且驱动晶体管TP3被关闭。

当栅极线GL(n)上的选择信号脉冲抵达时(例如，如图所示栅极线GL(n)上的脉冲的下降缘)，选择晶体管TP1被导通，并且数据线DL(m)上的数据电压被传送至驱动晶体管TP3的控制电极以及参考晶体管TP5的第一电极。根据本发明的一实施例，由于参考晶体管TP5于参考信号线Ref_Line(n)上的电压被设定为具有第一既定电平时被导通，因此当选择晶体管TP1被导通时，数据电压Vdata会被供应至耦接于参考晶体管TP5的第一电极的电容C1，并且也会被供应至耦接于参考晶体管TP5的第二电极的下一个像素电路的电容C1_next。如此一来，当参考晶体管TP5被导通时，数据电压Vdata会被储存于电容C1与C1_next。

当栅极线GL(n)上的选择信号脉冲结束时(例如，如图所示栅极线GL(n)上的脉冲的上升缘之后)，选择晶体管TP1被关闭，并且电容C1与C1_next可于选择晶体管TP1被关闭后储存数据电压Vdata。根据本发明的一实施例，数据电压Vdata可对应于一视频信号，用以显示于一对应像素的，并且其电压范围可以分布自代表白色的电平至代表黑色的电平，例如，介于3伏特至4伏特的电压范围。选择信号脉冲结束后，参考晶体管TP5被导通，并且驱动晶体管TP3被关闭(电源线PS的电压被设定为0伏特)。

选择晶体管TP1被关闭后，发射信号线Em_Line(n)上的电压可被降低至，例如-3伏特，用以于发射信号线Em_Line(n)上产生一电压变化或电压转换(即，于此范例中，自高电平转换至低电平的一压降)。因应此发射信号线Em_Line(n)上的电压变化或电压转换，驱动晶体管TP3的控制电极的电压Vc_TP3也会同样被改变(如图2圈起的部分)，并且具有补偿临界电压Vth的效果。举例而言，电压Vc_TP3可被拉低约7伏特，使得驱动晶体管TP3被导通，以提供电流至发光元件EM。

于发射信号线Em_Line(n)上的电压转换后，参考信号线Ref_Line(n)上的电压可被重置回具有第二既定电平(例如，+6伏特)。值得注意的是，于本发明的实施例中，参考信号线Ref_Line(n)上的电压于一讯框周期内可被设定为具有第一既定电平，并且于选择信号脉冲以及发射信号脉冲提供后重置回具有第二既定电平。尔后，参考晶体管TP5会被关闭。

此操作可于阵列内按序且反复被执行，以显示出一影像(值得注意的是，电压Vc_TP3起始的虚线是用以代表前一个讯框的信号波形，其可以是高态信号或低态信号)。

由于发射信号线Em_Line(n)上的电压由约+6伏特降低至约-3伏特，参考晶体管TP5的第一电极的电压也会相应地自约3～4伏特降低至约0～(-3)伏特，并且参考晶体管TP5可由导通状态切换为关闭状态(即，由被导通转为被关闭)。

图3是显示图2中圈起部分的放大图。当发射信号线Em_Line(n)上的电压开始下降时，驱动晶体管TP3的控制电极上的电压Vc_TP3也会随之下降。当驱动晶体管TP3的控制电极上的电压Vc_TP3下降至一既定切换点(例如图3中参考晶体管TP5由导通转换为关闭的切换点(TP5切换点))电压时，参考晶体管TP5会被关闭(由于Vgs电压不足以导通参考晶体管TP5)。因此，于本发明的实施例中，于电压变化或转换期间，参考晶体管TP5会由被导通切换为被关闭。

由驱动晶体管TP3的控制电极观之，当参考晶体管TP5由导通切换为关闭时，相连的电容值由[(C1+α)+(C2+α)]转换为(C1+α)，其中假设电容C1的电容量为式中的C1，耦接至参考晶体管TP5的第二电极的另一像素电路的电容C1_next的电容量为C2，并且一像素电路中所有寄生电容(例如，图1所示的寄生电容Cp1与Cp2)所提供的等效电容量为α。电容值的转换时间点与参考晶体管TP5的临界电压值|Vth|相关。

假设于本发明的实施例中，电容C1与电容C1_next具有相同的电容量。当驱动晶体管TP3的控制电极上的电压Vc_TP3通过|Vth|电平时(其中|Vth|为参考晶体管TP5的临界电压)，因不再有电容(C2+α)的影响，ΔVoff此项的电压下降速率变为ΔVon此项的两倍，其中ΔVon此项代表于发射信号线Em_Line(n)上的顶部电压Vtop与切换点电压的电压差，ΔVoff此项代表于发射信号线Em_Line(n)上的切换点电压与底部电压Vbottom的电压差，切换点(TP5切换点)电压为参考电压TP5由导通切换为关闭的电压。

驱动晶体管TP3的控制电极上的最终电压Vout的推导如下。

于图3中，虚线代表当参考晶体管TP5保持被导通状态下(即，不切换至关闭状态)，驱动晶体管TP3的控制电极上的电压的暂时波形。

于此情形下，驱动晶体管TP3的控制电极上的暂时的最终电压Vout_temp(当参考晶体管TP5保持被导通)为自数据电压Vdata的电平下降|ΔVon+ΔVoff|*[(C1+α)/(C1+C2+2α)]，值得注意的是，当C1＝C2，可得到(C1+α)/(C1+C2+2α)＝1/2。因此，可得到暂时的最终电压为：

Vout_temp＝Vdata-|ΔVon+ΔVoff|/2 式(1)

值得注意的是，当参考晶体管TP5保持被导通时，|Vth|此项并未包含于暂时的最终电压Vout_temp中。如此一来，整体的操作无法补偿临界电压的变动。

另一方面，根据本发明的实施例，参考晶体管TP5如图3所示于切换点会被关闭。当跨越如图3所示的基础电平|Vth|+Vgref时，驱动晶体管TP3的控制电极上的电压Vc_TP3的下降速率为暂时电压(图3所示的虚线)的两倍，其中|Vth|为参考晶体管TP5的临界电压，而Vgref为提供至参考晶体管TP5的控制电极的具有第一既定电平的电压。

因此，可得到最终电压Vout如下：

Vout＝(|Vth|+Vgref)-2*((|Vth|+Vgref)-Vout_temp)

＝(|Vth|+Vgref)-2*((|Vth|+Vgref)-(Vdata-|ΔVon+ΔVoff|/2))

＝2*Vdata-|ΔVon+ΔVoff|-(|Vth|+Vgref) 式(2)

值得注意的是，|Vth|此项被包含于最终电压Vout中，以补偿临界电压的变动。在同一像素电路中的晶体管具有相同临界电压的前提下，通过将参考晶体管TP5的临界电压|Vth|此一变数加入驱动晶体管TP3的控制电极的最终电压Vout中，可补偿临界电压的变动。

更具体地说，由于参考晶体管TP5为P型晶体管，第(2)式中的最终电压可进一步被推导如下：

Vout＝2*Vdata+(Vem_on-Vem_off)+(Vth-Vgref) 式(2-1)

其中Vem_off代表于电压Vdata输入周期的发射脉冲电压(即上述的顶部电压Vtop)，Vem_on代表于发射周期的发射脉冲电压(即上述的底部电压Vbottom)。

由驱动晶体管TP3所提供的漏-源极电流Ids(TP3)是由驱动晶体管TP3的闸-源极电压Vgs(TP3)所控制的。

一般而言，使用晶体管电流近似式，Ids电流可被推导如下：

Ids＝W/L*Co*μ*(Vgs-Vth-1/2*Vds)*Vds当(Vds<Vgs-Vth) 式(2-2)

Ids＝W/L*Co*μ*1/2*(Vgs-Vth)^2当(Vds≥Vgs-Vth) 式(2-3)

其中W代表沟道宽度，L代表沟道长度，Co代表每单为栅极面积的电容量，μ代表移动率，Vgs代表闸-源极电压，Vds代表漏-源极电压。

由于对于OLED的驱动电流而言，是使用Vds的独立区域，因此采用了(Vds≥Vgs-Vth)的公式。因此，可推导出Ids正比于(Vgs-Vth)的平方(Ids∝(Vgs-Vth)^2)。

Vgs(TP3)＝Vg(TP3)-Vs(TP3)

＝Vout-Vs(TP3)

＝2*Vdata+(Vem_on-Vem_off)+(Vth(TP5)-Vgref)-Vs(TP3)

＝2*Vdata+(Vem_on-Vem_off)-Vgref-Vs(TP3)+Vth(TP5) 式(2-4)

因此，由驱动晶体管TP3所提供的Ids电流Ids(TP3)可被推导如下：

Ids(TP3)∝(2*Vdata+(Vem_on-Vem_off)-Vgref-Vs(TP3)+Vth(TP5)-Vth(TP3))^2 式(2-5)

当一像素的晶体管具有相同的临界电压时，即，Vth(TP5)＝Vth(TP3)时，Vth此项可由Ids中被移除，即可补偿临界电压的变化。

因此，驱动晶体管TP3的控制电极的电压Vc_TP3不会受到临界电压变动的影响，无论临界电压如何变动，驱动晶体管TP3所产生用以驱动发光元件EM的电流可保持固定。

图4A是显示传统技术中无临界电压补偿的驱动晶体管的电流-电压曲线图，其中电压Vg代表传统技术中提供于驱动晶体管的控制电极的驱动电压，I代表由驱动晶体管所产生的驱动电流。假设三个晶体管TFTA、TFTB与TFTC具有不同的临界电压VthA、VthB与VthC。定义电压Vsig＝2*Vdata-|ΔVon+ΔVoff|-Vgref，则由图4A中可看出于相同的电压Vsig之下，由于临界电压不同，三晶体管将输出不同的驱动电流以驱动发光元件EM，造成显示画面不一致的问题。

图4B是显示根据本发明的一实施例所述的具有临界电压补偿的驱动晶体管的电流-电压曲线图，其中电压Vc_TP3代表提供于驱动晶体管TP3的控制电极的驱动电压，I代表由驱动晶体管所产生的驱动电流。由图4B中可看出由于驱动晶体管TP3的控制电极的最终电压Vout已如下式(3)～(5)所示的通过加入|Vth|项次补偿了临界电压的变动

Vout_A＝Vsig-|VthA| 式(3)

Vout_B＝Vsig-|VthB| 式(4)

Vout_C＝Vsig-|VthC| 式(5)

如此一来，可得到电流/亮度一致的显示画面。

值得注意的是，根据本发明的概念，即使不同像素电路(即，像素矩阵中不同的像素)间的临界电压不同时，这些像素电路中所产生用以驱动发光元件的电流可维持相同，并且整个显示区域的影像画面可维持一致性。如此一来，可解决传统设计中不同像素间因临界电压变动所造成的显示画面不一致的问题。

此外，值得注意的是，于本发明的实施例中，于制作像素矩阵时，以将各像素电路中由所有寄生电容(例如，图1所示的Cp1与Cp2)所提供的电容量控制为相同为最佳，如此一来可如以上所述的补偿临界电压的变动。

图5是显示根据本发明的第二实施例所述的一像素电路的一范例电路图。于第二实施例中，像素矩阵可包含多对像素单元。举例而言，图5是显示一对像素单元。像素电路500可包括第一像素单元与第二像素单元。第一像素单元可包括驱动晶体管TP3A、参考晶体管TP5A、电容C1A以及发光元件EMA。第二像素单元可包括驱动晶体管TP3B、参考晶体管TP5B、电容C1B以及发光元件EMB。于第二实施例中，选择晶体管TP1是由沿着数据线方向相邻配置的两像素单元所共用。此外，两像素单元共用相同的栅极线。

驱动晶体管TP3A可包括耦接至电容C1A的一控制电极、耦接至电源线PS的一第一电极，以及一第二电极。发光元件EMA，例如有机发光二极管(OLED)，耦接至驱动晶体管TP3A的第二电极，并且根据驱动晶体管TP3A所提供的一电流发光。驱动晶体管TP3B可包括耦接至电容C1B的一控制电极、耦接至电源线PS的一第一电极，以及一第二电极。发光元件EMB，例如有机发光二极管(OLED)，耦接至驱动晶体管TP3B的第二电极，并且根据驱动晶体管TP3B所提供的一电流发光。

选择晶体管TP1包括一控制电极、一第一电极以及一第二电极，其中选择晶体管TP1的控制电极耦接至栅极线GL(n)，用以接收一选择信号，选择晶体管TP1的第一电极耦接至数据线DL(m)，并且选择晶体管TP1的第二电极(通过参考晶体管TP5A)耦接至驱动晶体管TP3A的控制电极以及驱动晶体管TP3B的控制电极。参考晶体管TP5A包括一控制电极、一第一电极以及一第二电极，其中参考晶体管TP5A的控制电极耦接至参考信号线Ref_LineA(n)，参考晶体管TP5A的第一电极耦接至驱动晶体管TP3A的控制电极，参考晶体管TP5A的第二电极耦接至驱动晶体管TP3B的控制电极。参考晶体管TP5B包括一控制电极、一第一电极以及一第二电极，其中参考晶体管TP5B的控制电极耦接至参考信号线Ref_LineB(n)，参考晶体管TP5B的第一电极耦接至驱动晶体管TP3B的控制电极，参考晶体管TP5B的第二电极耦接至下一个像素电路的电容C1A_next。

电容C1A包括耦接至驱动晶体管TP3A的控制电极的第一端点，以及耦接至发射信号线Em_LineA(n)的第二端点。电容C1B包括耦接至驱动晶体管TP3B的控制电极的第一端点，以及耦接至发射信号线Em_LineB(n)的第二端点。

于本发明的实施例中，可以有N*M个像素电路，例如图5所示的像素电路500，于显示装置内排列成一阵列，以形成像素矩阵，其中n、m、N与M为正整数，并且0≤n≤N、0≤m≤M。值得注意的是，于本发明的实施例中，像素矩阵中的一列像素单元(例如，最末一列像素单元)可设计为冗余的像素电路。

图6是显示根据本发明的一实施例所述的如图5中包含两像素单元共用相同栅极线的像素电路的信号波形示意图。根据本发明的一实施例，由于两像素单元共用相同的栅极线，栅极线GL(n)上可接连提供两个选择信号脉冲。像素电路500的电路运行及补偿机制与像素电路100雷同。

如图6所示，于参考信号线Ref_LineA(n)的电压于第一水平周期内被设定为第一既定电平用以导通参考晶体管TP5A，并且发射信号线Em_LineA(n)上的电压被设定为顶部电压Vtop后，于栅极线GL(n)上提供第一选择信号脉冲(例如，栅极线GL(n)上的第一个脉冲下降缘)，用以导通选择晶体管TP1(第一次导通)。当选择晶体管TP1被导通(第一次导通)后，数据电压Vdata会被传送至电容C1A与C1B。

当栅极线GL(n)上的第一选择信号脉冲结束后(即，如图所示于栅极线GL(n)上的第一个脉冲上升缘后)，选择晶体管TP1被关闭(第一次关闭)。于选择晶体管TP1被关闭后，发射信号线Em_LineA(n)上的电压自顶部电压Vtop被降低至底部电压Vbottom，用以于发射信号线Em_LineA(n)上产生一电压变化或电压转换(即，于此范例中，自高电平转换至低电平的一压降)。因应此发射信号线Em_LineA(n)上的电压变化或电压转换，驱动晶体管TP3A的控制电极的电压也会同样被改变，并且具有如上述补偿临界电压Vth的效果。接着，驱动晶体管TP3A被导通，以提供电流至发光元件EMA。尔后，参考信号线Ref_LineA(n)的电压被重置回第二既定电平。

接着，参考信号线Ref_LineB(n)的电压于第二水平周期内被设定为第一既定电平。于参考信号线Ref_LineB(n)的电压被设定为第一既定电平用以导通参考晶体管TP5B，并且发射信号线Em_LineB(n)上的电压被设定为顶部电压Vtop后，于栅极线GL(n)上提供第二选择信号脉冲(例如，栅极线GL(n)上的第两个脉冲下降缘)，用以再次导通选择晶体管TP1(第二次导通)。当选择晶体管TP1被导通(第二次导通)后，数据电压Vdata会被传送至电容C1B与下一个像素电路的电容C1A_next。

当栅极线GL(n)上的第二选择信号脉冲结束后(即，如图所示于栅极线GL(n)上的第两个脉冲上升缘后)，选择晶体管TP1被关闭(第二次关闭)。于选择晶体管TP1被关闭后，发射信号线Em_LineB(n)上的电压自顶部电压Vtop被降低至底部电压Vbottom，用以于发射信号线Em_LineB(n)上产生一电压变化或电压转换(即，于此范例中，自高电平转换至低电平的一压降)。

因应此发射信号线Em_LineB(n)上的电压变化或电压转换，驱动晶体管TP3B的控制电极的电压也会同样被改变，并且具有如上述补偿临界电压Vth的效果。接着，驱动晶体管TP3B被导通，以提供电流至发光元件EMB。尔后，参考信号线Ref_LineB(n)的电压被重置回第二既定电平。

由于像素电路500的补偿机制类似于像素电路100，因此相关说明可参考图3的详细说明，并于此不再赘述。

值得注意的是，于本发明的实施例中，于制作像素矩阵时，以将各像素电路中由所有寄生电容(例如，图5所示的Cp1A与Cp2A，以及Cp1B与Cp2B)所提供的电容量控制为相同为最佳，如此一来可如以上所述的补偿临界电压的变动。

于本发明的第一实施例中，当参考晶体管TP5导通时，利用下一个像素电路的电容C1_next于像素电路100运行时提供电容量。类似地，于本发明的第二实施例中，当参考晶体管TP5A导通时，第二像素单元的电容C1B用以于第一像素电路运行时提供电容量，以及当参考晶体管TP5B导通时，下一个像素单元的电容C1A_next用以于第二像素电路运行时提供电容量。

基于上述运行，将临界电压|Vth|包含于驱动晶体管的最终电压Vout中，用以补偿临界电压的变化。如此一来，无论临界电压Vth如何变化，由驱动晶体管所产生用以驱动发光元件的电流量皆可维持相同。上述的补偿机制亦可应用于当不同像素电路的临界电压变化量不同的情境。如此一来，显示器可具有一致的驱动电流/亮度。

此外，于本发明的第二实施例中，各像素单元(除了冗余的像素单元)可于完整的讯框周期内发光。因此，相较于其他共用栅极线的设计，于第二实施例中，较少的驱动电流会被汲取，并且OLED材料可具有较长的寿命。这是因为于其他共用栅极线的设计，例如，将一条栅极线由两个像素单元共用，导致各像素单元仅能于半个讯框周期内发光，因此，各像素单元内的OLED发光元件于半个讯框周期内必须要发射出两倍的亮度，导致需要于半个讯框周期内汲取相较于本发明的第二实施例两倍的电流。电流越大，就会对OLED发光元件造成越大的损害，因而减短其寿命。因此，相较于这类的设计，于本发明的第二实施例中，可汲取较少的驱动电流，有效延长OLED材料的寿命。

图7是显示根据本发明的第三实施例所述的一像素电路的一范例电路图。于本发明的第三实施例中，选择晶体管TN1、驱动晶体管TN3以及参考晶体管TN5为N型晶体管，而如图1所示的电源线PS可被发射信号线取代或连接至发射信号线(因此，由发射信号线Em_Line(n)表示之)。

选择晶体管TN1包括耦接至一栅极线GL(n)用以接收一选择信号的一控制电极、耦接至一数据线DL(m)的一第一电极，以及一第二电极。驱动晶体管TN3包括耦接至选择晶体管TN1的第二电极的一控制电极、耦接至发射信号线Em_Line(n)的一第一电极，以及一第二电极。发光元件EM，例如一OLED，耦接至驱动晶体管TN3的第二电极，并且根据驱动晶体管TN3所提供的一电流发光。电容C1包括耦接至驱动晶体管TN3的控制电极的一第一端点，以及耦接至一发射信号线Em_Line(n)的一第二端点。参考晶体管TN5包括一控制电极、一第一电极以及一第二电极。参考晶体管TN5的控制电极耦接至参考信号线Ref_Line(n)。参考晶体管TN5的第一电极耦接至驱动晶体管TN3的控制电极，并且参考晶体管TN5的第二电极耦接至下一个像素电路的电容C1_next。值得注意的是，下一个像素电路与像素电路700包含相同的元件并且具有相同的结构。根据本发明的一实施例，参考信号线Ref_Line(n)提供切换于一第一既定电平与一第二既定电平的一可调电压。

于本发明的实施例中，可以有N*M个像素电路，例如图7所示的像素电路700，于显示装置内排列成一阵列，以形成像素矩阵，其中n、m、N与M为正整数，并且0≤n≤N、0≤m≤M。值得注意的是，于本发明的实施例中，像素矩阵中的一列像素电路(例如，最末一列像素电路)可设计为冗余的像素电路。

图8是显示根据本发明的一实施例所述的信号波形图。如图8所示，于栅极线GL(n)上的选择信号脉冲抵达前，参考信号线Ref_Line(n)上的电压可由第二既定电平(例如，0伏特)被设定为高于第二既定电平的第一既定电平(例如，+6伏特)。根据本发明的一实施例，于选择信号脉冲抵达前，当参考信号线Ref_Line(n)上的电压被设定为具有第二既定电平时，参考晶体管TN5被关闭，并且当参考信号线Ref_Line(n)上的电压被设定为具有第一既定电平时，参考晶体管TN5被导通。此外，于栅极线GL(n)上的选择信号脉冲抵达前，发射信号线Em_Line(n)上可产生一下降的脉冲或电压，并且于选择信号脉冲结束后，发射信号线Em_Line(n)上的电压可自低电平转换至高电平。于此实施例中，栅极线GL(n)上的选择信号脉冲为高位使能(active high)脉冲，用以导通选择晶体管TN1。像素电路700的其他运行方式与像素电路100雷同，因此相关内容不再赘述。此外，由于像素电路700的补偿机制类似于像素电路100，因此相关说明可参考图3的详细说明，并于此不再赘述。

值得注意的是，根据图7所教示的结构，N型晶体管也可被用于如图5所示多对像素单元共用选择晶体管的实施例中。由于孰悉此技艺者在不脱离本发明的精神和范围内可轻易推导出其实施方式，因此为简洁说明起见，于此不再赘述。

图9A是显示根据本发明的一实施例所述的子像素的布局图范例。图10是显示根据本发明的一实施例所述的像素电路的布局图范例。如上述，于本发明的实施例中，驱动晶体管TP3/TN3与参考晶体管TP5/TN5具有相同的临界电压Vth。于此像素布局图中，图9A圈起的部分显示出用以决定驱动晶体管TP3与参考晶体管TP5的临界电压Vth的部分，即“源极-沟道接面”。

图9B为一放大图，用以显示根据本发明的一实施例所述的源极-沟道方向。对于使用由激光退火制程(laser annealing process)方式与激光剥离(laser lift-off)方式制作的TFT的像素电路而言，为了抑制激光痕迹(laser mura)，一像素电路中晶体管TP3与TP5的源极-沟道接面必须如图9A与9B图所示，被配置位于相同的激光脉冲间距区域(laserpulse pitch area)，并且对齐于相同的源极-沟道方向。因此，于一像素电路单元内，驱动晶体管TP3耦接至电压源PS的电极侧(例如，驱动晶体管TP3的源极)(或者，驱动晶体管TN3耦接至发光元件的电极侧)以及参考晶体管TP5耦接至电容C1_next的电极侧(例如，参考晶体管TP5的源极)(或者，参考晶体管TN5耦接至电容C1_next的电极侧)被配置位于相同的激光脉冲间距区域，并且对齐于相同的源极-沟道方向。

值得注意的是，于激光退火制程中，激光脉冲是以一频率，例如，300赫兹，被发射至玻璃基底上。于多晶化制程中，当移动于基底上时，一个激光注射(laser shot)会于同一位置实施多次，例如20次。假设注射的激光脉冲光束为，例如，300毫米(长)*0.6毫米(宽)，则0.6毫米(宽)/20＝30(微米)为每个注射的移动距离，此称为激光脉冲间距(laser pulsepitch)。各激光脉冲注射的能量强度变化大，造成晶体管的临界电压特性随着激光脉冲间距改变(激光痕迹(laser mura))。

如上述，根据以上多个实施例所提出的像素电路结构，通过将参考晶体管的临界电压|Vth|包含于驱动晶体管的控制电极的最终电压Vout，有效补偿临界电压变化。如此一来，传统设计中于不同像素间由于临界电压变化而造成的画面不一致的问题可有效被解决。

权利要求中用以修饰元件的“第一”、“第二”、“第三”等序数词的使用本身未暗示任何优先权、优先次序、各元件之间的先后次序、或方法所执行的步骤的次序，而仅用作标识来区分具有相同名称(具有不同序数词)的不同元件。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许变动与润饰，因此本发明的保护范围当视后附的权利要求所界定者为准。

Claims (22)

1.一种像素电路，包括：

一选择晶体管，包括一控制电极、一第一电极与一第二电极，其中该控制电极耦接至一栅极线，用以接收一选择信号，并且该第一电极耦接至一数据线；

一驱动晶体管，包括一控制电极、一第一电极与一第二电极，其中该控制电极耦接至该选择晶体管的该第二电极，并且该第一电极耦接至一电源线；

一发光元件，耦接至该驱动晶体管的该第二电极，并且根据该驱动晶体管所提供的一电流发光；

一第一电容，包括耦接至该驱动晶体管的该控制电极的一第一端点，以及耦接至一发射信号线的一第二端点；以及

一参考晶体管，包括耦接至一参考信号线的一控制电极、一第一电极以及一第二电极，其中该参考信号线提供切换于一第一既定电平与一第二既定电平的一可调电压，并且该参考晶体管的该第一电极耦接至该驱动晶体管的该控制电极。

2.如权利要求1所述的像素电路，其中该像素电路包含于一像素矩阵中，并且该参考晶体管的该第二电极耦接至一第二电容，其中该第二电容包含于该像素矩阵内的另一像素电路内。

3.如权利要求2所述的像素电路，其中当该选择电晶体被导通时，该数据线上的一数据电压被供应至该参考晶体管，并且当该参考晶体管被导通时，该数据电压被储存于该第一电容与该第二电容。

4.如权利要求3所述的像素电路，其中当该选择晶体管被关闭时，该发射信号线上的一电压产生变化，并且于该电压变化期间，该参考晶体管由被导通切换为被关闭。

5.如权利要求4所述的像素电路，其中因应该发射信号线上的该电压变化，该驱动晶体管的该控制电极的一电压被改变，使得该驱动晶体管被导通，以提供该电流至该发光元件。

6.如权利要求4所述的像素电路，其中该驱动晶体管与该参考晶体管为P型晶体管，并且于该选择晶体管被关闭后，该发射信号线上的该电压由一高电压电平转变为一低电压电平。

7.如权利要求4所述的像素电路，其中该驱动晶体管与该参考晶体管为N型晶体管，并且于该选择晶体管被关闭后，该发射信号线上的该电压由一低电压电平转变为一高电压电平。

8.如权利要求1所述的像素电路，其中该驱动晶体管的一源极-沟道接面与该参考晶体管的一源极-沟道接面位于相同的激光脉冲间距区域，并且对齐于相同的源极-沟道方向。

9.一种像素矩阵，包括：

多具有相同结构的像素电路，其中各像素电路包括：

一选择晶体管，包括一控制电极、一第一电极以及一第二电极，其中该控制电极耦接至一栅极线，用以接收一选择信号，并且该第一电极耦接至一数据线；

一驱动晶体管，包括一控制电极、一第一电极与一第二电极，其中该控制电极耦接至该选择晶体管的该第二电极，该第一电极耦接至一电源线；

一发光元件，耦接至该驱动晶体管的该第二电极，并且根据该驱动晶体管所提供的一电流发光；

一第一电容，包括耦接至该驱动晶体管的该控制电极的一第一端点，以及耦接至一发射信号线的一第二端点；以及

一参考晶体管，包括耦接至一参考信号线的一控制电极、一第一电极以及一第二电极，其中该参考信号线提供切换于一第一既定电平与一第二既定电平的一可调电压，并且该参考晶体管的该第一电极耦接至该驱动晶体管的该控制电极，

并且其中一第一像素电路的该参考晶体管的该第二电极耦接至一第二像素电路的该第一电容。

10.如权利要求9所述的像素矩阵，其中该第一像素电路的该第一电容与该第二像素电路的该第一电容具有相同的电容量。

11.如权利要求9所述的像素矩阵，其中当该第一像素电路的该选择晶体管被导通时，该数据线上的一数据电压被供应至该第一像素电路的该参考晶体管，并且当该第一像素电路的该参考晶体管被导通时，该数据电压被储存于该第一像素电路的该第一电容与该第二像素电路的该第一电容。

12.如权利要求9所述的像素矩阵，其中当该第一像素电路的该选择晶体管被关闭时，该第一像素电路的该发射信号线上的一电压产生变化，并且于该电压变化期间，该第一像素电路的该参考晶体管由被导通切换为被关闭。

13.如权利要求9所述的像素矩阵，其中因应该发射信号线上的该电压变化，该第一像素电路的该驱动晶体管的该控制电极的一电压被改变，使得该第一像素电路的该驱动晶体管被导通，以提供该电流至该第一像素电路的该发光元件。

14.如权利要求9所述的像素矩阵，其中该第一像素电路的该驱动晶体管的一源极-沟道接面与该第一像素电路的该参考晶体管的一源极-沟道接面位于相同的激光脉冲间距区域，并且对齐于相同的源极-沟道方向。

15.一种像素电路，包括：

一对像素单元，包括一第一像素单元与一第二像素单元，其中该第一像素单元包括：

一第一驱动晶体管，包括一控制电极、耦接至一电源线的一第一电极，以及一第二电极；

一第一发光元件，耦接至该第一驱动晶体管的该第二电极，并且根据该第一驱动晶体管所提供的一电流发光；

一第一参考晶体管，包括耦接至一第一参考信号线的一控制电极、耦接至该第一驱动晶体管的该控制电极的一第一电极，以及一第二电极；以及

一第一电容，包括耦接至该第一驱动晶体管的该控制电极的一第一端点，以及耦接至一第一发射信号线的一第二端点，并且其中该第二像素单元包括：

一第二驱动晶体管，包括一控制电极、耦接至该电源线的一第一电极，以及一第二电极；

一第二发光元件，耦接至该第二驱动晶体管的该第二电极，并且根据该第二驱动晶体管所提供的一电流发光；

一第二参考晶体管，包括耦接至一第二参考信号线的一控制电极、耦接至该第二驱动晶体管的该控制电极的一第一电极，以及一第二电极；以及

一第二电容，包括耦接至该第二驱动晶体管的该控制电极的一第一端点，以及耦接至一第二发射信号线的一第二端点；以及

一选择晶体管，包括一控制电极、一第一电极以及一第二电极，其中该控制电极耦接至一栅极线，用以接收一选择信号，该第一电极耦接至一数据线，并且该第二电极耦接至该第一驱动晶体管的该控制电极以及该第二驱动晶体管的该控制电极，

其中该第一参考晶体管的该第二电极耦接至该第二电容的该第一端点。

16.如权利要求15所述的像素电路，其中当该选择晶体管第一次被导通时，该数据线上的一数据电压被供应至该第一参考晶体管，并且当该第一参考晶体管被导通时，该数据电压被储存于该第一电容与该第二电容。

17.如权利要求16所述的像素电路，其中当该选择晶体管第一次被关闭时，该第一发射信号线上的一电压产生变化，并且于该电压变化期间，该第一参考晶体管由被导通切换为被关闭。

18.如权利要求17所述的像素电路，其中因应该第一发射信号线上的该电压变化，该第一驱动晶体管的该控制电极的一电压被改变，使得该第一驱动晶体管被导通，以提供该电流至该第一发光元件。

19.如权利要求15所述的像素电路，其中该像素电路包含于一像素矩阵中，并且其中该第二参考晶体管的该第二电极耦接至一第三电容，其中该第三电容包含于该像素矩阵内的另一像素电路内。

20.如权利要求19所述的像素电路，其中当该选择晶体管第二次被导通时，该数据线上的一数据电压被供应至该第二参考晶体管，并且当该第二参考晶体管被导通时，该数据电压被储存于该第二电容与该第三电容。

21.如权利要求19所述的像素电路，其中当该选择晶体管第二次被关闭时，该第二发射信号线上的一电压产生变化，并且于该电压变化期间，该第二参考晶体管由被导通切换为被关闭。

22.如权利要求21所述的像素电路，其中因应该第二发射信号线上的该电压变化，该第二驱动晶体管的该控制电极的一电压被改变，使得该第二驱动晶体管被导通，以提供该电流至该第二发光元件。