CN102832124A - 氮化物半导体装置的制造方法 - Google Patents

氮化物半导体装置的制造方法 Download PDF

Info

Publication number
CN102832124A
CN102832124A CN2012101959717A CN201210195971A CN102832124A CN 102832124 A CN102832124 A CN 102832124A CN 2012101959717 A CN2012101959717 A CN 2012101959717A CN 201210195971 A CN201210195971 A CN 201210195971A CN 102832124 A CN102832124 A CN 102832124A
Authority
CN
China
Prior art keywords
buffer layer
high resistance
resistance buffer
nitride semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101959717A
Other languages
English (en)
Inventor
大野彰仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102832124A publication Critical patent/CN102832124A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的课题在于获得可以避免高电阻缓冲层的晶体品质劣化的氮化物半导体装置的制造方法。其中，通过使用有机金属原料作为III族原料、使用肼衍生物的有机化合物作为V族原料的MOCVD法，在SiC基板(1)上形成碳浓度被控制在1018cm－ 3以上的由氮化物半导体制造的AlN高电阻缓冲层(2)。在AlN高电阻缓冲层(2)上形成具有低于AlN高电阻缓冲层(2)的电阻值的GaN电子渡越层(3)和Al0.2Ga0.8N供电子层(4)。

Description

氮化物半导体装置的制造方法
技术领域
本发明涉及在基板上形成由氮化物半导体制造的高电阻缓冲层的氮化物半导体装置的制造方法。
背景技术
使用氮化物半导体的场效应晶体管(FET：Field Effect Transistor)中，为了降低缓冲层中的漏泄电流或提高耐压，而将缓冲层高电阻化。提出了通过在氮化物半导体中掺杂碳作为杂质来实现高电阻化的方法(例如参照专利文献1～3)。MOCVD法中，使用通过降低生长温度、生长压力、V/III比等、由III族原料的甲基或乙基等掺杂碳的方法。
[现有技术文献]
[专利文献]
[专利文献1] 日本特开2000-68498号公报
[专利文献2] 日本专利第4429459号公报
[专利文献3] 日本特开2007-251144号公报。
发明内容
以往的碳掺杂方法中，由于降低生长温度、生长压力、V/III比等，因而会在最优的晶体生长条件范围之外。由此，存在如下问题：不能避免产生氮空穴等晶体品质的劣化，不能充分降低漏泄电流。
本发明是为了解决上述问题而进行的，其目的在于，得到可以避免高电阻缓冲层的晶体品质劣化的氮化物半导体装置的制造方法。
本发明所述的氮化物半导体装置的制造方法的特征在于，具备如下工序：通过使用有机金属原料作为III族原料、使用肼衍生物的有机化合物作为V族原料的MOCVD法，在半导体基板上形成碳浓度被控制为1018cm－3以上的由氮化物半导体制造的高电阻缓冲层的工序；和在上述高电阻缓冲层上形成具有低于上述高电阻缓冲层的电阻值的氮化物半导体层的工序。
通过本发明，可以避免高电阻缓冲层的晶体品质的劣化。
附图说明
[图1] 为表示本发明的实施方式1的氮化物半导体装置的截面图。
[图2] 为表示碳浓度的NH3/UDMHy供给摩尔比依赖性的图。
[图3] 为表示本发明的实施方式3的氮化物半导体装置的截面图。
[图4] 为表示本发明的实施方式4的氮化物半导体装置的截面图。
[图5] 为表示本发明的实施方式5的氮化物半导体装置的截面图。
符号说明
1 SiC基板(半导体基板)
2 AlN高电阻缓冲层(高电阻缓冲层)
3 GaN电子渡越层(氮化物半导体层)
4 Al0.2Ga0.8N供电子层(氮化物半导体层)
8 GaN高电阻缓冲层(高电阻缓冲层)
9 Si基板(半导体基板)
10a、10b、10c AlGaN高电阻缓冲层(高电阻缓冲层)
11 高电阻缓冲层(高电阻缓冲层)。
具体实施方式
参照附图对本发明的实施方式的氮化物半导体装置的制造方法进行说明。对于相同或相对应的构成要素附以相同符号，有时省略重复说明。
实施方式1.
图1为表示本发明的实施方式1的氮化物半导体装置的截面图。在SiC基板1上设置层厚300nm的AlN高电阻缓冲层2。在AlN高电阻缓冲层2上设置层厚1μm的GaN电子渡越层3。在GaN电子渡越层3上设置层厚25nm的Al0.2Ga0.8N供电子层4。在Al0.2Ga0.8N供电子层4上设置栅电极5、源电极6和漏电极7。AlN高电阻缓冲层2中，碳浓度被控制为1018cm－3以上，具有比GaN电子渡越层3和Al0.2Ga0.8N供电子层4高的电阻值。
接着，对本发明的实施方式1的氮化物半导体装置的制造方法进行说明。作为晶体生长方法使用MOCVD法。作为III族原料，使用作为有机金属化合物的三甲基镓(TMG)、三甲基铝(TMA)、三甲基铟(TMI)。作为V族原料，使用氨(NH3)气、二甲基肼(UDMHy)。作为这些原料气体的载气，使用氢(H2)气、氮(N2)气。
首先，使用TMA和UDMHy在SiC基板1上形成AlN高电阻缓冲层2。接着，使用TMG和NH3在AlN高电阻缓冲层2上形成GaN电子渡越层3。接着在GaN电子渡越层3上形成Al0.2Ga0.8N供电子层4。然后，在Al0.2Ga0.8N供电子层4上形成栅电极5、源电极6和漏电极7。通过以上工序制造场效应晶体管。
本实施方式中，形成AlN高电阻缓冲层2时，作为V族原料，使用UDMHy。由此，不会降低生长温度、生长压力、V/III比等，如下述化学式所示由TMA或UDMHy游离的甲基容易进入到晶体中，因而可以得到高电阻且没有氮空穴的晶体。因此，可以避免AlN高电阻缓冲层2的晶体品质的劣化。此外，通过二次离子质谱(SIMS：Secondary Ion Mass Spectroscopy)测定的AlN高电阻缓冲层2的碳浓度为1×1020cm－3，通过霍尔效应法测定的AlN高电阻缓冲层2的比电阻值表现出1×106Ωcm以上的高电阻值。结果可以充分降低场效应晶体管的漏泄电流，可以确保充分的耐压。进一步地，由于AlN高电阻缓冲层2具有高于SiC基板1的电阻值，因而可以抑制基板中的损失，可以得到高频特性良好的场效应晶体管。
[化1]
Figure 488842DEST_PATH_IMAGE001
而且，还可以使用Si基板、蓝宝石基板、GaN基板等来替代SiC基板1。
实施方式2.
在实施方式2中，形成AlN高电阻缓冲层2时，作为V族原料使用UDMHy和NH3。除此之外的制造方法与实施方式1相同。
图2为表示碳浓度的NH3/UDMHy供给摩尔比依赖性的图。由该图可知，通过使NH3相对于UDMHy的供给摩尔比为30以下，可以将碳浓度控制为1018cm－3以上，而不会改变对晶体品质有影响的生长温度、生长压力。结果可以得到例如具有100Ωcm～1×107Ωcm的所需电阻率的AlN高电阻缓冲层2，因此结构设计变得容易。而且，通过在晶体生长中改变NH3/UDMHy供给摩尔比，也可以在膜厚方向上改变碳浓度。
实施方式3.
图3为表示本发明的实施方式3的氮化物半导体装置的截面图。在SiC基板1上设置层厚300nm的AlN高电阻缓冲层2。在AlN高电阻缓冲层2上设置层厚0.5μm的GaN高电阻缓冲层8。在GaN高电阻缓冲层8上设置层厚0.5μm的GaN电子渡越层3。在GaN电子渡越层3上设置层厚25nm的Al0.2Ga0.8N供电子层4。在Al0.2Ga0.8N供电子层4上设置栅电极5、源电极6和漏电极7。AlN高电阻缓冲层2和GaN高电阻缓冲层8中，碳浓度被控制为1018cm－3以上，具有比GaN电子渡越层3和Al0.2Ga0.8N供电子层4高的电阻值。
接着，对本发明的实施方式3的氮化物半导体装置的制造方法进行说明。首先，与实施方式1同样地使用TMA和UDMHy在SiC基板1上形成AlN高电阻缓冲层2。接着，使用TMG和UDMHy在AlN高电阻缓冲层2上形成GaN高电阻缓冲层8。
接着，与实施方式1同样地形成GaN电子渡越层3、Al0.2Ga0.8N供电子层4、栅电极5、源电极6和漏电极7。通过以上工序制造场效应晶体管。
本实施方式中，形成GaN高电阻缓冲层8时，作为V族原料使用UDMHy。由此，不会降低生长温度、生长压力、V/III比等，如下述化学式所示由TMG或UDMHy游离的甲基容易进入到晶体中，因而可以得到高电阻且没有氮空穴的晶体。因此，可以避免GaN高电阻缓冲层8的晶体品质的劣化。此外，通过二次离子质谱(SIMS：Secondary Ion Mass Spectroscopy)测定的GaN高电阻缓冲层8的碳浓度为1×1020cm－3，通过霍尔效应法测定的GaN高电阻缓冲层8的比电阻值表现出1×106Ωcm以上的高电阻值。结果可以充分降低场效应晶体管的漏泄电流，可以确保充分的耐压。
[化2]
Figure 219032DEST_PATH_IMAGE002
进一步地，由于AlN高电阻缓冲层2和GaN高电阻缓冲层8层叠，因而可以降低SiC基板1与AlN高电阻缓冲层2的界面、以及AlN高电阻缓冲层2与GaN高电阻缓冲层8的界面的泄漏通道。此外，由于AlN高电阻缓冲层2或GaN高电阻缓冲层8具有高于SiC基板1的电阻值，因而可以抑制基板中的损失，可以得到高频特性良好的场效应晶体管。
而且，形成GaN高电阻缓冲层8时，作为V族原料可以使用UDMHy和NH3。通过使NH3相对于UDMHy的供给摩尔比为30以下，可以将碳浓度控制为1018cm－3以上，而不会改变对晶体品质有影响的生长温度、生长压力。结果可以得到例如具有100Ωcm～1×107Ωcm的所需电阻率的GaN高电阻缓冲层8，因此结构设计变得容易。
此外，还可以使用Si基板、蓝宝石基板、GaN基板等来替代SiC基板1。虽然列举了AlN高电阻缓冲层2，但是不限于此，可以根据半导体基板的构成物质来选择最优的层。
此外，可以使用GaN、AlN与InN的混晶Inx1Aly1Ga1－x1－y1N(0≤x1、0≤y1、x1+y1<1)层来替代GaN高电阻缓冲层8。形成该层时，作为III族原料使用TMA、TMG、TMI，作为V族原料仅使用UDMHy或使用UDMHy和NH3。
实施方式4.
图4为表示本发明的实施方式4的氮化物半导体装置的截面图。在Si基板9上设置层厚200nm的AlN高电阻缓冲层2。在AlN高电阻缓冲层2上设置混晶比不同的多个AlGaN高电阻缓冲层10a、10b、10c。例如多个AlGaN高电阻缓冲层10a、10b、10c分别为层厚300nm的Al0.5Ga0.5N层、层厚500nm的Al0.3Ga0.7N层、层厚500nm的Al0.2Ga0.8N层。
在AlGaN高电阻缓冲层10c上设置层厚1.0μm的GaN电子渡越层3。在GaN电子渡越层3上设置层厚25nm的Al0.2Ga0.8N供电子层4。在Al0.2Ga0.8N供电子层4上设置栅电极5、源电极6和漏电极7。
AlN高电阻缓冲层2和多个AlGaN高电阻缓冲层10a、10b、10c中，碳浓度被控制为1018cm－3以上，具有比GaN电子渡越层3和Al0.2Ga0.8N供电子层4高的电阻值。
接着，对本发明的实施方式4的氮化物半导体装置的制造方法进行说明。首先，与实施方式1同样地使用TMA和UDMHy在Si基板9上形成AlN高电阻缓冲层2。接着，使用TMG和TMA作为III族原料、使用单独UDMHy或使用UDMHy和NH3作为V族原料在AlN高电阻缓冲层2上形成混晶比不同的多个AlGaN高电阻缓冲层10a、10b、10c。
接着，与实施方式1同样地形成GaN电子渡越层3、Al0.2Ga0.8N供电子层4、栅电极5、源电极6和漏电极7。通过以上工序制造场效应晶体管。
若在Si基板9上形成GaN电子渡越层3、Al0.2Ga0.8N供电子层4等氮化物层，则由于Si与氮化物半导体的晶格常数差及热膨胀率差，而在氮化物半导体层中产生非常大的变形。根据这种变形的尺寸，有可能在氮化物半导体层产生裂纹、引起大的翘曲。与此相对地，在本实施方式中，由于混晶比不同的多个AlGaN高电阻缓冲层10a、10b、10c缓和变形，因而可以得到无裂纹、翘曲降低的良好的场效应晶体管。此外，通过使用Si基板9作为半导体基板，廉价且可以大口径化，然而由于Si基板9的电阻率低于蓝宝石基板、SiC基板，因而在高频特性方面不利。然而，由于AlN高电阻缓冲层2或AlGaN高电阻缓冲层10a、10b、10c具有高于Si基板9的电阻值，因而可以抑制Si基板9中的损失，可以得到高频特性良好的场效应晶体管。由此，在电阻值低的半导体基板上制造场效应晶体管时，优选使用电阻率高于基板、例如1×106Ωcm以上的高电阻缓冲层。
而且，还可以使用混晶比连续地变化的AlGaN高电阻缓冲层来替代混晶比不同的多个AlGaN高电阻缓冲层10a、10b、10c。
实施方式5.
图5为表示本发明的实施方式5的氮化物半导体装置的截面图。设置层厚5nm的AlN层与层厚15nm的GaN层交替层叠40个周期而成的高电阻缓冲层11来替代实施方式4的多个AlGaN高电阻缓冲层10a、10b、10c。其它技术方案与实施方式4相同。
对于AlN层，使用TMA作为III族原料、使用单独UDMHy或使用UDMHy和NH3作为V族原料来形成。对于GaN层，使用TMG作为III族原料、使用单独UDMHy或使用UDMHy和NH3作为V族原料来形成。其它制造方法与实施方式4相同。
由于由多层膜制成的高电阻缓冲层11缓和变形，因而可以得到无裂纹、翘曲降低的良好的场效应晶体管。而且，在本实施方式中，高电阻缓冲层11为AlN层与GaN层交替层叠而成的周期结构，然而也可以使用混晶比不同的InAlGaN层的周期结构。

Claims (7)

1.一种氮化物半导体装置的制造方法，其特征在于，具备如下工序：
通过使用有机金属原料作为III族原料、使用肼衍生物的有机化合物作为V族原料的MOCVD法，在半导体基板上形成碳浓度被控制为1018cm－3以上的由氮化物半导体制造的高电阻缓冲层的工序；和
在所述高电阻缓冲层上形成具有低于所述高电阻缓冲层的电阻值的氮化物半导体层的工序。
2.根据权利要求1所述的氮化物半导体装置的制造方法，其特征在于，所述高电阻缓冲层具有高于所述半导体基板的电阻值。
3.根据权利要求1或2所述的氮化物半导体装置的制造方法，其特征在于，在形成所述高电阻缓冲层时，使用所述肼衍生物的有机化合物和氨作为V族原料。
4.根据权利要求3所述的氮化物半导体装置的制造方法，其特征在于，所述氨与所述肼衍生物的有机化合物的供给摩尔比为30以下。
5.根据权利要求1或2所述的氮化物半导体装置的制造方法，其特征在于，所述高电阻缓冲层具有层叠的AlN高电阻缓冲层和GaN高电阻缓冲层。
6.根据权利要求1或2所述的氮化物半导体装置的制造方法，其特征在于，所述高电阻缓冲层具有混晶比不同的多个层。
7.根据权利要求1或2所述的氮化物半导体装置的制造方法，其特征在于，所述高电阻缓冲层为不同的层交替层叠而成的周期结构。
CN2012101959717A 2011-06-15 2012-06-14 氮化物半导体装置的制造方法 Pending CN102832124A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-133490 2011-06-15
JP2011133490A JP2013004681A (ja) 2011-06-15 2011-06-15 窒化物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN102832124A true CN102832124A (zh) 2012-12-19

Family

ID=45840744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101959717A Pending CN102832124A (zh) 2011-06-15 2012-06-14 氮化物半导体装置的制造方法

Country Status (6)

Country Link
US (1) US20120322245A1 (zh)
JP (1) JP2013004681A (zh)
KR (1) KR20120138652A (zh)
CN (1) CN102832124A (zh)
GB (1) GB2491920A (zh)
TW (1) TW201251019A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762235A (zh) * 2014-01-22 2014-04-30 西安电子科技大学 基于超结漏场板的AlGaN/GaN高压器件及其制作方法
CN104465743A (zh) * 2013-09-19 2015-03-25 富士通株式会社 半导体器件及其制造方法
TWI663635B (zh) * 2016-08-18 2019-06-21 美商雷森公司 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5870574B2 (ja) * 2011-09-21 2016-03-01 住友電気工業株式会社 半導体装置、及び半導体装置の製造方法
JP2013145782A (ja) * 2012-01-13 2013-07-25 Sharp Corp ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP5787417B2 (ja) 2013-05-14 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板
EP3007215A4 (en) * 2013-06-06 2017-06-07 NGK Insulators, Ltd. Group 13 nitride composite substrate, semiconductor element, and production method for group 13 nitride composite substrate
JP6527667B2 (ja) * 2014-04-18 2019-06-05 古河機械金属株式会社 窒化物半導体基板の製造方法
JP2018101701A (ja) 2016-12-20 2018-06-28 住友電工デバイス・イノベーション株式会社 半導体基板およびその製造方法
TWI741781B (zh) * 2020-09-04 2021-10-01 合晶科技股份有限公司 氮化物磊晶片及其製造方法
CN114678411A (zh) * 2020-12-24 2022-06-28 苏州能讯高能半导体有限公司 半导体器件的外延结构、器件及外延结构的制备方法
WO2024084905A1 (ja) * 2022-10-17 2024-04-25 ローム株式会社 窒化物半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126383A (ja) * 1997-07-03 1999-01-29 Furukawa Electric Co Ltd:The 窒化物半導体の結晶成長方法
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
CN101540365A (zh) * 2008-03-18 2009-09-23 三菱电机株式会社 氮化物半导体层压结构、光半导体装置及它们的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3428838B2 (ja) * 1996-12-11 2003-07-22 古河電気工業株式会社 Ｍｉｓ型電界効果トランジスタ
JPH10290051A (ja) * 1997-04-16 1998-10-27 Furukawa Electric Co Ltd:The 半導体装置とその製造方法
JP2002208600A (ja) * 2001-01-10 2002-07-26 Fujitsu Quantum Devices Ltd 半導体装置
KR100533636B1 (ko) * 2003-12-20 2005-12-06 삼성전기주식회사 질화물 반도체 제조방법 및 그에 따라 제조된 질화물반도체구조
US7368368B2 (en) * 2004-08-18 2008-05-06 Cree, Inc. Multi-chamber MOCVD growth apparatus for high performance/high throughput
KR101006480B1 (ko) * 2008-09-08 2011-01-06 서울대학교산학협력단 반도체 박막 구조 및 그 형성 방법
JP2011151074A (ja) * 2010-01-19 2011-08-04 Mitsubishi Electric Corp 窒化物半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126383A (ja) * 1997-07-03 1999-01-29 Furukawa Electric Co Ltd:The 窒化物半導体の結晶成長方法
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
JP2007251144A (ja) * 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
CN101540365A (zh) * 2008-03-18 2009-09-23 三菱电机株式会社 氮化物半导体层压结构、光半导体装置及它们的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465743A (zh) * 2013-09-19 2015-03-25 富士通株式会社 半导体器件及其制造方法
CN103762235A (zh) * 2014-01-22 2014-04-30 西安电子科技大学 基于超结漏场板的AlGaN/GaN高压器件及其制作方法
CN103762235B (zh) * 2014-01-22 2016-06-29 西安电子科技大学 基于超结漏场板的AlGaN/GaN高压器件及其制作方法
TWI663635B (zh) * 2016-08-18 2019-06-21 美商雷森公司 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
US11127596B2 (en) 2016-08-18 2021-09-21 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation

Also Published As

Publication number Publication date
KR20120138652A (ko) 2012-12-26
TW201251019A (en) 2012-12-16
GB201200978D0 (en) 2012-03-07
GB2491920A (en) 2012-12-19
JP2013004681A (ja) 2013-01-07
US20120322245A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
CN102832124A (zh) 氮化物半导体装置的制造方法
US9123534B2 (en) Semiconductor device and method of manufacturing the same
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
JP6731584B2 (ja) 窒化物半導体装置および窒化物半導体基板
US20060081877A1 (en) Semiconductor epitaxial wafer and field effect rtansistor
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
US20110049573A1 (en) Group iii nitride semiconductor wafer and group iii nitride semiconductor device
JP2009021279A (ja) 半導体エピタキシャルウエハ
JP5817283B2 (ja) 半導体装置の製造方法
US20110254014A1 (en) Nitride semiconductor wafer and nitride semiconductor device
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
JP5776344B2 (ja) 半導体装置
CN100470835C (zh) 含有ⅲ族元素基氮化物半导体的电子器件
JP2006196557A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2015207618A (ja) 窒化物半導体基板、窒化物半導体デバイス、窒化物半導体基板の製造方法、及び、窒化物半導体デバイスの製造方法
US20170256635A1 (en) Nitride semiconductor and nitride semiconductor manufacturing method
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP4635444B2 (ja) 電界効果トランジスタ用エピタキシャルウエハ
JP5614130B2 (ja) 半導体装置の製造方法
JP2003218128A (ja) 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ
JP2006114653A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
JP2003224140A (ja) 窒化ガリウム系化合物半導体を用いた電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ
JP2006114654A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121219