CN102779762A - 制造半导体模块的方法以及半导体模块 - Google Patents

制造半导体模块的方法以及半导体模块 Download PDF

Info

Publication number
CN102779762A
CN102779762A CN2012101583253A CN201210158325A CN102779762A CN 102779762 A CN102779762 A CN 102779762A CN 2012101583253 A CN2012101583253 A CN 2012101583253A CN 201210158325 A CN201210158325 A CN 201210158325A CN 102779762 A CN102779762 A CN 102779762A
Authority
CN
China
Prior art keywords
semiconductor module
hole
substrate
top surface
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101583253A
Other languages
English (en)
Other versions
CN102779762B (zh
Inventor
阪井孝江
村上雅启
栉野正彦
天野义久
得能真一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102779762A publication Critical patent/CN102779762A/zh
Application granted granted Critical
Publication of CN102779762B publication Critical patent/CN102779762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

为了可靠地将外部屏蔽接地并减少施加在切割刀和外部屏蔽上的负担，用于制造半导体模块的方法包括形成从密封树脂层3的顶部表面延伸至提供在集合衬底100上的接地引线111(112)的洞孔30的洞孔形成步骤，形成由导电材料制成的导电膜从而覆盖至少密封树脂层3的顶部表面、洞孔的内表面20、以及接地引线111(112)的成膜步骤，以及将独立模块部分所包括的多个独立模块部分彼此分离的分离步骤。

Description

制造半导体模块的方法以及半导体模块
背景技术
1.发明领域
本发明涉及制造用树脂密封的半导体模块的方法以及半导体模块。
2.相关技术的描述
诸如移动电话之类的电子器件的半导体模块通常具有含有高频半导体器件以及形成于其中的***电路的高频电路。这需要阻断(屏蔽)高频噪声等，且因此这样的半导体模块被完全地以金属屏蔽外壳覆盖。另一方面，随着最近对于紧凑电子设备的日益增长的需求，存在对于越来越小以及越来越薄的半导体模块的日益增长的需求。
然而，在常规半导体模块中，需要在模块衬底上提供用于附连金属屏蔽外壳的小块(岸面)，这是实现更小和更薄的模块的阻碍。
为了克服这个阻碍，已经提出了没有金属屏蔽外壳的改进的半导体模块(较少金属屏蔽外壳的结构)。接着，将参考相应附图而给出对于改进的半导体模块的描述。图34是常规半导体模块的示意剖面图，且图35到39是说明制造图34中所示的半导体模块的工艺的示意剖面图。
如图34中所示，改进的半导体模块G包括模块衬底91、电子组件92(诸如安装在模块衬底的顶部表面(组件安装表面)上的半导体器件、电容器和电阻器)、密封树脂层93(可由，例如，环氧树脂制成并密封电子组件92)、以及形成在密封树脂层93表面上的外部屏蔽94。
信号导体911被形成在模块衬底91的组件安装表面上，且电子组件92经由接合引线Bw连接至信号导体911或经由其端子而直接连接至信号导体911。在模块衬底内，形成有接地线913，其包括在其下表面中的暴露部分。外部屏蔽94由导电材料形成来覆盖密封树脂层93的顶部和侧部表面。外部屏蔽94在其面对模块衬底91的侧部部分处与接地线913相接触。通过与接地线913相接触，外部屏蔽94被接地。以此方式，可能阻碍(提供屏蔽于)由于例如电磁场或静电所引起的不利影响(诸如高频噪声)。
该改进的半导体模块以如下工艺被制造。集合衬底910被切开为模块衬底91之前，执行安装步骤来将电子组件92安装在集合衬底910的顶部表面上(见图35)。然后，通过使用诸如印刷法之类的常规已知方法，执行密封步骤来形成密封树脂层93，其用诸如环氧树脂之类的绝缘树脂密封集合衬底910的顶部表面(见图36)。此处，集合衬底910具有以使多个单独模块部分(将被切开并被划分为模块衬底91)设置于其内的结构。
然后，执行第一切割步骤以从密封树脂层93的顶部表面侧通过使用切割刀片来形成密封树脂层93中的裂缝，对应于单独模块部分之间的边界。在所述第一切割步骤中，裂缝形成在密封树脂层93中，且同时，将集合衬底910的一些部分切去来将形成在集合衬底910中的接地线910暴露于顶部表面侧(见图37)。
通过使用诸如印刷方法之类的常规已知方法，将导电胶装填入形成于密封树脂层93中的裂缝中(装填步骤)。此时，装填在裂缝中的导电胶与集合衬底910中的接地线913相接触。进一步，其中形成了裂缝(被填充了导电胶)的密封树脂层93的顶部表面被涂层有导电胶(涂层步骤，见图38)。如图38中所示，通过被装填入裂缝且被应用于涂层密封树脂层93的顶部表面从而被与接地线913相接触，导电胶被接地。注意，导电胶层用作半导体模块G的外部屏蔽94。
执行第二切割步骤，通过使用薄于裂缝宽度的切割刀片(该切割刀片薄于在第一切割步骤中使用的切割刀片)，来在模块之间的边界部分处(即，在被填充了导电胶的每一个裂缝的中间部分处)切开集合衬底910(见图39)。因此，由于在第二切割步骤中所使用的切割刀片薄于在第一切割步骤中所使用的切割刀片，在第二切割步骤之后在所完成的半导体模块G(见图34)的侧表面上形成外部屏蔽94，这使得可能安全地接地外部屏蔽94(见JP-A-2004-172176)。
图40是示出集合衬底在第二切割步骤中被切开为半导体模块之前的集合衬底的平面图。通过使用切割刀片(第二切割步骤)来切开集合衬底910而制造多个半导体模块G，其中模块被二维地设置。
然而，在这个方法中制造半导体模块(其中在第一切割步骤中形成的裂缝被填充导电胶)时，切割刀片和导电胶在第二切割步骤中在较大面积上彼此接触。充填至裂缝中的导电胶含有金属组分，且这在切割刀片在第二切割步骤中切开导电胶时，导致在切割刀片上施加较重负担。
此外，这导致源于切割刀片消除或切断外部屏蔽(由导电胶制成)时的缺陷的很大风险，由于与切割刀片的摩擦，外部屏蔽可能被剥落或切去。此外，在第二切割步骤中移除了大量导电胶。这些不便之处易于导致低产量和高成本。
发明内容
鉴于上述情况已作出本发明，且本发明的目的在于提供制造半导体模块的方法，其使得可能安全地接地外部屏蔽并减少施加于切割刀片和外部密封上的负担。
本发明的另一个目的是提供不仅紧凑且薄而高度可生产的半导体模块。
为实现上述目的，根据本发明的一个方面，制造半导体模块的方法包括：在集合衬底的顶部表面的单独模块部分上安装电子组件的安装步骤；用密封树脂层密封其上安装了电子组件的顶部表面的密封步骤；洞孔形成步骤，用于形成从密封树脂层的顶部表面延伸至提供在集合衬底处的接地引线的洞孔；成膜步骤，用于形成由导电材料制成的导电膜从而覆盖至少密封树脂层的顶部表面、洞孔的内部表面、以及接地线；以及分离步骤，用于将单独模块部分所包括的多个单独模块部分彼此分离。
采用这个设置，可能减少导电膜和诸如切割刀片之类的切开装置彼此接触的面积，且这相应地导致在切开装置上施加较低负担，以及相应的较高的产生率。进一步，通过在成膜步骤中同时在密封树脂层的顶部表面和洞孔的内部表面上形成导电膜，可能安全地接地导电膜，且这导致相应被增强的阻碍电磁波等的(屏蔽)性质。
根据本发明的优选实施例，其中在单独模块部分中设置接地引线的衬底可被用作集合衬底。
这防止在分离步骤中切开衬底等的切割刀片与接地引线(其由金属制成(且坚硬))相接触，且因此，可能不仅减少了金属片散射还减少了在切割刀片上施加的负担。
根据本发明的优选实施例，其中提供多个接地引线作为每一个单独模块部分的接地引线的衬底可被用作集合衬底，且在优选实施例中的洞孔形成步骤可形成达到接地引线的多个洞孔。
采用这个设置，所制造的半导体模块的导电膜连接至位于多个位置的接地引线。这使得有可能安全地接地导电膜。
根据本发明的优选实施例，其中在最外面的引线层中设置接地引线的衬底可被用作集合衬底。
根据本发明的优选实施例，作为集合衬底，其中在接地引线上形成阻焊剂的衬底可被用作集合衬底，且在洞孔形成步骤中可将密封树脂层和阻焊剂从洞孔中移除。
根据本发明的优选实施例，其中在内部引线层中设置接地引线的衬底可被用作集合衬底。
根据本发明的优选实施例，其中在接地引线和密封树脂层之间形成洞孔的区域处没有形成其他引线的衬底可被用作集合衬底。
为实现上述目的，根据本发明的另一个方面，制造半导体模块的方法包括：在集合衬底的顶部表面的独立模块部分上安装电子组件的安装步骤；用密封树脂层密封其上安装有电子组件的顶部表面的密封步骤；洞孔形成步骤，用于形成穿透集合衬底与密封树脂层的洞孔；成膜步骤，用于形成由导电材料制成的导电膜从而覆盖密封树脂层的顶部表面以及洞孔的内部表面；以及分离步骤，用于将单独模块部分所包括的多个单独模块部分彼此分离。
根据本发明的优选实施例，洞孔形成步骤可形成洞孔，以使洞孔穿透集合衬底的没有形成引线的部分。
根据本发明的优选实施例，洞孔形成步骤可形成多个洞孔作为洞孔，从而这些多个洞孔中的至少一个被形成在单独模块部分的边缘上。
根据本发明的优选实施例，单独模块部分可具有矩形形状，且洞孔形成步骤在单独模块部分的角落处可形成多个洞孔中的至少一个。
根据本发明的优选实施例，洞孔形成步骤可跨越多个独立模块部分中的两个或更多个而形成多个洞孔中的至少一个。
根据本发明的优选实施例，成膜步骤可在洞孔的内表面上以导电材料不填充洞孔的方式形成导电膜。
利用这个设置，可能减少在分离步骤中所使用的诸如切割刀片之类的切开装置与导电膜彼此接触的面积，且减少了导电材料的切割中的散射。还可能减少引线切割中的散射。
根据本发明的优选实施例，可能进一步包括凹槽形成步骤，用于在密封树脂层中形成具有不到达集合衬底的深度的凹槽，在密封步骤之后但在成膜步骤之前执行该凹槽形成步骤。
根据本发明的优选实施例，可能进一步包括凹槽形成步骤，用于在密封树脂层中形成深至切断集合衬底的部分的凹槽，在密封步骤之后但在成膜步骤之前执行该凹槽形成步骤。
根据本发明的优选实施例，成膜步骤同样可在凹槽的内表面上以导电膜不填充凹槽的方式形成导电膜。
利用这个设置，可能减少在分离步骤中所使用的诸如切割刀片之类的切开装置与导电膜彼此接触的面积，且减少了导电材料的切割中的散射。还可能减少引线切割中的散射。
利用这个设置，导电膜还用于减少水分流入密封树脂层，且进一步，通过形成深至切断集合衬底的部分的导电膜，可能获得减少水分等形式的水的侵入的效果。这有助于减少在回流焊接中发生的树脂的破裂等的风险。
利用这个设置，可能减少在分离步骤中所使用的诸如切割刀片之类的切开装置与导电膜彼此接触的面积，且减少了导电材料的切开中的散射。还可能减少引线切开中的散射。
通过使用上述方法制造的半导体模块的示例包括在设置有多个独立操作的模块部分的半导体模块。
附图说明
[图1]根据本发明的半导体模块的示例的透视图；
[图2]图1中所示的半导体模块沿图1的线II-II的剖面图；
[图3]图1中所示的半导体模块沿图1的线III-III的剖面图；
[图4]示出其中在集合衬底上安装有电子组件的状态的平面图；
[图5]图4中所示的集合衬底沿图4的线V-V的剖面图；
[图6]示出在密封步骤后的集合衬底的平面图；
[图7]图6中所示的集合衬底沿图6的线VII-VII的剖面图；
[图8]图6中所示的集合衬底沿图6的线VIII-VIII的剖面图；
[图9]示意地示出洞孔形成步骤的平面图；
[图10]在图9中所示的洞孔形成步骤之后的集合衬底的剖面图；
[图11]其中在洞孔形成步骤中形成金属膜的状态中的集合衬底的平面图；
[图12]图11中所示的集合衬底沿图11的线XII-XII的剖面图；
[图13]图11中所示的集合衬底沿图11的线XIII-XIII的剖面图；
[图14]示出在切割步骤中切开的集合衬底的平面图；
[图15]图14中所示的集合衬底沿图14的线XV-XV的剖面图；
[图16]图14中所示的集合衬底沿图14的线XVI-XVI的剖面图；
[图17]根据本发明的半导体模块的另一个示例的透视图；
[图18]图17中所示的半导体模块沿图17的线XVIII-XVIII的剖面图；
[图19]图17中所示的半导体模块沿图17的线XIX-XIX的剖面图；
[图20]其中在密封步骤之后在密封树脂的表面中形成凹槽的集合衬底的平面图；
[图21]图20中所示的集合衬底沿图20的线XXI-XXI的剖面图；
[图22]示意地示出洞孔形成步骤的平面图；
[图23]在图22中所示的洞孔形成步骤之后的集合衬底的剖面图；
[图24]在其上形成膜之后的集合衬底的平面图；
[图25]图24中所示的集合衬底沿图24的线XXV-XXV的剖面图；
[图26]图24中所示的集合衬底沿图24的线XXVI-XXVI的剖面图；
[图27]示出在切割步骤中切开的集合衬底的剖面图；
[图28]根据本发明的半导体模块的又一个示例的透视图；
[图29]图28中所示的半导体模块沿图28的线XXIX-XXIX的剖面图；
[图30]图28中所示的半导体模块沿图28的线XXX-XXX的剖面图；
[图31]根据本发明的半导体模块的又一个示例的透视图；
[图32]图31中所示的半导体模块的剖面图；
[图33]示出其中在安装衬底上安装了图32中所示的半导体模块的状态的剖面图；
[图34]常规半导体模块的被改进版本的示意剖面图；
[图35]示出在制造常规半导体模块中所执行的安装步骤的示意剖面图；
[图36]示出在制造常规半导体模块中所执行的密封步骤的示意剖面图；
[图37]示出在制造常规半导体模块中所执行的第一切割步骤的示意剖面图；
[图38]示出在制造常规半导体模块中所执行的装填步骤的示意剖面图；
[图39]示出在制造常规半导体模块中所执行的第二切割步骤的示意剖面图；
[图40]示出常规集合衬底的示意平面图；
[图41]根据本发明的半导体模块的又一个示例的透视图；
[图42]图41中所示的半导体模块沿图41的线XLII-XLII的剖面图；
[图43]图41中所示的半导体模块沿图41的线XLIII-XLIII的剖面图；
[图44]其中在密封步骤之后在密封树脂的表面中形成有洞孔的集合衬底的平面图；
[图45]图44中所示的集合衬底沿图44的线XLV-XLV的剖面图；
[图46]示意地示出凹槽形成步骤的平面图；
[图47]图46中所示的集合衬底沿图46的线XLVII-XLVII的剖面图；
[图48]在其上形成膜之后的集合衬底的平面图；
[图49]图48中所示的集合衬底沿图48的线XLIX-XLIX的剖面图；
[图50]图48中所示的集合衬底沿图48的线L-L的剖面图；
[图51]示出在切割步骤中被切开之后的集合衬底的剖面图；
[图52]根据本发明的半导体模块的又一个示例的透视图；
[图53]图52中所示的半导体模块沿图52的线LIII-LIII  的剖面图；
[图54]图52中所示的半导体模块沿图52的线LIV-LIV的剖面图；
[图55]其中在密封步骤之后在密封树脂的表面中形成有凹槽的集合衬底的平面图；
[图56]图55中所示的集合衬底沿图55的线LVI-LVI的剖面图；
[图57]示意地示出洞孔形成步骤的平面图；
[图58]在图57中所示的洞孔形成步骤之后的集合衬底的剖面图；
[图59]在其上形成膜之后的集合衬底的平面图；
[图60]图59中所示的集合衬底沿图59的线LX-LX的剖面图；
[图61]图59中所示的集合衬底沿图59的线LXI-LXI的剖面图；
[图62]示出在切割步骤中被切开之后的集合衬底的剖面图。
具体实施方式
下文将参考附图描述本发明的实施例。部件的附图标记和(或)阴影有时可能被省略以便于描述，且在这样的情况下，会涉及不同的附图。
(第一实施例)
图1是根据本发明的半导体模块的示例的示意透视图，图2是图1中所示半导体模块的沿图1中的线II-II的剖面图，且图3是图1中所示半导体模块的沿图1中的线III-III的剖面图。首先，参考图1到3，将给出根据本发明的半导体模块A的设置的描述。
如图1到3中所示，根据本发明的半导体模块A从上面看(在平面图中)具有正方形形状。半导体模块A包括模块衬底1、安装在模块衬底1的顶部表面(主表面；下文可被称为组件安装表面)上的多个电子组件2、密封含有电子组件的模块衬底1的顶部表面的密封树脂层3、覆盖密封树脂层3的顶部表面的外部屏蔽4、以及和外部屏蔽4一体地形成的连接部分5。模块衬底1是本发明的“衬底”的示例，且，模块衬底1可通过下文描述的切开集合衬底100而获得。顺便提及，在实际制造过程中，在电子组件被安装且密封树脂3、外部屏蔽4、连接部分5等被形成之后切开集合衬底100，且下文将描述集合衬底100的细节。
模块衬底1是具有预确定厚度的多层衬底，且在平面图中具有正方形形状。在模块衬底1的顶部表面上，形成有顶部表面引线11，其为以预确定图案形成的导电膜，且将电连接至电子组件2的端子。进一步，在模块衬底1的底部表面上，形成有底部表面引线12，其也为以预确定图案形成的导电膜。另外，包括多个层的模块衬底1，还具有形成在层间的内层引线13。此处，顶部表面引线11、底部表面引线12、以及内层引线13每一个都是由诸如铜之类的低电阻金属薄膜形成的。
顶部表面引线11包括连接至电子组件2的接地端子的顶部表面接地引线111。类似地，底部表面引线12包括底部表面接地引线121；当半导体模块A被安装在没有示出的安装衬底上时，底部表面接地引线121连接至安装衬底的接地线。顶部表面接地引线111和底部表面接地引线121通过通孔14彼此连接；因此，当半导体模块A被安装在安装衬底上时，底部表面接地引线121被接地且顶部表面接地引线111也被接地。
注意，内层引线13也可包括接地引线(未示出)。优选的是将被包括在内层引线13中的接地引线被形成在与其被形成之处的层尽可能一样宽的区域上。通过以此方式在内层引线13中形成大接地引线，可能阻碍(提供屏蔽于)由来自模块衬底1的底部表面侧的电磁场、静电等引起的不利影响(诸如高频噪声)。
顶部表面引线11和底部表面引线12、以及内层引线13也用作用于传输电信号的引线。当半导体模块A被安装在安装衬底上时，位于半导体模块A之外的设备和安装在半导体模块A上的电子组件2之间的信号的发送与接收经由顶部表面引线11、底部表面引线12、以及内层引线13执行。
如图2中所示，安装在模块衬底1的顶部表面上的多个电子组件2包括，例如，半导体器件21和诸如电阻器、电感器和电容器之类的无源组件22。根据目标功能而适当地选择多个电子组件2，且电子组件2被安装在模块衬底1的组件安装表面上。例如，在其中半导体模块A被用作移动电话的无线电传输/接收模块的情况下，使用RF-IC(射频集成电路)等作为半导体器件21。
无源组件22是芯片类型的电子组件(芯片组件)。无源组件22被如此设置以使外部端子电极被形成在由例如煅烧陶瓷形成的主体的两侧上。
上述的多个电子组件2各自被安装在模块衬底1的顶部表面上的预确定的位置处，且藉此，电子组件2经由模块衬底1的顶部表面引线11(见图2)连接至彼此或接地。以此方式，在半导体模块A中形成集成电路。附带地，在半导体模块A中，被安装在模块衬底1的顶部表面上的半导体器件21是形成在WL-CSP(芯片级别芯片尺寸封装)中的IC。进一步，在一些情况下，如果必要的话，在模块衬底1上还安装有诸如BPF(带通滤波器)或晶体振荡器之类的组件。
在其上安装了电子组件2的模块衬底1的顶部表面，如上已经所述的，与电子组件2一起，被覆盖有密封树脂层3。密封了电子组件2并用作绝缘层的密封树脂层3，被形成为覆盖模块衬底1的整个顶部表面。密封树脂层3保护电子组件2和顶部表面引线11免受外部应力、水分、和污染物的影响。密封树脂层3由诸如环氧树脂之类的绝缘树脂形成。注意，这并不限制密封树脂层3的组分，且可采用各种树脂等的材料，只要它能密封模块衬底1的顶部表面以及电子组件2。
在半导体模块A中，形成有凹槽Cg，每一个在截面上看是扇形的，位于半导体模块A的四个角落，凹槽Cg从半导体模块A的顶部表面延伸至底部表面。凹槽Cg，从半导体模块A的顶部表面开始，穿透密封树脂层3，且到达模块衬底1的顶部表面。
且，形成外部屏蔽4来覆盖密封树脂层3的顶部表面。外部屏蔽4是由例如铜、镍等制成的导电金属膜。在氧化物半导体模块A中，外部屏蔽4完全地覆盖了密封树脂层3的顶部表面，且紧紧地固定于密封树脂层3。进一步，在凹槽Cg内提供连接部分5；用与外部屏蔽4一样的金属来形成连接部分5从而与外部屏蔽4一体(电连接)。
每一个连接部分5包括内圆周部分51(其被如此设置从而覆盖相应的凹槽Cg的内圆周表面)、以及接触部分52，其被形成在与位于外部屏蔽4一侧处的内部圆周部分的另一端部相对的内圆周部分的端部处且电连接至形成在模块衬底1的顶部表面上的顶部表面接地引线111。由于连接部分5电连接至顶部表面接地引线111，形成为与连接部分5(内圆周部分51)一体的外部屏蔽也被电连接至顶部表面接地引线111。此处，如图3中所示，顶部表面接地引线111通过通孔14，连接至形成于模块衬底1的底部表面上的底部表面接地引线121。且，通过底部表面接地引线被接地(例如，通过连接至安装衬底的接地线)，外部屏蔽4也被接地。
这容许外部屏蔽4用作电磁屏蔽，以阻碍(提供屏蔽于)由于例如电磁场或静电所引起的不利影响(诸如高频噪声)。此处，半导体模块A的侧表面没有覆盖有外部屏蔽4，不过半导体模块4对于外部屏蔽4(其没有覆盖侧表面)而言足够薄以施加令人满意的屏蔽效果。
此外，在半导体模块A中，接触部分52之一与设置在模块衬底1的顶部表面上的顶部表面接地引线111相接触。顶部表面接地引线111和接触部分52都被形成为平面形状，且这容许顶部表面接地引线111和接触部分在较大面积上彼此接触。这使得可能确保外部屏蔽4的接地。
顶部表面接地引线可被形成为位于从模块衬底1边缘向内，像连接至图3右侧的另一个连接部分5的顶部表面接地引线112。涉及顶部表面接地引线112的特征以及效果与将在下文中给出的制造方法的描述一起给出。注意，尽管半导体模块A具有形成在其四个角落处的连接部分5，这并不意味着限制，且连接部分5可被以任何方式形成在任何地方，只要外部屏蔽4可被安全地屏蔽。例如，连接部分5可被形成在四个角落的至少一个角落上，或可被形成在四个角落之外的其他位置处。
接着，参考合适附图，将给出制造本发明的半导体模块A的方法的描述。图4到16是示意地示出在制造半导体模块A过程中所执行的步骤的图。
图4是示出其中电子组件被安装在集合衬底上的状态的平面图，而图5是图4中所示的集合衬底的剖视图。尽管在图4中没有示出作为引线图案的顶部表面引线11，实际可假设顶部表面引线11被等同地形成在每一个作为模块衬底1的集合衬底100的每一个部分中。在图4中，水平方向被称为方向X，图中与方向X垂直的方向被称为方向Y。还有，在图4中的集合衬底100中，在顶部表面引线11中，为简洁起见仅示出了用作接地线的顶部表面接地引线。
首先，制备了集合衬底100，具有其中模块衬底1被设置并被组合的形状。集合衬底100是多层衬底，且集合衬底100包含在形状上和尺寸上相同的多个独立模块部分101。此处，在图4中，为了定义每一个独立模块部分101，用交替的点和划线(边界线)来指示边界；然而，在实际的集合衬底100中，在独立模块部分101之间没有形成边界线。
此处，独立模块部分101是将要彼此分离成为模块衬底1且形状为正方形的那些部分。之后，在切割步骤中，沿着在方向X和Y中的独立模块部分101之间所提供的切割线(未示出)而分割集合衬底100，独立模块部分101被彼此分离而成为模块衬底1。注意，切割线可实际地形成在集合衬底100上，或者可以是在切割机的控制部分中存储为定位信息(坐标、长度等)的虚拟线。
集合衬底10包括顶部表面引线11、底部表面引线12和内层引线13。此处，在所有的独立模块部分101中，顶部表面引线11、底部表面引线12、以及内层引线13在形状和尺寸上分别都是相同的。
如在图4和5中所示，在具有其中模块衬底1被设置与组合的形状的集合衬底100的顶部表面(组件安装表面)上，通过焊接安装了诸如半导体器件21和无源组件22之类的多个电子组件2(安装步骤)。顶部表面引线11由多个引线图案形成，且多个电子组件2的端子被安装为每一个连接至顶部表面引线11的预确定的一个。顶部表面接地引线111被形成为部分地覆盖独立模块部分101。现在将给出关于顶部表面接地引线111的详细描述。
如图4中所示，在平面图上，顶部表面接地引线111是圆形的，且顶部表面接地引线111被设置为以使在独立模块部分101的每一个角落处有一个顶部表面接地引线111。在集合衬底100中，独立模块部分101是被两维地设置的且彼此之间间隔均匀，且因此，在独立模块部分101的角落聚集处的每一个位置形成顶部表面接地引线111。此处，顶部表面接地引线111和独立模块部分101彼此覆盖之处的每一个部分是扇形的。在之后所要描述的切割步骤中，集合衬底100被切开为其中设置有顶部表面引线111的状态，使得在平面图中具有扇形形状的顶部表面接地引线111位于每一个模块衬底1的四个角落处。
在设置于集合衬底100上的顶部表面接地引线中，图中从右数第二个位于中间行中的引线可由顶部表面接地引线112所替代，顶部表面接地引线112的每一个被独立地形成于独立模块部分101的相应一个的角落中。注意，集合衬底100可如图4中所示，包括顶部表面接地引线111和顶部表面接地引线112二者，或者，集合衬底100可仅包括顶部表面接地引线111或者顶部表面接地引线112。
在半导体模块A中，电子组件2是表面安装的，例如在如下程序中安装电子组件。首先，通过使用印刷法，焊糊被施加在形成于集合衬底100顶部表面上的顶部表面引线11。然后，通过使用安装机，设置多个电子组件2(半导体器件21和无源组件22)以使其每一个端子连接至顶部表面引线11的预确定的一个。然后，其中设置了电子组件2的集合衬底100在回流炉中被加热来融化焊料，且藉此，电子组件2被固定至顶部表面引线11。此处，阻焊剂可被形成在顶部表面接地引线111和112处从而减少顶部表面接地引线111或顶部表面接地引线112在回流焊接过程中被氧化。通过将接地引线放置在内层中也可获得相同的效果。
由绝缘树脂制成的密封树脂层3，被形成为集合衬底100的顶部表面上，其中多个电子组件2在安装步骤中被安装(密封步骤)。图6是示出密封步骤之后的集合衬底的平面图，图7是沿图6线VII-VII所取的图6中所示的集合衬底的剖面图，且图8是沿图6线VIII-VIII所取的图6中所示的集合衬底的剖面图。
如图6中所示，在安装了电子组件2的集合衬底100的上表面上，通过例如转移模制方法来形成由绝缘树脂制成的密封树脂层3。在密封步骤中所使用的绝缘树脂的示例是环氧树脂。作为热固树脂的环氧树脂，被放置以覆盖集合衬底100的顶部表面，然后被加热以固化。在一些情况下，添加无机填充物以调节环氧树脂的流动性(粘度)。如图6中所示，密封树脂层3完全覆盖集合衬底100的顶部表面。在转移模制方法中，硬模(例如，金属或碳)被附着至集合衬底100，且环氧树脂被充入硬模。通过对这个状态中的硬模加热，环氧树脂被加热。从硬模接收到热，作为热固树脂的环氧树脂被固化。
在密封步骤之后，每一个剖面形状为圆形的洞孔30，被形成于集合衬底100的密封树脂层3中(洞孔形成步骤)。图9是示意性地示出洞孔形成步骤的平面图，且图10是示出在图9中所示的洞孔形成步骤之后的集合衬底的剖面图。在洞孔形成步骤中，对预确定的部分施加激光Ls从而藉此在密封树脂层3位于顶部表面接地引线111和顶部表面接地引线112上的位置处形成洞孔30。此处，未示出的处理机器，通过基于洞孔30将要形成的位置(将要施加激光Ls之处)的X和Y坐标的值，将激光Ls施加至密封树脂层3位于顶部表面接地引线111，形成洞孔30。
注意，洞孔30是具有小于圆柱形顶部表面接地引线111的外部直径的内直径的圆柱形洞孔，且洞孔30的底部端达到顶部表面接地引线111。即，通过形成洞孔30，移除了位于顶部表面接地引线111上的密封树脂层3的部分。通过使用激光Ls形成了洞孔30，不过这并不意味着限制，可通过使用诸如钻孔机之类的机器而机械地形成、或通过例如蚀刻方法形成洞孔30。可采取这些方法之外的任何方法，只要可准确地形成洞孔30。形成于顶部表面接地引线112上的洞孔30中的一个的形状和尺寸为其适配形成于顶部表面接地引线112的外侧形成的正方形内部。
在其中在顶部表面接地引线111和顶部表面接地引线112处形成阻焊剂的情况下，通过在密封步骤中形成密封树脂层3之后移除阻焊剂，可能确保顶部表面接地引线111和连接部分5的接触部分52之间的电连接。至于如何移除阻焊剂，可能在洞孔形成步骤中通过使用激光移除密封树脂层3的同时移除阻焊剂。
如图9中所示，洞孔30被形成在独立模块部分101的角落所在位置，即，切割线彼此交叉的部分。因此，通过形成一个洞孔30，可在四个独立模块部分101的每一个的角落处形成凹槽Cg，且这有助于获得较高的生产效率。应该注意的是，洞孔30并不一定要在切割线彼此交叉的位置处形成，不过替代地，它们每一个可被形成在独立模块部分101的相应一个中，或可选地，它们每一个可被形成为位于跨相应两个独立模块部分101之间的边界处。还应该注意的是，尽管洞孔30此处被假设为剖面是圆形的，这并不意味着限制，且它们在剖面上可以是椭圆的，或可选地，它们可以是多边形的，例如，在剖面上是正方形的、菱形的，等。
在洞孔形成步骤中形成洞孔30之后，在密封树脂层3的顶部表面上形成金属膜(成膜步骤)。图11是示出在成膜步骤中在其上形成金属膜之后的集合衬底的平面图，图12是沿图11线XII-XII所取的图11中所示的集合衬底的剖面图，且图13是沿图11线XIII-XIII所取的图11中所示的集合衬底的剖面图。如图11到13中所示，在其中形成了密封树脂层3然后形成了洞孔30的集合衬底100的顶部表面上，即，在密封树脂层3的顶部表面上，通过电镀方法形成金属膜。在成膜步骤中形成的金属膜以均匀或基本均匀的方式完全覆盖了密封树脂层3的顶部表面。
在成膜步骤中，不仅在密封树脂层3的顶部表面上、还在洞孔30的内圆周表面上形成金属膜(见图13)。进一步，也在洞孔30的底部表面上形成金属膜。即，在成膜步骤中形成的金属膜的一些部分位于洞孔30的底部和内圆周表面上，且洞孔30的底部表面上的金属膜的一部分与顶部表面接地引线111和112相接触。在成膜步骤中形成的金属膜形成例如在图1和3中所示的外部屏蔽4和连接部分5。
如图12和13中所示，外部屏蔽4覆盖密封树脂层3的顶部表面，即安装了电子组件2的模块衬底1(或者在切割步骤之前的集合衬底100)的顶部表面。且，外部屏蔽4经由形成于洞孔30中的连接部分5的内圆周部分51和接触部分52电连接至顶部表面接地引线111和112。顶部表面接地引线111和112通过通孔14电连接至底部表面接地引线121，且因此，例如，当独立半导体模块A被安装在安装衬底上时，底部表面接地引线121被接地，连接至底部表面接地引线121的顶部表面接地引线111、以及连接至顶部表面接地引线112的外部屏蔽4也被接地。优选地，外部屏蔽4由诸如铜之类的低电阻金属制成。
在成膜步骤中外部屏蔽4和连接部分5所形成之处的集合衬底100被切开且分离(切割步骤：分离步骤)。图14是示出切割步骤中的集合衬底的平面图，图15是沿图14线XV-XV所取的图14中所示的集合衬底的剖面图，且图16是沿图14线XVI-XVI所取的图14中所示的集合衬底的剖面图。在切割步骤中，通过移动切割刀Db(以高速旋转)沿着在独立模块部分101之间的边界部分处形成的切割线，独立模块部分101被分开且彼此分离作为独立半导体模块A。
具体地，在切割步骤中，形成在集合衬底100的顶部表面上的多个圆形顶部表面接地引线111每一个被分为四个相同的部分。为此目的，切割刀Db在切割步骤中沿其移动的线(切割线)每一个被设置为沿方向X或方向Y延伸从而穿过两个相邻顶部表面接地引线111之间的中心。通过以此方式设置切割线且通过沿切割线而移动旋转的切割刀Db，可能获得独立半导体模块A，每一个具有在其四个角落每一个处的在平面图上形状为扇形的一个顶部表面接地引线111。
在通过多个步骤形成的每一个半导体模块A中，侧表面是通过切割刀Db被切开而形成的切开表面。因此，在切割步骤中，可能减少金属膜(外部屏蔽4)和切割刀彼此接触的面积。这使得可能减少诸如由于金属膜和切割刀之间的摩擦而引起的外部屏蔽的磨损和碎片之类的不便之处的风险。进一步，通过减少金属膜(外部屏蔽4)和切割刀彼此接触的面积，可能减少在切割刀上施加较重负担的风险，且因此延长了切割刀的寿命，这相应地有助于增强制造半导体模块的生产力。
另外，顶部表面接地引线112被设置在独立模块部分101内，且因此在切割步骤中不会被切割刀Db所切开。这有助于减少施加在切割刀Db上的负担。
此外，由于连接部分5形成在形成于密封树脂层3的侧表面中的凹槽Cg中，且外部屏蔽4经由连接部分5连接至模块衬底1的顶部表面接地引线111或顶部表面接地引线112，相比使用壳体的情况，可能获得更薄且更紧凑的半导体模块。此外，由于连接部分5的接触部分52每一个均位于与顶部表面接地引线111的相应一个相接触的表面中，可防止这个接触变得不稳定。进一步，由于连接部分5被形成在独立模块部分101的每一个的全部四个角落中，可能确保外部屏蔽4的接地，且因此可增强阻隔(提供屏蔽于)由于例如电磁场或静电所引起的不利影响(诸如高频噪声)的效果。
因此，可以较高的生产率而制造本发明的半导体模块A，其紧凑且薄并可以更少的材料制成，。
(第二实施例)
参考相应附图，可给出关于本发明的半导体模块的另一个示例的描述。图17是根据本发明的半导体模块的另一个示例的透视图，图18是沿图17线XVIII-XVIII所取的图17中所示的半导体模块的剖面图，且图19是沿图17线XIX-XIX所取的图17中所示的半导体模块的剖面图注意，在这些附图中所示的半导体模块B具有与半导体模块A相同的设置，除了在图19中右侧所示的外部屏蔽4b和连接部分5连接至被包括在形成于模块衬底1中的内引线13中的接地引线(内层接地引线131)。在形成半导体模块B的部件中，与形成半导体模块A的相似物基本一样的部件被用相同的标记表示且它们的详细描述被省略。
如图17中所示，外部屏蔽4b包括覆盖密封树脂层3的顶部表面的顶部表面屏蔽41b以及覆盖密封树脂层3的侧表面的侧表面屏蔽42b。更具体地，顶部表面屏蔽41b与半导体模块A的外部屏蔽4具有相同的形状，即，顶部表面屏蔽41b是在其四个角落形成为具有扇形截面的正方形平板元件。如附图中所示，侧表面屏蔽42b是矩形板元件，其被形成为覆盖密封树脂层3的侧表面，从而其长度方向的两端每一个连接至连接部分5的相应一个。侧表面屏蔽42b在其长侧中的一个处连接至顶部表面屏蔽41b(见图17和18)。此处，在附图中所示的外部屏蔽4b中，顶部表面屏蔽41b和侧表面屏蔽42b彼此一体地形成。类似地，侧表面屏蔽42b和连接部分5也被一体地形成。
在半导体模块B中，如在半导体模块A中一样，连接部分5电连接至形成于模块衬底1的顶部表面上的顶部表面接地引线111。藉此，外部屏蔽4b被接地，即，顶部表面屏蔽41b和侧表面屏蔽42b被接地。这使得可能改进外部屏蔽4b阻隔(提供屏蔽于)由于例如电磁场或静电所引起的不利影响(诸如高频噪声)的效果。进一步，由于由绝缘层制成的密封树脂层3被置于模块衬底1和侧表面屏蔽42b之间，可能，在将半导体模块焊接至安装衬底(未示出)中，减少焊料与侧表面屏蔽42b接触，且因此减少电路的短路。
还有，如图19中所示，连接部分5连接至被包括在安装衬底1的内层引线13中的接地引线(内层接地引线131)。典型多层衬底一般包括大面积内层接地引线131。通过将连接部分5连接至内层接地引线131，外部屏蔽4可以其之间最短距离被连接至大面积接地引线，且这有助于增强外部屏蔽4b的屏蔽效果。进一步，由于还可能省略顶部表面接地引线111，可能减少半导体模块B的尺寸。
附带地，在图19中，仅右边的连接部分5连接至内层接地引线131，不过这并不意味着限制，且位于全部四个角落的连接部分5可被连接至内层接地引线131，或，位于全部四个角落的连接部分5可被连接至顶部表面接地引线111。可选地，可提供至少一个连接部分5连接至内层接地引线131以及至少一个连接部分5连接至顶部表面接地引线111。又可选地，连接部分5可被连接至底部表面接地引线121。
接着，参考合适附图，将给出制造图17中所示的半导体模块B的工艺的描述。图20到26是示意地示出制造图12中所示半导体模块的工艺的部分的图。在制造半导体模块B的工艺中的步骤和制造半导体模块A的步骤相同直到安装步骤和密封步骤。即，将多个电子组件2安装在集合衬底100的上表面上，且然后用绝缘树脂密封集合衬底100的顶部表面。
图20是其中在密封步骤后在密封树脂的表面中形成凹槽的集合衬底的平面图，且图21是沿图20的线XXI-XXI所取的示出图20中所示的集合衬底的剖面图。在密封步骤中在集合衬底100的顶部表面上形成密封树脂层3之后(见图6)，线状凹槽31被形成在密封树脂层3的顶部表面中、被放置(laid)为穿过相邻顶部表面接地引线111。如图21中所示，凹槽31的深度在上下方向中不大于密封树脂层3的厚度，即，厚度被如此设置从而凹槽31的底部表面并不达到集合衬底100。利用这个设置，可能防止形成在集合衬底100的顶部表面上的顶部表面引线11从凹槽31中被暴露。这有助于防止在之后描述的成膜步骤中形成的金属膜与顶部表面引线11电连接。
在凹槽形成步骤中形成凹槽31之后，洞孔30被形成在凹槽31彼此交叉的区域中，即，位于顶部表面接地引线111上(洞孔形成步骤)。图22是示意性地示出洞孔形成步骤的平面图，且图23是示出在图22中所示的洞孔形成步骤之后的集合衬底的剖面图。在洞孔形成步骤中，对位于顶部表面接地引线111上的密封树脂层3的部分施加激光Ls，从而藉此形成洞孔30(见图23)。洞孔30被形成为深于凹槽31，从而洞孔30达到顶部表面接地引线111(见图23)。
在洞孔形成步骤中形成洞孔30之后，形成金属膜以覆盖含有密封树脂层3的集合衬底100的顶部表面。图24是示出在其上成膜之后的集合衬底的平面图，图25是沿图24线XXV-XXV所取的图24中所示的集合衬底的剖面图，且图26是沿图24线XXVI-XXVI所取的图24中所示的集合衬底的剖面图。
在其中形成了洞孔30和凹槽31的密封树脂层3的顶部表面上形成导电金属膜(成膜步骤)。注意，此处的成膜步骤采用了和制造半导体模块A的工艺中所执行的成膜步骤所采取的一样的成膜方法。在成膜步骤中，不仅在密封树脂层3的顶部表面上、还在洞孔30和凹槽31的底部和内壁表面上形成金属膜(见图24、25和26)。形成在洞孔30的底部表面上的金属膜的部分与顶部表面接地引线111相接触。在成膜步骤中形成的金属膜在此形成例如在图17、18和19中所示的外部屏蔽4和连接部分5。
集合衬底100，在外部屏蔽4和连接部分5形成在其上之后，被切开并被分离(切割步骤)。图27是示出在切割步骤中被分开之后的集合衬底的剖面图。切割步骤等同于获得独立半导体模块A的步骤。切割刀Db在其上移动的切割线在凹槽31的底部表面的中间部分中延伸，且切割刀Db切开凹槽31的底部表面和洞孔30的底部表面。
在切割步骤中，其中凹槽31的底部表面和洞孔30的底部表面被切开，切割刀Db和金属膜(外部屏蔽4b)之间的接触表面仅仅是对应于金属膜(外部屏蔽4b)的厚度的表面。因此，在切割步骤中，金属膜(外部屏蔽4b)和切割刀之间的接触面积可被减少，且这有助于减少产生诸如由于金属膜和切割刀之间的摩擦引起的外部屏蔽的磨损和碎片之类的不便之处。进一步，通过减少金属膜(外部屏蔽4)和切割刀之间的接触面积，可能减少在切割刀上施加较重负担，且因此延长了切割刀的寿命，这相应地有助于增强制造半导体模块的生产力。
另外，由于在凹槽形成步骤中形成凹槽31以使其不接触到集合衬底100，密封树脂层3仍保留在形成于凹槽31的底部表面上的金属膜的部分和集合衬底100之间。且，由于切割刀Db切穿在凹槽形成步骤中形成于凹槽31的底部表面上的金属膜的部分，密封树脂层3从位于半导体模块B的侧表面(其是切开端部表面)的中间部分处的每一个侧表面屏蔽42b和模块衬底1之间暴露出来。当密封树脂层3以此方式被暴露，可能，如上所述，来防止当半导体模块B被安装在且焊接至安装衬底(未示出)时由于焊料不期望地被粘合至半导体模块B的侧表面而使外部屏蔽4b被连接至接地线之外的信号线的不便之处。
第二个实施例的其它效果与上述第一实施例的其它效果一样。
(第三实施例)
参考合适附图，可给出关于本发明的半导体模块的又一个示例的描述。图28是根据本发明的半导体模块的又一个示例的透视图，图29是沿图28线XXIX-XXIX所取的图28中所示的半导体模块的剖面图，且图30是沿图28线XXX-XXX所取的图28中所示的半导体模块的剖面图如图28、29和30中所示的半导体模块C是包括第一模块部分C1和第二模块部分C2的组合模块。半导体模块C具有与第二实施例的半导体模块B一样的设置，除了外部屏蔽4c和连接部分5c，且与半导体模块B的类似部件基本一样的部件被用相同的标记标识，且将省略其详细描述。
如图28中所示，半导体模块C在平面图中为矩形，且具有在其四个角落每一个处形成的连接部分5c。半导体模块C包括第一模块部分C1和第二模块部分C2，且在第一和第二模块部分C1和C2之间形成凹槽部分6。在凹槽部分6的中间部分，形成有圆柱形的连接部分7。即，在半导体模块C中，连接部分5c和7在总共五个位置处被形成，即在四个角落和其中间部分处。连接部分5c和7确保外部屏蔽4c的接地。进一步，通过在中间部分形成连接部分7，可能增强外部屏蔽4c的阻隔性质。
如图29和30中所示，在凹槽部分6的底部表面和内壁上，形成金属膜(外部屏蔽4c的部分)来阻隔(提供屏蔽于)由于例如来自安装在第一模块部分C1上的电子组件2的电磁场或静电等所引起的不利影响(诸如高频噪声)，从而藉此减少安装在第二模块部分C2上的电子组件2的故障。且反之，可能阻隔(提供屏蔽于)由于例如来自安装在第二模块部分C2上的电子组件2的电磁场或静电等所引起的不利影响(诸如高频噪声)，从而藉此减少安装在第一模块部分C1上的电子组件2的故障。通过以此方式将多个功能集合在一个模块中，相比其中多个功能被分离地形成的情况，可能改进紧凑性。进一步，半导体模块C可以减少的步骤被制造，且这有助于获得较短的节拍时间(tact time)以及相应较高的生产率。
在这个实施例中所采用的制造方法与第二个实施例中所采用的方法一样。即，电子组件被安装在集合衬底的一些区域(第一模块部分C1将要被形成在其中)上以及在集合衬底的一些部分(第二模块部分C2将要被形成其中)上，对其施加树脂密封，且然后在切割线上形成凹槽31。此时，在第一模块部分C1和第二模块部分C2之间的边界处也形成凹槽31。然后，在树脂密封的顶部形成金属膜之后，沿着切割线移动切割刀从而将半导体模块C彼此分离。通过以此方式制造独立半导体模块C，如图28中所示，在每一个半导体模块C中，顶部表面由顶部表面屏蔽41c所屏蔽、侧表面由侧表面屏蔽42c所屏蔽、且第一和第二模块部分C1和C2之间的边界部分由形成于凹槽部分6中的金属膜的部分所屏蔽，且这有助于确保第一模块部分C1和第二模块部分C2的操作。
附带地，尽管图28中所示的半导体模块C包括形成于第一和第二模块部分C1和C2之间的边界部分中间的圆柱形连接部分7，如果外部屏蔽4c的接地由形成于半导体模块C的四个角落处的连接部分5c所确保，可省略连接部分7。此外，通过在除了相邻独立模块部分之间的凹槽31，在凹槽31处切开如图24中所示的集合衬底100，可能制造半导体模块C。进一步，这个实施例作为示例涉及处理设置有两个独立地操作的模块部分的半导体模块，不过这并不意味着限制，可提供三个或更多个模块部分。此处，凹槽部分6可如本实施例中那样在相邻模块部分之间的所有边界处形成被屏蔽，或可选地，凹槽部分6可仅在影响彼此的这些模块部分之间的边界处形成被屏蔽。
第三个实施例的其它优势与上述第一和第二实施例的其它优势一样。
(第四实施例)
参考相应附图，可给出关于本发明的半导体模块的又一个示例的描述。图31是根据本发明的半导体模块的又一个示例的透视图，图32是图31中所示的半导体模块的剖面图，且图33是示出其中图32中所示的半导体模块被安装在安装板上的状态的剖面图。图31中所示的半导体模块D具有与第一个实施例的半导体模块A一样的设置，除了连接部分5d，且在半导体模块D的诸部件中，与半导体模块A的类似部件基本一样的那些部件被用相同的标记标识，且将省略其详细描述。进一步，半导体模块D以与半导体模块A类似的制造工艺而被制造，除了在洞孔形成步骤中形成通孔，且因此将省略其详细描述。
如图31和32中所示，半导体模块D包括从顶部表面延伸穿过半导体模块D的底部表面的凹槽Cgd，且在凹槽Cgd的侧壁上，用与外部屏蔽4相同的金属膜形成连接部分5d。且，如图33中所示，连接部分5d被直接地焊接至安装衬底Tb的接地引线Pe。这使得可能从模块衬底1的顶部表面上省略掉顶部表面接地引线111，从模块衬底1的底部表面上省略掉底部表面接地引线121，并且省略掉连接顶部表面接地引线111和底部表面接地引线121的通孔14。
因此，由于顶部表面接地引线111和(或)底部表面接地引线121没有被提供，模块衬底1可被制造得紧凑且简单。进一步，在制造工艺中，由于在洞孔形成步骤中形成通孔，没有必要控制洞孔的深度，这相应导致更简单的制造。另外，由于没有形成平的底部表面的必要，可使用钻孔机执行洞孔形成步骤。
第四个实施例的其它优势与上述第一到第三个实施例的其它优势一样。
(第五实施例)
参考相应附图，可给出关于本发明的半导体模块的另一个示例的描述。图41是根据本发明的半导体模块的另一个示例的透视图，图42是沿图41线XLII-XLII所取的图41中所示的半导体模块的剖面图，且图43是沿图41线XLIII-XLIII所取的图41中所示的半导体模块的剖面图注意，在这些附图中所示的半导体模块E具有与半导体模块A相同的设置，除了在图43中右侧所示的外部屏蔽4e和连接部分5连接至被包括在形成于模块衬底1中的内引线13中的接地引线(内层接地引线131)。在形成半导体模块E的诸部件中，与形成半导体模块A的相似物基本一样的部件被用相同的标记表示且它们的详细描述被省略。
如图41中所示，外部屏蔽4e包括覆盖密封树脂层3的顶部表面的顶部表面屏蔽41e以及覆盖密封树脂层3的侧表面的侧表面屏蔽42e。更具体地，顶部表面屏蔽41e与半导体模块A的外部屏蔽4具有相同的形状，即，顶部表面屏蔽41e是在其四个角落形成为具有扇形截面的正方形平板元件。如附图中所示，侧表面屏蔽42e是矩形板元件被形成为覆盖密封树脂层3的侧表面，从而其长度方向的两端每一个连接至连接部分5的相应一个。侧表面屏蔽42e还在其长侧中的一个处连接至顶部表面屏蔽41e(见图41和42)。此处，在附图中所示的外部屏蔽4e中，顶部表面屏蔽41e和侧表面屏蔽42e彼此一体地形成。类似地，侧表面屏蔽42e和连接部分5也被彼此一体地形成。且，侧表面屏蔽42e每一个具有沿其长侧的另一个而形成的屏蔽下端部分421e。屏蔽下端部分421e向外突出，且连接至模块衬底1。
在半导体模块E中，如在半导体模块A中一样，连接部分5电连接至形成于模块衬底1的顶部表面上的顶部表面接地引线111。藉此，外部屏蔽4e被接地，即，顶部表面屏蔽41e和侧表面屏蔽42e被接地。这使得可能改进外部屏蔽4e阻隔(提供屏蔽于)由于例如电磁场或静电所引起的不利影响(诸如高频噪声)的效果。进一步，通过形成侧表面屏蔽42e延伸进入模块衬底1的部分，可能减少水例如以水分形式进入密封树脂层3，且因此减少在回流焊接时在密封树脂层3中裂纹等发生的风险。注意，在30℃/60％RH/192H条件下进行的屏蔽测试的实验结果表明，通过将侧表面屏蔽42e形成到模块衬底1的部分中，在屏蔽测试后的重量增加被从0.083％减少为0.017％。
还有，如图43中所示，连接部分5连接至被包括在安装衬底1的内层引线13中的接地引线(内层接地引线131)。典型多层衬底一般包括大面积内层接地引线131。通过将连接部分5连接至内层接地引线131，外部屏蔽4可被以其间最小距离连接至大面积接地引线。这使得可能增强外部屏蔽4e的屏蔽效果。这还使得可能省略掉顶部表面接地引线111，且因此使得半导体模块E紧凑。
应该注意的是，尽管仅位于图43中的右侧的连接部分5中的一个连接至内层接地引线131，这并不意味着限制。例如，位于全部四个角落处的连接部分5可连接至内层接地引线131，或者位于全部四个角落处的连接部分5可连接至顶部表面接地引线111。可选地，可提供至少一个连接部分5连接至内层接地引线131以及至少一个连接部分5连接至顶部表面接地引线111。又可选地，连接部分5可被连接至底部表面接地引线121。
接着，参考合适附图，将给出制造图41中所示的半导体模块E的工艺的描述。图44到50是示意地示出制造图41中所示半导体模块的工艺的部分的图。制造半导体模块E的工艺和制造半导体模块A的步骤相同直到安装步骤和密封步骤。即，将多个电子组件2安装在集合衬底100的上表面上，且然后用绝缘树脂密封集合衬底100的顶部表面。
图44是其中在密封步骤后在密封树脂的表面中形成圆形洞孔的集合衬底的平面图，且图45是沿图44的线XLV-XLV所取的示出图44中所示的集合衬底的剖面图。在密封步骤(见图6)之后，在每一个剖面形状为圆形的洞孔30，被形成于密封树脂层3所形成之处的集合衬底100的顶部表面中(洞孔形成步骤)。在洞孔形成步骤中，激光Ls被施加在密封树脂层3的顶部表面的部分上，在这些部分下于之后描述的凹槽形成步骤中形成的凹槽31(用双点划线来表示)彼此交叉。在集合衬底100的顶部表面的其中凹槽彼此交叉的部分处，设置有顶部表面接地引线111(见图44)，且通过施加激光Ls，形成洞孔30以接触顶部表面接地引线111(见图45)。附带地，在连接部分5直接连接至内层接地引线131的情况下，在洞孔形成步骤中，形成洞孔30以达到内层接地引线131。进一步，在连接部分5直接连接至底部表面接地引线121的情况下，在洞孔形成步骤中，形成洞孔30以达到底部表面接地引线121。
图46是示意地示出凹槽形成步骤的平面图，且图47是沿图44的线XLVII-XLVII所取的示出图46中所示的集合衬底的剖面图。在洞孔形成步骤中在密封树脂层3中形成洞孔30(见图44和45)之后，形成线状凹槽31来穿过相邻的顶部表面接地引线111和洞孔30。
如图47中所示，每一个凹槽31的底部表面达到集合衬底100(内部)。注意，半导体模块E的制造工艺不同于半导体模块B的制造工艺之处在于以相反顺序来执行洞孔形成步骤和凹槽形成步骤。以相反顺序来执行洞孔形成步骤和凹槽形成步骤的理由如下。
假设凹槽31被形成于洞孔31之前。如上所述凹槽31被形成为穿过顶部表面接地引线111，从而凹槽31也被形成在顶部表面接地引线111处。在洞孔形成步骤中，辐射直径等同于洞孔30的内径的激光Ls被施加，从而藉此形成到达顶部表面接地引线111的洞孔30。然后，在激光Ls将被施加的区域中，密封树脂层3在已经形成凹槽31的部分处相比其他部分更薄，且因此在这些部分处，激光需要行进而到达顶部表面接地引线的距离短于在没有形成凹槽31的其他部分处的距离。如果在这个状态中施加激光Ls且形成洞孔30，则存在洞孔30在已经被形成凹槽31的部分处穿透集合衬底100的风险。
如果激光Ls以此方式形成洞孔30中任何一个为穿透，当在之后描述的成膜步骤中使用湿电镀法时，电镀液到达集合衬底100的后表面且污染了后表面，这是不利的。为了防止对于后表面的这样的污染，在这个实施例中，在凹槽形成步骤之前执行洞孔形成步骤。
且，在凹槽形成步骤中形成凹槽31之后，形成金属膜(成膜)来覆盖含有密封树脂层3的集合衬底100的顶部表面。图48是示出在其上成膜之后的集合衬底的平面图，图49是沿图48线XLIX-XLIX所取的图48中所示的集合衬底的剖面图，且图50是沿图48线L-L所取的图48中所示的集合衬底的剖面图。
在其中形成了洞孔30和凹槽31的密封树脂层3的顶部表面上形成导电金属膜(成膜步骤)。注意，在成膜步骤中所采用的形成金属膜的方法与在制造半导体模块A的工艺中执行的成膜步骤中所采用的方法一样。在成膜步骤中，不仅在密封树脂层3的顶部表面上、还在洞孔30和凹槽31的底部表面和内壁表面上形成金属膜(见图48、49、以及50)。形成在洞孔30的底部表面上的金属膜的部分与顶部表面接地引线111相接触。注意，在成膜步骤中形成的金属膜形成在诸如图41、42和43之类的图中所示的外部屏蔽4和连接部分5。
集合衬底100，在外部屏蔽4和连接部分5形成在其上之后，被切开并被分离(切割步骤)。图51是示出在切割步骤中被切开的集合衬底的剖面图。切割步骤等于是获得独立半导体模块A的步骤。切割刀Db在其上移动的切割线位于凹槽31的底部表面的中间部分中，且切割刀Db切开凹槽31的底部表面和洞孔30的底部表面。
在切割步骤中，其中凹槽31和洞孔30的底部表面被切开，切割刀Db和金属膜(外部屏蔽4e)之间的接触表面仅仅是对应于金属膜(外部屏蔽4e)的厚度的表面。因此，在切割步骤中，金属膜(外部屏蔽4e)和切割刀之间的接触面积可被减少，且这有助于减少产生诸如由于金属膜和切割刀之间的摩擦引起的外部屏蔽的磨损和碎片之类的不便之处。进一步，通过减少金属膜(外部屏蔽4e)和切割刀之间的接触面积，可能减少在切割刀上施加较重负担，且因此延长了切割刀的寿命，这相应地有助于增强用其制造半导体模块的生产力。这些特征有助于增强制造半导体模块E的生产率。
在凹槽形成步骤中，通过形成部分地延伸进入集合衬底100的凹槽31，导电金属膜还作用于减少水分等形式的水进入密封树脂层3。进一步，通过切去衬底的部分来形成金属膜，模块衬底1和位于半导体模块E的侧表面上的密封树脂层3之间的边界部分被金属膜所覆盖。这有助于增强减少水进入的效果，且因此可能减少在回流焊接中发生的树脂的裂纹等的风险。
第五个实施例的其它优势与上述第一实施例的其它优势一样。
(第六实施例)
参考相应附图，将给出关于本发明的半导体模块的另一个示例的描述。图52是根据本发明的半导体模块的另一个示例的透视图，图53是沿图52线LIII-LIII所取的图52中所示的半导体模块的剖面图，且图54是沿图52线LIV-LIV所取的图52中所示的半导体模块的剖面图。注意附图中所示的半导体模块F具有与半导体模块E一样的设置。在形成半导体模块F的诸部件中，与形成半导体模块E的对应件基本一样的部件被用相同的标记表示且它们的详细描述被省略。
如图52中所示，外部屏蔽4e包括覆盖密封树脂层3的顶部表面的顶部表面屏蔽41e以及覆盖密封树脂层3的侧表面的侧表面屏蔽42e。半导体模块F具有与半导体模块E类似的设置，且因此将省略其中的详细描述。
在半导体模块F中，如在半导体模块E中一样，连接部分5电连接至形成于模块衬底1的顶部表面上的顶部表面接地引线111。藉此，外部屏蔽4e被接地，即，顶部表面屏蔽41e和侧表面屏蔽42e被接地。这使得可能改进外部屏蔽4e阻隔(提供屏蔽于)由于例如电磁场或静电所引起的不利影响(诸如高频噪声)的效果。进一步，通过形成侧表面屏蔽42e进入模块衬底1的部分，可能减少水例如以水分形式进入密封树脂层3，且因此减少在回流焊接时在密封树脂层3中裂纹等发生的风险。注意，在30℃/60％RH/192H条件下进行的屏蔽测试的实验结果表明，通过将侧表面屏蔽42e形成倒模块衬底1的部分中，在屏蔽测试后的重量增加被从0.083％减少为0.017％。
还有，如图54中所示，连接部分5连接至被包括在安装衬底1的内层引线13中的接地引线(内层接地引线131)。典型多层衬底一般包括大面积内层接地引线131。通过将连接部分5连接至内层接地引线131，外部屏蔽4可被以其间最小距离连接至大面积接地引线。这使得可能增强外部屏蔽4e的屏蔽效果。这还使得可能省略顶部表面接地引线111，且因此使得半导体模块E紧凑。
应该注意的是，尽管仅位于图54中的右侧的连接部分5的一个连接至内层接地引线131，这并不意味着限制。例如，位于全部四个角落处的连接部分5可连接至内层接地引线131，或者位于全部四个角落处的连接部分5可连接至顶部表面接地引线111。可选地，可提供至少一个连接部分5连接至内层接地引线131以及至少一个连接部分5连接至顶部表面接地引线111。又可选地，连接部分5可被连接至底部表面接地引线121。
接着，参考合适附图，将给出制造图52中所示的半导体模块E的工艺的描述。图55到61是示意地示出制造图52中所示半导体模块的工艺的部分的图。在制造半导体模块F的工艺和制造半导体模块E的步骤相同直到安装步骤和密封步骤。即，将多个电子组件2安装在集合衬底100的上表面上，且然后用绝缘树脂密封集合衬底100的顶部表面。
图55是其中在密封步骤后在密封树脂的表面中形成凹槽的集合衬底的平面图，且图56是沿图55的线LVI-LVI所取的示出图55中所示的集合衬底的剖面图。在密封步骤中在集合衬底100的顶部表面上形成密封树脂层3之后(见图6)，线状凹槽31被形成在密封树脂层3的顶部表面中以连接相邻顶部表面接地引线111并位于顶部表面接地引线111上。如图56中所示，每一个凹槽31的底部表面达到集合衬底100。
在凹槽形成步骤中形成凹槽31之后，洞孔30被形成在凹槽31彼此交叉的区域中，即，位于顶部表面接地引线111上(洞孔形成步骤)。图57是示意性地示出洞孔形成步骤的平面图，且图58是示出在图22中所示的洞孔形成步骤之后的集合衬底的剖面图。在洞孔形成步骤中，对位于顶部表面接地引线111上的密封树脂层3的部分施加激光Ls，从而藉此形成洞孔30(见图58)。此处，通过施加小光束直径的激光Ls至密封树脂层3的扇形部分，从而激光Ls未被施加至凹槽31，洞孔30被形成以达到顶部表面接地引线111(见图58)。附带地，在连接部分5与内层接地引线131相接触的情况下，在洞孔形成步骤中，形成洞孔30以达到内层接地引线131。进一步，在连接部分5直接连接至底部表面接地引线121的情况下，在洞孔形成步骤中，形成洞孔30以达到底部表面接地引线121。
在制造半导体模块F的工艺中的洞孔形成步骤中形成的洞孔的形状不同于在制造半导体模块B的制造工艺中的洞孔形成步骤中形成的洞孔的形状；具体地，在制造半导体模块F的制造工艺中的洞孔形成步骤中形成的洞孔是扇形的。通过在扇形形状中形成洞孔，可能减少到达覆盖顶部表面接地引线111的凹槽31的部分的激光的量，且因此减少了凹槽31的覆盖顶部表面接地引线111的部分被挖得更深的量。即，可能减少了在覆盖凹槽31的顶部表面接地引线111的部分用激光Ls形成洞孔30从而洞孔30穿透集合衬底111的风险。这使得可能，在之后描述的成膜步骤中使用湿电镀法的情况下，来减少电镀液到达集合衬底100的后表面从而污染后表面(这是不利的)的风险。
在凹槽形成步骤中形成凹槽31之后，形成金属膜来覆盖含有密封树脂层3的集合衬底100的顶部表面。图59是示出在其上成膜之后的集合衬底的平面图，图60是沿图59线LX-LX所取的图59中所示的集合衬底100的剖面图，且图61是沿图59线LXI-LXI所取的图59中所示的集合衬底100的剖面图。
在其中形成了洞孔30和凹槽31的密封树脂层3的顶部表面上形成导电金属膜(成膜步骤)。注意，在成膜步骤中所采用的形成金属膜的方法与在制造半导体模块A的工艺中执行的成膜步骤中所采用的方法一样。在成膜步骤中，不仅在密封树脂层3的顶部表面上、还在洞孔30和凹槽31的底部表面和内壁表面上形成金属膜(见图59、60、以及61)。形成在洞孔30的底部表面上的金属膜的部分与顶部表面接地引线111相接触。注意，在成膜步骤中形成的金属膜形成在诸如图52、53和54之类的图中所示的外部屏蔽4和连接部分5。
集合衬底100，在外部屏蔽4和连接部分5形成在其上之后，被切开并被分离(切割步骤)。图62是示出在切割步骤中被切开的集合衬底的剖面图。切割步骤等同于制造独立半导体模块A的工艺的切割步骤。切割刀Db在其上移动的切割线位于凹槽31的底部表面的中间部分中，且切割刀Db切开凹槽31的底部表面和洞孔30的底部表面。
在切割步骤中，其中凹槽31和洞孔30的底部表面被切开，切割刀Db和金属膜(外部屏蔽4e)之间的接触表面仅仅是对应于金属膜(外部屏蔽4e)的厚度的表面。因此，在切割步骤中，金属膜(外部屏蔽4e)和切割刀之间的接触面积可被减少，且这有助于减少产生诸如由于金属膜和切割刀之间的摩擦引起的外部屏蔽的磨损和碎片之类的不便之处。进一步，通过减少金属膜(外部屏蔽4e)和切割刀之间的接触面积，可能减少在切割刀上施加的较重负担，且因此延长了切割刀的寿命，这相应地有助于增强制造半导体模块的生产力。
通过在凹槽形成步骤中形成部分地延伸进入集合衬底100的凹槽31，导电金属膜还用于减少水分等形式的水进入密封树脂层3。进一步，通过切去衬底的部分来形成金属膜，模块衬底1和位于半导体模块E的侧表面上的密封树脂层3之间的边界部分被金属膜所覆盖。这有助于增强减少水进入的效果，且因此可能减少在回流焊接中发生的树脂的裂纹等的风险。
第六实施例不同于第五实施例之处在于在洞孔形成步骤之前执行凹槽形成步骤。在第六实施例中，由于在凹槽形成步骤中凹槽31被形成为部分地延伸进入集合衬底100，在覆盖顶部表面接地引线111的部分处形成凹槽31。如果，此后，其斑直径等于洞孔直径的激光Ls被施加，激光Ls也到达覆盖凹槽31的洞孔30的一些部分。在这个状态中，如果执行洞孔形成步骤直到不覆盖凹槽31的洞孔的部分到达顶部表面接地引线111，存在覆盖凹槽31的洞孔30的部分可穿透集合衬底100的风险。为了防止这个情况，在第六实施例中，在洞孔形成步骤中，激光辐射的范围受限于使用较小斑直径的激光Ls，从而凹槽31没有被用激光Ls所辐射。注意，在第五实施例中，如上所述，通过在凹槽形成步骤之前执行洞孔形成步骤，防止了上述不便之处。
第六个实施例的其它优势与上述第一实施例的其它优势一样。
至此所描述的本发明的实施例并不意味着限制本发明。除了上述实施例外，在本发明的精神范围内可能有很多修改和变形。
根据本发明的半导体模块被应用于诸如导航设备、手机终端、数码相机、和个人数字助理之类的电子器件。

Claims (21)

1.一种制造半导体模块的方法，包括：
安装步骤，用于在集合衬底的顶部表面的独立模块部分上安装电子组件；
密封步骤，用于用绝缘密封树脂层密封安装了电子组件的所述顶部表面；
洞孔形成步骤，用于形成从所述密封树脂层的顶部表面延伸至提供在所述集合衬底处的接地引线的洞孔；
成膜步骤，用于形成由导电材料制成的导电膜从而覆盖至少所述密封树脂层的顶部表面、所述洞孔的内部表面、以及接地线；以及
分离步骤，用于将独立模块部分所包括的多个独立模块部分彼此分离。
2.如权利要求1所述的制造半导体模块的方法，
其特征在于，其中
其中在所述独立模块部分中设置有接地引线的衬底被用作所述集合衬底。
3.如权利要求1或2所述的制造半导体模块的方法，
其特征在于，其中
其中为每一个所述独立模块部分而提供多个接地引线作为接地引线的衬底被用作所述集合衬底；且
所述洞孔形成步骤形成达到所述接地引线的多个洞孔。
4.如权利要求1至3中任一项所述的制造半导体模块的方法，
其特征在于，其中
其中在最外面引线层中设置有接地引线的衬底被用作所述集合衬底。
5.如权利要求4所述的制造半导体模块的方法，
其特征在于，其中
其中在所述接地引线上形成阻焊剂的衬底被用作所述集合衬底；且
所述洞孔形成步骤中，所述密封树脂层和所述阻焊剂被从所述洞孔中移除。
6.如权利要求1至3中任一项所述的制造半导体模块的方法，
其特征在于，其中
其中在内引线层中设置有接地引线的衬底被用作所述集合衬底。
7.如权利要求6所述的制造半导体模块的方法，
其特征在于，其中
其中在形成所述洞孔的区域处在所述接地引线和所述密封树脂层之间没有其他引线形成的衬底被用作所述集合衬底。
8.一种制造半导体模块的方法，包括：
安装步骤，用于在集合衬底的顶部表面的独立模块部分上安装电子组件；
密封步骤，用于用绝缘密封树脂层密封其上安装了电子组件的所述顶部表面；
洞孔形成步骤，用于形成穿透所述集合衬底与所述密封树脂层的洞孔；
成膜步骤，用于形成由导电材料制成的导电膜从而覆盖所述密封树脂层的顶部表面和所述洞孔的内部表面；以及
分离步骤，用于将独立模块部分所包括的多个独立模块部分彼此分离。
9.如权利要求8所述的制造半导体模块的方法，
其特征在于，其中
所述洞孔形成步骤形成洞孔以使所述洞孔穿透集合衬底的没有引线形成的部分。
10.如权利要求1至9中任一项所述的制造半导体模块的方法，
其特征在于，其中
所述洞孔形成步骤形成多个洞孔作为所述洞孔，以使所述多个洞孔中的至少一个被形成于所述独立模块部分的边缘处。
11.如权利要求10所述的制造半导体模块的方法，
其特征在于，其中
所述独立模块部分具有矩形形状；且
所述洞孔形成步骤在所述独立模块部分的角落处形成所述多个洞口的至少一个。
12.如权利要求10或11所述的制造半导体模块的方法，
其特征在于，其中
所述洞孔形成步骤跨所述多个所述独立模块部分中的两个或更多个而形成所述多个洞口的至少一个。
13.如权利要求1至12中任一项所述的制造半导体模块的方法，其特征在于，还包括
凹槽形成步骤，在所述密封树脂层中形成具有未达到所述集合衬底的厚度的凹槽，
所述凹槽形成步骤在所述密封步骤之后但在所述成膜步骤之前被执行。
14.如权利要求1至12中任一项所述的制造半导体模块的方法，其特征在于，还包括
凹槽形成步骤，在所述密封树脂层中形成具有达到所述集合衬底内部的厚度的凹槽，
所述凹槽形成步骤在所述密封步骤之后但在所述成膜步骤之前被执行。
15.如权利要求13或14所述的制造半导体模块的方法，
其特征在于，其中
所述洞孔形成步骤形成多个洞孔作为所述洞孔，以使所述多个洞孔中的至少一个被形成于所述独立模块部分的角落上，避开形成于所述密封树脂层和所述集合衬底上的凹槽。
16.如权利要求13至15中任一项所述的制造半导体模块的方法，
其特征在于，其中
所述成膜步骤还在所述凹槽的内表面上形成导电膜，从而导电材料不填充所述凹槽。
17.如权利要求13至16中任一项所述的制造半导体模块的方法，
其特征在于，其中
所述成膜步骤在所述洞孔的内表面上形成导电膜，从而导电材料不填充所述洞孔。
18.如权利要求1至12中任一项所述的制造半导体模块的方法，
其特征在于，其中
所述成膜步骤在所述洞孔的内表面上形成导电膜，从而导电材料不填充所述洞孔。
19.根据如权利要求1到18中任一项所述的制造半导体模块的方法而被制造的半导体模块。
20.根据如权利要求13到17中任一项所述的制造半导体模块的方法而被制造的半导体模块，
其特征在于，其中
在所述密封树脂层的顶部和侧表面上形成外部屏蔽。
21.根据如权利要求13到17中任一项所述的制造半导体模块的方法而被制造的半导体模块，
所述半导体模块包括独立于彼此而操作且以凹槽作为其间边界的的多个模块部分。
CN201210158325.3A 2011-05-13 2012-05-11 制造半导体模块的方法以及半导体模块 Active CN102779762B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-108159 2011-05-13
JP2011108159 2011-05-13
JP2012-029803 2012-02-14
JP2012029803A JP5480923B2 (ja) 2011-05-13 2012-02-14 半導体モジュールの製造方法及び半導体モジュール

Publications (2)

Publication Number Publication Date
CN102779762A true CN102779762A (zh) 2012-11-14
CN102779762B CN102779762B (zh) 2015-08-12

Family

ID=47124630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210158325.3A Active CN102779762B (zh) 2011-05-13 2012-05-11 制造半导体模块的方法以及半导体模块

Country Status (4)

Country Link
US (2) US9076892B2 (zh)
JP (1) JP5480923B2 (zh)
CN (1) CN102779762B (zh)
BR (1) BR102012011304A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347595A (zh) * 2013-07-31 2015-02-11 环旭电子股份有限公司 电子封装模块及其制造方法
CN104347612A (zh) * 2013-07-26 2015-02-11 英飞凌科技股份有限公司 集成的无源封装、半导体模块和制造方法
CN104377116A (zh) * 2013-08-16 2015-02-25 普因特工程有限公司 防止在切割过程中产生毛边的底部基板及其制造方法
CN107424981A (zh) * 2016-04-12 2017-12-01 Tdk株式会社 电子电路模块以及其制造方法
CN115000050A (zh) * 2022-08-08 2022-09-02 江苏长晶浦联功率半导体有限公司 一种电磁屏蔽封装结构及制作方法
US11631645B2 (en) 2017-04-28 2023-04-18 Murata Manufacturing Co., Ltd. Circuit module and manufacturing method therefor

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
US9144183B2 (en) 2013-07-31 2015-09-22 Universal Scientific Industrial (Shanghai) Co., Ltd. EMI compartment shielding structure and fabricating method thereof
TWI554196B (zh) * 2013-07-31 2016-10-11 環旭電子股份有限公司 電子封裝模組及其製造方法
JP5756500B2 (ja) * 2013-08-07 2015-07-29 太陽誘電株式会社 回路モジュール
JP5622906B1 (ja) * 2013-08-09 2014-11-12 太陽誘電株式会社 回路モジュールの製造方法
US9791470B2 (en) * 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
US9368455B2 (en) * 2014-03-28 2016-06-14 Intel Corporation Electromagnetic interference shield for semiconductor chip packages
US10163687B2 (en) * 2015-05-22 2018-12-25 Qualcomm Incorporated System, apparatus, and method for embedding a 3D component with an interconnect structure
JP2017162989A (ja) * 2016-03-09 2017-09-14 イビデン株式会社 電子部品内蔵基板およびその製造方法
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
CN107660112B (zh) * 2016-07-25 2019-12-27 鹏鼎控股(深圳)股份有限公司 电磁屏蔽罩及其制造方法
CN106328610B (zh) * 2016-09-25 2018-12-07 绍兴柯桥东进纺织有限公司 一种多模式集成电路封装装置
CN209607723U (zh) * 2016-11-11 2019-11-08 株式会社村田制作所 基板模块
JP6579289B2 (ja) * 2017-03-06 2019-09-25 株式会社村田製作所 シールド付きモジュールのプリント配線板への実装構造及び実装方法、並びにシールド付きモジュール
WO2018168591A1 (ja) * 2017-03-13 2018-09-20 株式会社村田製作所 モジュール
JP2018181909A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181902A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6824582B2 (ja) * 2017-04-04 2021-02-03 株式会社ディスコ 加工方法
JP2018181903A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP2018181899A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP2018181900A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 板状被加工物の加工方法
JP2018181901A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法
JP2018181908A (ja) 2017-04-04 2018-11-15 株式会社ディスコ 加工方法
WO2018221131A1 (ja) * 2017-06-01 2018-12-06 株式会社村田製作所 電子部品
JP2019054216A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体装置
US10546817B2 (en) * 2017-12-28 2020-01-28 Intel IP Corporation Face-up fan-out electronic package with passive components using a support
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) * 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules
TWI749860B (zh) * 2020-11-10 2021-12-11 菱生精密工業股份有限公司 晶片封裝方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153582A1 (en) * 2001-03-16 2002-10-24 Matsushita Electric Industrial Co., Ltd High-frequency module and method for manufacturing the same
US20080210462A1 (en) * 2005-11-28 2008-09-04 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
CN101401206A (zh) * 2006-03-29 2009-04-01 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
CN101645436A (zh) * 2008-08-08 2010-02-10 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181223A (ja) * 1995-12-27 1997-07-11 Sony Corp 半導体装置
JP3417247B2 (ja) * 1996-05-28 2003-06-16 株式会社デンソー 樹脂封止型電子装置の製造方法
US6946554B2 (en) * 1996-12-10 2005-09-20 Biocryst Pharmaceuticals, Inc. Process for the preparation of 9-deazaguanine derivatives
JP4477202B2 (ja) * 2000-07-12 2010-06-09 ローム株式会社 半導体装置およびその製造方法
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
JP4963148B2 (ja) * 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4662324B2 (ja) 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP4288252B2 (ja) * 2005-04-19 2009-07-01 パナソニック株式会社 半導体チップの製造方法
KR100772016B1 (ko) * 2006-07-12 2007-10-31 삼성전자주식회사 반도체 칩 및 그 형성 방법
US7648891B2 (en) * 2006-12-22 2010-01-19 International Business Machines Corporation Semiconductor chip shape alteration
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
TWI505433B (zh) * 2009-10-01 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
JP5480923B2 (ja) * 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153582A1 (en) * 2001-03-16 2002-10-24 Matsushita Electric Industrial Co., Ltd High-frequency module and method for manufacturing the same
US20080210462A1 (en) * 2005-11-28 2008-09-04 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
CN101401206A (zh) * 2006-03-29 2009-04-01 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
CN101645436A (zh) * 2008-08-08 2010-02-10 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347612A (zh) * 2013-07-26 2015-02-11 英飞凌科技股份有限公司 集成的无源封装、半导体模块和制造方法
CN104347612B (zh) * 2013-07-26 2017-06-30 英飞凌科技股份有限公司 集成的无源封装、半导体模块和制造方法
CN104347595A (zh) * 2013-07-31 2015-02-11 环旭电子股份有限公司 电子封装模块及其制造方法
CN104377116A (zh) * 2013-08-16 2015-02-25 普因特工程有限公司 防止在切割过程中产生毛边的底部基板及其制造方法
CN107424981A (zh) * 2016-04-12 2017-12-01 Tdk株式会社 电子电路模块以及其制造方法
TWI636711B (zh) * 2016-04-12 2018-09-21 Tdk股份有限公司 電子電路模組及其製造方法
CN107424981B (zh) * 2016-04-12 2022-03-29 Tdk株式会社 电子电路模块以及其制造方法
US11631645B2 (en) 2017-04-28 2023-04-18 Murata Manufacturing Co., Ltd. Circuit module and manufacturing method therefor
CN115000050A (zh) * 2022-08-08 2022-09-02 江苏长晶浦联功率半导体有限公司 一种电磁屏蔽封装结构及制作方法
CN115000050B (zh) * 2022-08-08 2022-11-04 江苏长晶浦联功率半导体有限公司 一种电磁屏蔽封装结构及制作方法

Also Published As

Publication number Publication date
US9076892B2 (en) 2015-07-07
US20150303155A1 (en) 2015-10-22
JP2012256842A (ja) 2012-12-27
JP5480923B2 (ja) 2014-04-23
BR102012011304A2 (pt) 2013-06-18
US9230924B2 (en) 2016-01-05
CN102779762B (zh) 2015-08-12
US20120286415A1 (en) 2012-11-15

Similar Documents

Publication Publication Date Title
CN102779762A (zh) 制造半导体模块的方法以及半导体模块
JP6806166B2 (ja) 高周波モジュール
CN102054821B (zh) 具有内屏蔽体的封装结构及其制造方法
US9055682B2 (en) Circuit module
US10916496B2 (en) Circuit module
US7478474B2 (en) Method of manufacturing shielded electronic circuit units
JP5622906B1 (ja) 回路モジュールの製造方法
CN102610591A (zh) 半导体模块
US20130271928A1 (en) Circuit module and method of manufacturing the same
CN107535081A (zh) 高频模块
CN104425461B (zh) 电路模块
US20170098637A1 (en) Circuit module and method for manufacturing the same
CN104378962A (zh) 电路模块及其制造方法
US10468316B2 (en) Electronic component mounting board, electronic device, and electronic module
WO2017043621A1 (ja) 高周波モジュール
CN104080280B (zh) 一种封装基板单元及其制作方法和基板组件
US9370092B2 (en) Multilayer wiring board
CN104080274B (zh) 一种封装基板及其制作方法和基板组件
JP6495701B2 (ja) 電子部品収納用パッケージおよびその製造方法
CN115632046B (zh) 一种芯片封装结构及其制作方法
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
JP2005159184A (ja) 電子装置の製造方法
JP2012164931A (ja) 配線基板および多数個取り配線基板ならびに配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant