CN102779745B - 控制沟槽晶体管栅介质层厚度的方法 - Google Patents

Abstract

一种控制沟槽晶体管栅介质层厚度的方法，包括：提供测试衬底，测试衬底具有器件区及相邻器件区之间的切割道；在测试衬底的器件区内形成第一沟槽，在测试衬底的切割道内形成第二沟槽，第二沟槽的侧壁晶向相对于第一沟槽偏转45度角；以热氧化工艺分别在第一沟槽和第二沟槽内形成第一氧化层和第二氧化层；获取形成预设厚度的第二氧化层的工艺参数；提供外延衬底，外延衬底晶圆槽口的晶向相对于测试衬底晶圆槽口成45度角，外延衬底具有器件区；以第一沟槽的位置及工艺参数在外延衬底的器件区内形成第三沟槽；采用与形成预设厚度的第二氧化层工艺参数相同的热氧化工艺，在第三沟槽内形成第三氧化层。得到外延衬底器件区的栅介质层厚度容易控制。

Description

控制沟槽晶体管栅介质层厚度的方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种控制沟槽晶体管栅介质层厚度的方法。

背景技术

目前，晶体管作为一种基本的半导体器件被广泛应用。而在各种晶体管中，沟槽金属-氧化物-半导体场效应晶体管(TrenchMetal-Oxide-SiliconTransistors，TrenchMOS)作为一种功率器件，被广泛运用于集成电路和分立器件电路中。

现有的沟槽晶体管的形成过程的剖面结构示意图，如图1至图4所示，包括：

请参考图1，提供半导体衬底100，所述半导体衬底100包括：硅衬底、以及上述硅衬底表面的外延层，所述半导体衬底100的外延层内具有沟槽101，所述沟槽101的侧壁与半导体衬底100表面垂直。

请参考图2，在所述沟槽101(如图1)的侧壁和底部表面形成栅介质层102，所述栅介质层102的材料为氧化硅，所述栅介质层102的形成工艺为热氧化工艺；在所述栅介质层102表面形成填充满所述沟槽101的栅电极层103。

请参考图3，在形成栅电极层103后，在所述半导体衬底100表面形成掩膜层104，所述掩膜层104暴露出栅电极层103和部分半导体衬底100表面；

请参考图4，以所述掩膜层104为掩膜，在所述半导体衬底100内离子注入形成体区107；

请参考图5，在形成体区107后，在所述栅电极层103和栅介质层102表面形成掩膜层106；以掩膜层104和掩膜层106为掩膜，在半导体衬底100内离子注入形成源区105。

然而，现有的沟槽晶体管中的栅介质层的厚度无法准确控制，导致所形成的沟槽金属-氧化物-半导体场效应晶体管的开启电压等参数与设计要求有偏差。

更多沟槽晶体管请参考公开号为CN102110687A的中国专利文件。

发明内容

本发明解决的问题是提供一种控制沟槽晶体管栅介质层厚度的方法，使所形成的外延衬底器件区的栅介质层厚度的控制和调整能够更准确、成本更低，形成的器件性能更佳。

为解决上述问题，本发明提供一种控制沟槽晶体管栅介质层厚度的方法，包括：提供测试衬底，所述测试衬底具有若干器件区，所述相邻器件区之间具有切割道区，所述测试衬底的边缘具有晶圆槽口；在所述测试衬底的器件区内形成若干相互平行的第一沟槽，同时在所述测试衬底的切割道区内形成若干相互平行的第二沟槽，所述第二沟槽侧壁的晶向相对于所述第一沟槽侧壁的晶向偏转45度角，当所述第一沟槽的形状达到预设形状时，获取形成所述第一沟槽的工艺参数；采用热氧化工艺在所述第一沟槽的侧壁和底部表面形成第一氧化层，在所述第二沟槽的侧壁和底部表面同时形成第二氧化层，当所述第二氧化层的厚度达到预设厚度时，获取所述第二氧化层的形成工艺参数；提供外延衬底，所述外延衬底具有若干器件区，所述外延衬底的边缘具有晶圆槽口，所述外延衬底晶圆槽口的晶向相对于测试衬底晶圆槽口的晶向成45度角；采用所述第一沟槽的工艺参数，在所述外延衬底的器件区内形成若干相互平行的第三沟槽；采用热氧化工艺在所述第三沟槽的侧壁和底部表面形成第三氧化层，所述热氧化工艺的参数与形成预设厚度的第二氧化层的工艺参数相同。

可选地，在所述预设厚度为100埃～1000埃。

可选地，所述第一沟槽的预设形状包括：所述第一沟槽的深度为0.8～2微米，所述第一沟槽的底部向测试衬底内凹陷且表面圆滑。

可选地，所述第一沟槽和第二沟槽的形成步骤为：以第一光刻掩膜板，在测试衬底表面形成第一光刻胶层；以所述第一光刻胶层为掩膜，采用刻蚀工艺同时在所述测试衬底的器件区内形成若干相互平行的第一沟槽，在所述测试衬底的切割道区内形成若干相互平行的第二沟槽。

可选地，所述第三沟槽的步骤为：以第一光刻掩膜板，在外延衬底表面形成第二光刻胶层；以所述第二光刻胶层为掩膜，采用刻蚀工艺在所述外延衬底的器件区内形成若干相互平行的第三沟槽；在形成所述第三沟槽的同时，在所述外延衬底的切割道区内形成若干相互平行的第四沟槽。

可选地，所述第一沟槽的工艺参数包括：刻蚀气体、刻蚀时间、刻蚀偏压以及所述第一沟槽的位置。

可选地，所述形成预设厚度的第二氧化层的工艺参数包括：反应气体、反应时间以及反应温度。

可选地，获取所述第二氧化层厚度的步骤为：对所述第二氧化层进行切片；对所述第二氧化层切片的剖面进行测量，得到所述第二氧化层的厚度。

可选地，还包括：在形成第一氧化层和第二氧化层后，在所述第一沟槽内形成填充满所述第一沟槽的第一栅电极层，在所述第二沟槽内形成填充满所述第二沟槽的第二栅电极层；得到形成所述第一栅电极层和第二栅电极层的工艺参数。

可选地，以形成所述第一栅电极层和第二栅电极层的工艺参数，在所述第三沟槽内形成填充满所述第三沟槽的第三栅电极层。

可选地，所述第一栅电极层、第二栅电极层和第三栅电极层的材料为多晶硅。

可选地，所述外延衬底还包括：相邻器件区之间的切割道区。

可选地，所述外延衬底包括：硅衬底、以及位于所述硅衬底表面的外延层。

可选地，所述测试衬底为硅衬底。

可选地，所述测试衬底或外延衬底的晶圆槽口的晶向与通过所述晶圆槽口的晶圆直径的方向相同。

可选地，所述外延衬底的槽口晶向为<100>。

可选地，所述测试衬底的槽口晶向为<110>。

与现有技术相比，本发明的技术方案具有以下优点：

在测试衬底的切割道区内形成第二沟槽，采用热氧化工艺在所述第二沟槽的侧壁和底部表面形成第二氧化层，并在所述第二氧化层的厚度达到预设厚度时，记录工艺参数；并以所述工艺参数在第三沟槽内形成第三氧化层，所述第三沟槽形成于外延衬底的器件区内，且位置及形状与第一沟槽在测试衬底的器件区内的位置及形状相同；由于所述外延衬底晶圆槽口的晶向相对于测试衬底晶圆槽口的晶向成45度角，因此第三沟槽侧壁的晶面相对于所述第一沟槽侧壁的晶面成45度角；当所述第二沟槽侧壁的晶向相对于所述第一沟槽侧壁的晶向偏转45度角时，所述第二沟槽的侧壁和底部表面的晶面指数与第三沟槽的晶面指数相同，所述第二沟槽的侧壁和底部表面的共价键密度也与所述第三沟槽的侧壁和底部表面的共价键密度相同，因此采用相同热氧化工艺形成的第二氧化层和第三氧化层厚度相同；当在测试衬底的第二沟槽内形成达到预设厚度的第二氧化层时，记录当时的热氧化工艺参数，并以相同的热氧化工艺在第三沟槽内形成第三氧化层，所形成的第三氧化层也同样能达到预设厚度；当所述第三氧化层作为沟槽晶体管的栅介质层时所形成的外延衬底器件区的栅介质层厚度的控制和调整能够更准确、成本更低，形成的器件性能更佳。

附图说明

图1至图5是现有的沟槽晶体管的形成过程的剖面结构示意图；

图6是(110)晶面和(100)晶面的结构示意图；

图7是本发明实施例的控制沟槽晶体管栅介质层厚度的方法的流程示意图；

图8至图10、图13至15是本发明实施例的控制沟槽晶体管栅介质层厚度的过程的俯视结构示意图；

图11是图10在AA’方向上的剖面结构示意图；

图12是图10在BB’方向上的剖面结构示意图；

图16是图15在CC’方向上的剖面结构示意图；

图17是图15在DD’方向上的剖面结构示意图。

具体实施方式

如背景技术所述，现有的沟槽晶体管中的栅介质层的厚度无法准确控制，导致所形成的沟槽金属-氧化物-半导体场效应晶体管的开启电压等参数有偏差。

现有技术在形成沟槽晶体管时，会首先在测试衬底上形成所需形成的沟槽晶体管，以确定形成所述沟槽晶体管的工艺流程参数是否合适；之后，用已确定的工艺流程、在外延衬底上形成沟槽晶体管，从而避免外延衬底的浪费，节约成本。

由于所述测试衬底常用于提供集成电路各种器件的测试之用，因此为了节约成本，通常统一使用较为廉价的硅片，所述硅片表面的晶面均相同(如(100)晶面)，且所述硅片具有相同的晶圆槽口的晶向，例如<110>晶向，其中，所述晶圆槽口用于在各工艺过程中确定晶圆方向之用，且所述晶圆槽口的晶向与通过所述槽口的晶圆直径方向一致；然而需要正式形成沟槽晶体管的外延衬底，其晶圆槽口晶向会根据器件要求而不同，例如<100>晶向；由于所需形成的沟槽晶体管的沟槽侧壁的晶向与所述晶圆槽口的晶向相互平行或垂直，而且测试衬底内和外延衬底内的沟槽位置与形状相同；具体地，当硅片的晶圆槽口晶向为<110>，外延衬底的晶圆槽口晶向为<100>时，且沟槽侧壁的晶向与晶圆槽口的晶向平行时，位于测试衬底的沟槽侧壁的晶面为(110)，而在外延衬底内的沟槽侧壁的晶面为(100)；请参考图6，为(110)晶面和(100)晶面的结构示意图，由图6可知，所述外延衬底内的沟槽侧壁的晶面相对于所述测试衬底内的沟槽侧壁的晶面成45度角。

本发明的发明人经过研究发现，由于所述测试衬底的沟槽侧壁晶面与所述外延衬底的沟槽侧壁晶面不同，当分别在测试衬底和外延衬底的相同位置形成形状相同的沟槽时，其侧壁和底部表面的共价键密度不同；当采用相同的热氧化工艺，分别在测试衬底和外沿衬底内的沟槽侧壁和底部表面形成栅介质层时，所形成的栅介质层的厚度不同；具体的，经过发明人的多次测试得到，在测试衬底的沟槽内所形成的栅介质层比在外延衬底的沟槽内所形成的栅介质层厚。

请参考表1，为采用相同热氧化工艺，形成于测试衬底内的沟槽侧壁和底部表面的栅介质层的厚度，以及形成于外延衬底内的沟槽侧壁和底部表面的栅介质层的厚度的测试结果对照表。

表1

衬底	测试1(埃)	测试2(埃)	测试3(埃)
				测试衬底	937	937	937
外延衬底	714	718	716

由表1可知，若采用在测试衬底内形成栅介质层的工艺参数，在外沿衬底的沟槽内形成栅介质层，会导致所形成的栅介质层的厚度过薄，无法达到技术指标，从而使所形成的晶体管良率下降。

为了解决上述问题，本发明的发明人经过进一步研究，在测试衬底器件区之间的切割道区内形成第二沟槽，且所述第二沟槽侧壁的晶向相对于测试衬底器件区内沟槽侧壁的晶向偏转45度角，所形成的第二沟槽的侧壁和底部的晶面与形成于外延衬底器件区内的沟槽的侧壁和底部的晶面相同，从而所形成的第二沟槽的侧壁和底部表面的共价键密度，与形成于外延衬底器件区内的沟槽，其侧壁和底部表面的共价键密度相同；因此在所述第二沟槽内形成氧化层的工艺能够应用于在外延衬底的器件区沟槽内形成氧化层，而且形成于外延衬底器件区沟槽内的氧化层厚度与第二沟槽内的氧化层厚度一致；所述形成于外延衬底器件区沟槽内的氧化层用于作为沟槽晶体管的栅介质层，能够达到精确控制沟槽晶体管栅介质层的目的，使所形成的沟槽晶体管的性能稳定。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

图7是本发明实施例的控制沟槽晶体管栅介质层厚度的方法的流程示意图，包括步骤：

步骤S101，提供测试衬底，所述测试衬底具有若干器件区，所述相邻器件区之间具有切割道区，所述测试衬底的边缘具有晶圆槽口，所述测试衬底表面具有第一光刻胶层；

步骤S102，以所述第一光刻胶层为掩膜刻蚀所述测试衬底，在所述测试衬底的器件区内形成若干相互平行的第一沟槽，在所述测试衬底的切割道内形成若干相互平行的第二沟槽，所述第二沟槽侧壁的晶向相对于所述第一沟槽侧壁的晶向偏转45度角，当所述第一沟槽的形状达到预设形状时，获取形成所述第一沟槽和第二沟槽的工艺参数；

步骤S103，采用热氧化工艺在所述第一沟槽的侧壁和底部表面形成第一氧化层，在所述第二沟槽的侧壁和底部表面同时形成第二氧化层；测试所述第二氧化层的厚度，当所述第二氧化层的厚度达到预设厚度时，获取所述第二氧化层的形成工艺参数；

步骤S104，提供外延衬底，所述外延衬底的边缘具有晶圆槽口，所述外延衬底晶圆槽口的晶向相对于测试衬底晶圆槽口的晶向成45度角，所述外延衬底具有若干器件区，所述相邻器件区之间具有切割道区，所述外延衬底表面具有第二光刻胶层，所述第二光刻胶层的形状与所述第一光刻胶层的形状相同；

步骤S105，采用形成所述第一沟槽和第二沟槽的工艺参数，以所述第二光刻胶层为掩膜刻蚀所述外延衬底，在所述外延衬底的器件区内形成若干相互平行的第三沟槽，在所述外延衬底的切割道区内形成若干相互平行的第四沟槽；

步骤S106，采用热氧化工艺在所述第三沟槽的侧壁和底部表面形成第三氧化层，在所述第四沟槽的侧壁和底部表面形成第四氧化层，所述热氧化工艺的参数与形成预设厚度的第二氧化层的工艺参数相同。

以下将结合附图对本发明实施例的控制沟槽晶体管栅介质层厚度的方法进行说明，图8至图10、图13至15是本发明实施例的控制沟槽晶体管栅介质层厚度的过程的俯视结构示意图，图11是图10在AA’方向上的剖面结构示意图，图12是图10在BB’方向上的剖面结构示意图，图16是图15在CC’方向上的剖面结构示意图，图17是图15在DD’方向上的剖面结构示意图。

请参考图8，提供测试衬底200，所述测试衬底200具有若干器件区201，所述相邻器件区201之间具有切割道区202，所述测试衬底200具有晶圆槽口(未示出)，所述测试衬底200表面具有第一光刻胶层203。

所述测试衬底200用于模拟后续在外延衬底上形成沟槽晶体管的工艺流程，在所述测试衬底200上形成沟槽晶体管能够反映所采用的工艺流程是否合理，所形成的沟槽晶体管的形状、位置和性能是否满足设计标准；当在所述测试衬底200上形成了符合设计标准的沟槽晶体管后，以所得到的工艺流程在外延衬底上正式形成沟槽晶体管，从而避免了外延衬底的浪费，并提高所形成的沟槽晶体管的良率；所述器件区201用于形成沟槽晶体管以及其他半导体器件，所述切割道区202用于划分器件区201，并在完成半导体器件的制造后进行切割的区域。

在本实施例中，所述测试衬底200的材料为硅，且所述测试衬底200表面的晶面为(100)；所述晶面为(100)的硅材料测试衬底200较为廉价，从而能够节约成本；；所述测试衬底200的晶圆槽口的晶向为<110>；由于，后续需要正式形成沟槽晶体管的外延衬底的晶圆槽口晶向，根据具体的工艺要求而与所述测试衬底200有所不同；在本实施例中，后续采用的外延衬底的晶圆槽口晶向为<100>，导致所述测试衬底200的晶圆槽口方向相对于所述外延衬底的晶圆槽口的晶向偏转45度角，从而使后续形成于测试衬底200与外延衬底内相同位置相同形状的沟槽其侧壁表面的晶向不同，最终影响所述测试衬底用于模拟工艺流程的结果。

所述测试衬底200的晶圆槽口是位于所述测试衬底200边缘，且垂直于所述测试衬底200表面的切割口，用于在各道工艺流程中确定所述测试衬底200的方向，且在工艺过程中使所述测试衬底无法任意移动；在本实施例中，所述晶圆槽口的晶向与通过所述晶圆槽口的直径的方向相同。

所述第一光刻胶层203暴露出后续需要形成的第一沟槽和第二沟槽的位置，所述第一光刻胶层203的形成工艺为：在所述测试衬底200表面涂布光刻胶薄膜，并烘干所述光刻胶薄膜；以第一光刻掩膜板，对所述光刻胶薄膜进行曝光，使所述光刻胶薄膜暴露出后续形成于器件区201的第一沟槽的对应位置，以及形成于切割道区202的第二沟槽的对应位置。

当所形成的第一光刻胶层203的图形符合设计标准时，得到用于形成所述第一光刻胶层203的光刻版图，而所述光刻版图在后续形成位于外延衬底表面的第二光刻胶层时使用。

请参考图9，以所述第一光刻胶层203(如图7)为掩膜刻蚀所述测试衬底200，在所述测试衬底200的器件区201内形成若干相互平行的第一沟槽204，在所述测试衬底200的切割道区202内形成若干相互平行的第二沟槽205，所述第二沟槽205侧壁的晶向相对于所述第一沟槽204侧壁的晶向偏转45度角，当所述第一沟槽204的形状达到预设形状时，获取形成所述第一沟槽204和第二沟槽205的工艺参数。

所述预设形状为所述第一沟槽204符合设计要求时的形状，且所述预设形状按照设计要求的不同而各有不同；在本实施例中，当所述第一沟槽204符合预设形状时，所述第一沟槽204深度范围为0.8～2微米，且所述第一沟槽204的底部向测试衬底内凹陷，且表面圆滑；采用达到符合预设形状的沟槽形成沟槽晶体管时，性能良好，且漏电流较少；在其他实施例中，所述第一沟槽204能够根据具体工艺调整深度，以及侧壁和底部的形状。

在本实施例中，所述刻蚀工艺为各向异性的干法刻蚀，所述各向异性的干法刻蚀，刻蚀气体为氯气、溴化氢或氯气和溴化氢的混合气体；所述各向干法刻蚀工艺参数包括：溴化氢的流量为200～800sccm，氯气的流量为20～100sccm，惰性气体的流量为50～1000sccm，刻蚀腔室的压力为2～200mTorr，刻蚀时间为15～60秒。

在所述各向异性的干法刻蚀工艺之后，对所形成的第一沟槽204和第二沟槽205的底部表面进行各向同性的干法刻蚀工艺，使所述第一沟槽204和第二沟槽205的底部向测试衬底200内凹陷，且表面圆滑；避免所形成的第一沟槽204和第二沟槽205底部的顶角产生尖端效应而产生漏电流。

记录当所形成的第一沟槽204符合预设形状时，所述各向异性的干法刻蚀工艺和各向同性的干法刻蚀工艺的刻蚀气体种类、各气体流量、刻蚀腔室压力以及刻蚀时间等工艺参数；所得到的工艺参数在后续形成外延衬底上的第三沟槽和第四沟槽时使用。

所述第二沟槽205形成于切割道区202内，当后续工艺在外延衬底的切割道区内形成与所述第二沟槽205位置与形状相同的第四沟槽后，所述第四沟槽会在完成半导体器件制造后的划片工艺中，与外延衬底的切割道区一起被切除，因此不会影响器件性能。

在本实施例中，所述第一沟槽204侧壁的晶向与所述测试衬底200的晶圆槽口晶向平行，因此所述第一沟槽204侧壁表面的晶面为(110)；而后续形成于外延衬底器件区内的第三沟槽位置与形状与所述第一沟槽204相同，因此所述第三沟槽侧壁的晶向与外延衬底的晶圆槽口晶向平行，其侧壁表面的晶向为(100)；导致所述测试衬底200侧壁的晶面相对于所述外延衬底侧壁的晶面偏转45度角。

由于后续工艺所形成的第三沟槽侧壁的晶面，相对于所述测试衬底200第一沟槽204的侧壁的晶面偏转45度角，当所述第二沟槽205的侧壁晶面相对于所述第一沟槽204也偏转45度角时，所述第二沟槽205的侧壁和底部的晶面与后续形成于外沿衬底内的第三沟槽侧壁和底部的晶面相同，沟槽侧壁和底部的表面共价键密度也相同，其中，所述第三沟槽的形状和位置与所述第一沟槽204一致；因此，采用相同热氧化工艺在所述第二沟槽205和第三沟槽内形成的氧化层厚度相同，从而后续在所述第二沟槽205内形成达到设计标准厚度的第二氧化层的工艺，能够应用于后续在第三沟槽中形成氧化层。

请参考图10、图11和图12，图11是图10在AA’方向上的剖面结构示意图，图12是图10在BB’方向上的剖面结构示意图，采用热氧化工艺在所述第一沟槽204的侧壁和底部表面形成第一氧化层206，在所述第二沟槽205的侧壁和底部表面形成第二氧化层207；测试所述第二氧化层207的厚度，当所述第二氧化层207的厚度达到预设厚度时，获取所述第二氧化层207的形成工艺参数。

所述第一氧化层206作为在所述测试衬底200内形成的沟槽晶体管的栅介质层，所述第二氧化层207用于模拟后续在外延衬底的第三沟槽内形成第三氧化层的工艺。

由于所述第二沟槽205侧壁的晶面相对于所述第一沟槽204侧壁的晶面偏转45度角，因此所述第二沟槽205的侧壁和底部表面的原子密度与所述第一沟槽204不同，当采用热氧化工艺形成第一氧化层206和第二氧化层207时，所述第一氧化层206和第二氧化层207的氧化速率不同，相同时间形成的氧化层厚度不同。

如图11所示，是位于器件区201的所述第一沟槽204的剖面结构示意图，如图12所示，是位于切割道区202的所述第二沟槽205的剖面结构示意图；在本实施例中，由于所述第二沟槽205的侧壁晶面相对于所述第一沟槽204偏转了45度角，因此所述第一沟槽204侧壁(110)晶面的共价键密度大于所述第二沟槽205侧壁(100)晶面的共价键密度；当采用热氧化工艺同时形成的第一氧化层206和第二氧化层207时，(110)晶面的热氧化层的生长速度大于(100)晶面，因此，当采用相同的工艺参数进行栅氧化层的生长时，所述第一氧化层206的厚度大于所述第二氧化层207的厚度。

由于所述第二沟槽205侧壁和底部晶面指数与后续形成于外延衬底内的第三沟槽侧壁和底部表面的晶面指数相同，因此采用相同的热氧化工艺在所述第二沟槽205和第三沟槽内所形成的氧化层厚度相同；当所述第二氧化层207符合栅介质层的设计标准厚度时，将所得到的热氧化工艺的各项参数应用于后续形成第三沟槽内的氧化层，所形成的氧化层也能够符合设计标准的厚度，从而保证沟槽晶体管的栅介质层厚度可控，所形成的沟槽晶体管的性能稳定。

在形成所述第二氧化层207后，测试所述第二氧化层207的厚度，所述测试厚度的步骤为：对所述第二氧化层207进行切片；对所述第二氧化层207切片的剖面进行测量，得到所述第二氧化层207的厚度。

所述预设厚度为沟槽晶体管栅介质层设计标准厚度，其厚度范围是100埃到1000埃；所述热氧化工艺的参数包括：反应气体、反应时间以及反应温度；当所述第二氧化层207的厚度达到所述预设厚度时，记录当时所采用的热氧化工艺的各项参数，并在后续工艺形成第三沟槽内的氧化层时使用。

需要说明的是，在形成所述第一氧化层206和第二氧化层207后，在所述第一沟槽204内形成填充满所述第一沟槽204的第一栅电极层(未示出)，在所述第二沟槽205内形成填充满所述第二沟槽205的第二栅电极层(未示出)；所述第一栅电极层和第二栅电极层的材料为多晶硅，获取形成所述第一栅电极层和第二栅电极层的工艺参数。

至此，形成于测试衬底200的沟槽晶体管制作完成，并得到了能够在后续的外沿衬底内形成符合设计标准的沟槽晶体管的完整工艺流程。

请参考图13，提供外延衬底300，所述外延衬底300的边缘具有晶圆槽口(未示出)，所述外延衬底300的晶圆槽口的晶向相对于测试衬底200晶圆槽口的晶向成45度角，所述外延衬底300具有若干器件区301，所述相邻器件区301之间具有切割道区302，所述外延衬底300表面具有第二光刻胶层303，所述第二光刻胶层303的形状与所述第一光刻胶层203的形状相同。

所述外沿衬底300用于形成沟槽晶体管，所述外延衬底300包括硅衬底以及位于所述硅衬底表面的外延层；所述外延衬底300的形成方法为：采用外延沉积工艺在硅衬底表面形成外延层；由此可知，所述外延衬底300较为昂贵，不适于在模拟形成沟槽晶体管的工艺流程中使用；在本实施例中，外延衬底300晶圆槽口的晶向相对于测试衬底200晶圆槽口的晶向成45度角度角，为<100>，从而后续形成的外延衬底300内的第三沟槽侧壁晶面相对于测试衬底的内的第一沟槽204的侧壁晶面也成45度角。

所述外延衬底300的晶圆槽口是位于所述外延衬底300边缘，且垂直于所述外延衬底300表面的切割口，用于在各道工艺流程中确定所述外延衬底300的方向，且使所述外延衬底300无法任意移动；所述晶圆槽口的晶向与通过所述晶圆槽口的晶圆直径方向相同。

所述第二光刻胶层303的形成工艺与形成所述第一光刻胶层203时相同，当对所述第二光刻胶层303进行曝光时，采用形成所述第一光刻胶层203时的第一光刻掩膜板，从而所述第二光刻胶层303所暴露出的器件区301内第三沟槽的对应位置与第一沟槽204相同，所暴露出的切割道区302内第四沟槽的位置与所述第二沟槽205相同。

请参考图14，采用形成所述第一沟槽204和第二沟槽205的工艺参数，以所述第二光刻胶层303为掩膜刻蚀所述外延衬底300，在所述外延衬底300的器件区301内形成若干相互平行的第三沟槽304，在所述外延衬底300的切割道区内302形成若干相互平行的第四沟槽305。

所述第三沟槽304和第四沟槽305的位置及形成工艺与所述第一沟槽204和第二沟槽205相同；在本实施例中，以所述第二光刻胶层303为掩膜，采用各向异性的干法刻蚀所述外延衬底300，形成所述第三沟槽304和第四沟槽305；在对所述第三沟槽304和第四沟槽305的底部进行各向同性的干法刻蚀工艺，使底部向外延衬底300内凹陷，且表面圆滑。

所述第三沟槽304用于形成沟槽晶体管，所述第四沟槽305形成于切割道区302，而所述切割道区302在后续完成半导体器件的制造后，会在划片工艺中被切除，因此所述第四沟槽305会与切割道区302一起被去除，从而不会对最终形成的半导体器件造成影响。

请参考图15、图16和图17，图16是图15在CC’方向上的剖面结构示意图，图17是图15在DD’方向上的剖面结构示意图，采用热氧化工艺在所述第三沟槽304的侧壁和底部表面形成第三氧化层306，在所述第四沟槽305的侧壁和底部表面形成第四氧化层307，所述热氧化工艺的参数与形成预设厚度的第二氧化层207的工艺参数相同。

所述形成第三氧化层306和第四氧化层307的热氧化工艺与形成预设厚度的第二氧化层207的工艺相同，所形成的第三氧化层306的厚度为预设厚度，因此符合沟槽晶体管的栅介质层的设计要求。

当所述外延衬底300晶圆槽口的晶向相对于所述测试衬底200晶圆槽口的晶向成45度角，而且形成于测试衬底200的第二沟槽205侧壁的晶向相对于所述第一沟槽204也偏转45度角时，由于所述第三沟槽304位于所述外延衬底300内的位置，而且与所述第一沟槽204位于测试衬底200内的位置相同，因此所述第二沟槽205侧壁和底部表面的晶向，与所述第三沟槽304侧壁和底部表面的晶向相同；因此，采用相同的热氧化工艺在所述第二沟槽205内形成的第二氧化层207厚度与第三沟槽304内的第三氧化层306相同。

由于已知在第二沟槽205内形成预设厚度时的热氧化工艺参数，采用所述工艺参数形成的第三氧化层306的厚度也为预设厚度；而所述预设厚度符合栅介质层的设计标准，所形成的第三氧化层306作为沟槽晶体管的栅介质层，因此最终形成的沟槽晶体管栅介质层的厚度符合设计标准，使所形成的沟槽晶体管的性能稳定。

需要说明的是，在形成第三氧化层306和第四氧化层307后，采用形成第一栅电极层和第二栅电极层的工艺，形成填充满所述第三沟槽304和第四沟槽305的第三栅电极层和第四栅电极层。

在完成器件区301内的半导体器件的制造后，对所述外延衬底300进行切割，去除切割道区302部分，所述第四沟槽305和所述第四氧化层307在上述划片过程中，同时被去除。

本实施例的控制沟槽晶体管栅介质层厚度的方法中，在测试衬底的切割道区形成侧壁的晶向相对于第一沟槽偏转45度角的第二沟槽，在所述第二沟槽内形成符合栅介质层厚度标准的第二氧化层，并以所述第二氧化层的形成工艺在外沿衬底器件区的第三沟槽内形成第三氧化层；由于所述第三沟槽与所述第二沟槽其侧壁和底部表面的晶面相同，采用相同热氧化工艺形成的氧化层厚度相同；因此通过工艺参数调整测试衬底第二沟槽内栅氧化层的厚度，使其达到器件要求，从而采用同样工艺参数的形成第三氧化层也符合栅介质层厚度标准，而所述第三氧化层作为所需形成的沟槽晶体管的栅介质层，从而使所形成的沟槽晶体管栅介质层厚度的控制更准确，测试成本更低，所形成的沟槽晶体管性能良好。

综上所述，在测试衬底的切割道区内形成第二沟槽，采用热氧化工艺在所述第二沟槽的侧壁和底部表面形成第二氧化层，并在所述第二氧化层的厚度达到预设厚度时，记录工艺参数；并以所述工艺参数在第三沟槽内形成第三氧化层，所述第三沟槽形成于外延衬底的器件区内，且位置及形状与第一沟槽在测试衬底的器件区内的位置及形状相同；由于所述外延衬底晶圆槽口的晶向相对于测试衬底晶圆槽口的晶向成45度角，因此第三沟槽侧壁的晶面相对于所述第一沟槽侧壁的晶面成45度角；当所述第二沟槽侧壁的晶向相对于所述第一沟槽侧壁的晶向偏转45度角时，所述第二沟槽的侧壁和底部表面的晶面指数与第三沟槽的晶面指数相同，所述第二沟槽的侧壁和底部表面的共价键密度也与所述第三沟槽的侧壁和底部表面的共价键密度相同，因此采用相同热氧化工艺形成的第二氧化层和第三氧化层厚度相同；当在测试衬底的第二沟槽内形成达到预设厚度的第二氧化层时，记录当时的热氧化工艺参数，并以相同的热氧化工艺在第三沟槽内形成第三氧化层，所形成的第三氧化层也同样能达到预设厚度；当所述第三氧化层作为沟槽晶体管的栅介质层时所形成的外延衬底器件区的栅介质层厚度的控制和调整能够更准确、成本更低，形成的器件性能更佳。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种控制沟槽晶体管栅介质层厚度的方法，其特征在于，包括：

提供测试衬底，所述测试衬底具有若干器件区，相邻的所述器件区之间具有切割道区，所述测试衬底的边缘具有晶圆槽口；

在所述测试衬底的器件区内形成若干相互平行的第一沟槽，同时在所述测试衬底的切割道区内形成若干相互平行的第二沟槽，所述第二沟槽侧壁的晶向相对于所述第一沟槽侧壁的晶向偏转45度角，当所述第一沟槽的形状达到预设形状时，获取形成所述第一沟槽的工艺参数；

采用热氧化工艺在所述第一沟槽的侧壁和底部表面形成第一氧化层，在所述第二沟槽的侧壁和底部表面同时形成第二氧化层，当所述第二氧化层的厚度达到预设厚度时，获取所述第二氧化层的形成工艺参数；

提供外延衬底，所述外延衬底具有若干器件区，所述外延衬底的边缘具有晶圆槽口，所述外延衬底晶圆槽口的晶向相对于测试衬底晶圆槽口的晶向成45度角；

采用所述第一沟槽的工艺参数，在所述外延衬底的器件区内形成若干相互平行的第三沟槽；

采用热氧化工艺在所述第三沟槽的侧壁和底部表面形成第三氧化层，所述热氧化工艺的参数与形成预设厚度的第二氧化层的工艺参数相同。

2.如权利要求1所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，在所述预设厚度为100埃～1000埃。

3.如权利要求1所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述第一沟槽的预设形状包括：所述第一沟槽的深度为0.8～2微米，所述第一沟槽的底部向测试衬底内凹陷且表面圆滑。

4.如权利要求1所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述第一沟槽和第二沟槽的形成步骤为：以第一光刻掩膜板，在测试衬底表面形成第一光刻胶层；以所述第一光刻胶层为掩膜，采用刻蚀工艺同时在所述测试衬底的器件区内形成若干相互平行的第一沟槽，在所述测试衬底的切割道区内形成若干相互平行的第二沟槽。

5.如权利要求4所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述第三沟槽的步骤为：以第一光刻掩膜板，在外延衬底表面形成第二光刻胶层；以所述第二光刻胶层为掩膜，采用刻蚀工艺在所述外延衬底的器件区内形成若干相互平行的第三沟槽；在形成所述第三沟槽的同时，在所述外延衬底的切割道区内形成若干相互平行的第四沟槽。

6.如权利要求4所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述第一沟槽的工艺参数包括：刻蚀气体、刻蚀时间、刻蚀偏压以及所述第一沟槽的位置。

7.如权利要求1所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述形成预设厚度的第二氧化层的工艺参数包括：反应气体、反应时间以及反应温度。

8.如权利要求1所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，获取所述第二氧化层厚度的步骤为：对所述第二氧化层进行切片；对所述第二氧化层切片的剖面进行测量，得到所述第二氧化层的厚度。

9.如权利要求1所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，还包括：在形成第一氧化层和第二氧化层后，在所述第一沟槽内形成填充满所述第一沟槽的第一栅电极层，在所述第二沟槽内形成填充满所述第二沟槽的第二栅电极层；得到形成所述第一栅电极层和第二栅电极层的工艺参数。

10.如权利要求9所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，以形成所述第一栅电极层和第二栅电极层的工艺参数，在所述第三沟槽内形成填充满所述第三沟槽的第三栅电极层。

11.如权利要求10所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述第一栅电极层、第二栅电极层和第三栅电极层的材料为多晶硅。

12.如权利要求1所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述外延衬底还包括：相邻器件区之间的切割道区。

13.如权利要求1所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述外延衬底包括：硅衬底、以及位于所述硅衬底表面的外延层。

14.如权利要求1所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述测试衬底为硅衬底。

15.如权利要求1所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述测试衬底或外延衬底的晶圆槽口的晶向与通过所述晶圆槽口的晶圆直径方向相同。

16.如权利要求15所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述外延衬底的槽口晶向为<100>。

17.如权利要求15所述控制沟槽晶体管栅介质层厚度的方法，其特征在于，所述测试衬底的槽口晶向为<110>。