CN102754405A - 接收电路以及接收装置 - Google Patents

Abstract

本发明的无信号期间检测部(10)检测未接收到接收信号的无信号期间。捕捉部(7)基于由延迟相关运算部(6)计算出的相关值，捕捉接收信号的同步定时。并且，捕捉部(7)在由无信号期间检测部(10)检测到无信号期间时，解除同步定时的捕捉。

Description

接收电路以及接收装置

技术领域

本发明涉及一种接收二相差分移相键控(differential binary phase shift keying)的接收信号的接收电路以及具备此接收电路的接收装置。

背景技术

近年来，利用BPSK(binary phase shift keying，二相移相键控)等数字调制方式的接收装置已为公知。作为采用此种数字调制方式的接收装置中所用的延迟检波电路，例如已知有专利文献1。在专利文献1所示的延迟检波电路中，通过将以7.288MHz左右动作的移位寄存器替换成以10kHz左右的符号时钟(symbol clock)动作的取样保持电路，实现低功耗化。

此外，利用数字调制方式的接收装置包括进行物理层的处理的物理层电路和进行MAC(media access control，媒体访问控制)层的处理的MAC电路。物理层电路检测接收信号的同步定时(synchronous timing)，按照检测到的同步定时解码接收信号并将1、0的符号串输出至MAC电路。若MAC电路从由物理层电路输出的符号串中检测到奇偶错误(parity error)，或者检测到接收信号的结束时机，则使物理层电路解除同步定时的捕捉。

但是，物理层电路在解除了同步定时的捕捉时，紧跟着开始用于捕捉同步定时的处理。因此，如果在一个接收信号的接收中途从MAC电路指示解除同步定时的捕捉，则物理层电路有可能从接收中途的接收信号的后半部分开始捕捉同步定时。此时，如果MAC电路尚未指示解除同步定时的捕捉，则物理层电路继续执行遵照该同步定时的解码处理。其结果是，物理层电路将无法识别接收信号的结束，而在下个接收信号到来之前的无信号期间继续执行遵照已捕捉到的同步定时的解码处理，从而无法正确地解码下个接收信号。而且，在专利文献1中，并未采取任何将在无信号期间内继续解码处理这一问题考虑在内的对策。

专利文献1：日本专利公开公报特开平5-183593号

发明内容

本发明的目的在于提供一种能够防止在无信号期间内继续解码处理的接收电路以及接收装置。

本发明所提供的接收电路接收二相差分移相键控的接收信号，包括：延迟相关运算部，针对所述接收信号的各取样值，进行求出各取样值与一符号期间前的取样值的相关值的延迟相关运算；捕捉部，基于由所述延迟相关运算部计算出的相关值，捕捉所述接收信号的同步定时；以及无信号期间检测部，检测未接收到所述接收信号的无信号期间，其中，所述捕捉部在由所述无信号期间检测部检测到所述无信号期间时，解除同步定时的捕捉。

而且，本发明所提供的接收装置包括：从传输路径导出所述接收信号的耦合部；基于由所述耦合部导出的接收信号对所述接收信号进行解码的接收部；以及从流经所述传输路径的电力生成驱动所述接收部的驱动电力的受电部，其中，所述接收部具备上述的接收电路。

附图说明

图1是表示应用本发明的实施方式中的接收装置的通信装置的结构的图。

图2是表示图1所示的接收电路的详细结构的电路图。

图3是表示实施方式中的通信装置中所用的通信信号的帧结构的图。

图4是用于说明图2所示的追踪部的动作的时序图。

图5是说明图2所示的解码部的变形例的图。

图6是表示检测到无信号期间时的通信装置的动作的时序图。

具体实施方式

下面，结合附图对本发明所涉及的一实施方式进行说明。另外，在各图中标注相同附图标记的结构表示相同的结构，并适当省略其说明。在以下的说明中，举出将本发明的实施方式所涉及的接收电路以及接收装置应用于通信装置的情况为例进行说明。

图1是表示本发明的实施方式中的通信装置的结构的图。本实施方式的通信装置M具备作为接收装置的功能和作为发送装置的功能，所述接收装置接收从经由网络而连接的其他通信装置(未图示)发送的通信信号，所述发送装置经由所述网络向其他通信装置或者另外的通信装置(未图示)发送通信信号。作为通信信号，例如采用二相差分移相键控(DBPSK；differential binary phase shift keying)，要发送的数据通过DBPSK而被编码(调制)，从而生成发送波。

另外，在DBPSK方式中，如果要发送的数据的值为“0”，则彼此相邻的两个符号之间的相位变化量为“0”(或者“π”)，如果要发送的数据的值为“1”，则相位变化量为“π”(或者“0”)。

如图1所示，通信装置M通过电桥二极管电路(bridge diode circuit)1与传输路径PL连接，具备受电部2、模拟前端部(AFE部)3、通信部4、输出输入接口部(输出输入IF部)5。

传输路径PL是用于传播(传输)通信信号的介质，连接于网络，或者构成网络的一部分。作为传输路径PL，例如可采用一对双线。

而且，本实施方式中，通信装置M通过电桥二极管电路1与一对双线连接。因此，将通信装置M连接于双线(pair lines)时的布线极性相对于双线为无极性，能够无须考虑双线的极性而与双线连接。即，既可将电桥二极管电路1的一对输入端的其中一端和另一端连接于双线的电压线和接地线，也可连接于双线的接地线和电压线。

受电部2与电桥二极管电路1连接，通过电桥二极管电路1从流经传输路径PL的电力生成驱动本通信装置M的驱动电力。

并且，受电部2具备相对于在传输路径PL上传播的通信信号的通信波段为高阻抗的高阻抗电路(impedance upper circuit)21和由交流电力生成直流电力的电源电路22。此处，所谓相对于通信波段为高阻抗，是指对在传输路径PL上传播的通信信号的传输距离造成的影响小。高阻抗电路21例如具备相对于在传输路径PL上传播的通信信号的通信波段为高阻抗的感应器(inductor)。电源电路22例如具备三端子调节器和电容器而构成，从交流电力生成指定的恒压的驱动电力。

流经传输路径PL的电力经由电桥二极管电路1被供应至受电部2。受电部2通过电源电路22将经由高阻抗电路21而供应的电力转换为指定的恒压的驱动电力，并将转换后的恒压供应至AFE部3以及通信部4等各区块。

AFE部3与电桥二极管电路1连接，经由电桥二极管电路1而使传输路径PL与通信部4相互结合。并且，AFE部3经由电桥二极管电路1导出流经传输路径PL的通信信号作为接收信号并输出至通信部4。而且，AFE部3将从通信部4输出的通信信号作为发送信号通过电桥二极管电路1输出至传输路径PL。

并且，AFE部3具备电容器C1、C2、放大器31以及限幅放大器32。电容器C1、C2将流经传输路径PL的电力成分的频率，即至少将基于通信信号的电力成分除外的电力成分的频率进行切断。

电容器C1连接在放大器31与电桥二极管电路1之间。电容器C2连接在电桥二极管电路1与放大器AP之间。

放大器31由从受电部2供应的驱动电力来驱动，并以指定的放大率放大从通信部4输出的发送信号。

限幅放大器32例如采用滞后比较器(hysteresis comparator)，将经由电桥二极管电路1以及电容器C2而输入的接收信号转换成大致方形的方形波信号并进行放大。具体而言，限幅放大器32在接收信号的电平达到上侧阈值以上时，输出高电平的指定的电压值，在接收信号的电平达到下侧阈值以下时，输出低电平的指定的电压值。限幅放大器32通过从受电部2向放大器AP供应驱动电力而被驱动。

在传输路径PL上传播的通信信号经由电桥二极管电路1作为接收信号而被接收。并且，该接收信号经由AFE部3的电容器C2被输入限幅放大器32，根据振幅电平而被转换成方形波信号并放大。放大后的方形波信号经由AFE部3的限幅放大器32被输入通信部4。而且，由通信部4生成的发送信号被输入放大器31，以指定的放大率被放大后，经由电容器C1以及电桥二极管电路1而被发送至传输路径PL。

另外，作为限幅放大器32，例如也可采用兼具仅提取用于通信的通信波段(传输波段)的带通滤波器(BPF)的功能的有源滤波器(active filter)。由此，能够将除通信波段以外的频率成分作为噪声信号而从通信信号中去除。

通信部4与受电部2和AFE部3分别连接，基于从AFE部3输出的方形波信号对通信信号的数据进行解码(解调)，并且将要发送的数据编码(调制)成通信信号。并且，通信部4具备将要发送的数据编码(调制)成通信信号的发送电路41以及对接收信号的数据进行解码(解调)的接收电路42。接收电路42的详细情况后述。

输出输入IF部5是连接于通信部4，用于在本通信装置M与外部设备之间输出输入数据的接口电路。当外部设备连接在输出输入IF部5上时，从外部设备输入到输出输入IF部5的数据被输出至通信部4的发送电路41，并经通信部4的发送电路41编码(调制)，另一方面，经通信部4的接收电路42解码(解调)的数据被输出至输出输入IF部5，并向外部设备输出。

图2是表示图1所示的接收电路42的详细结构的电路图。接收电路42如图2所示，具备延迟检波部S、追踪部8、解码部9及数据处理部11。延迟检波部S具备延迟相关运算部6、捕捉部7及无信号期间检测部10。

延迟相关运算部6与图1所示的限幅放大器32的输出端连接，利用从限幅放大器32输出的方形波信号，针对接收信号的各取样值，进行求出各取样值与一符号期间前的取样值的相关值的延迟相关运算。

无信号期间检测部10检测未接收到接收信号的无信号期间。无信号期间检测部10在低电平信号从限幅放大器32持续输出指定时间以上时，检测到无信号期间的产生。

或者，无信号期间检测部10观测接收信号的频率，在持续观测到频率大幅偏离载波频率或传输波段的接收信号指定时间时，检测到无信号期间的产生。

另外，作为指定时间，例如可以采用基于从某通信装置连续发送多个接收信号时的各接收信号的间隔而预先规定的值。

捕捉部7基于由延迟相关运算部6计算出的相关值，捕捉接收信号的同步定时(synchronous timing)。并且，捕捉部7在由无信号期间检测部10检测到无信号期间时，解除所捕捉的同步定时。而且，捕捉部7在捕捉到同步定时时，将其情况通知给追踪部8以及解码部9。而且，捕捉部7在解除同步定时的捕捉时，将其情况通知给追踪部8以及解码部9。

延迟相关运算部6与图1所示的限幅放大器32连接，具备I用乘法器(I用混合器(mixer))61I、I用尼奎斯特滤波器(Nyquist filter)62I、I用移位寄存器(shift register)63I、I用相关运算部64I、Q用乘法器(Q用混合器)61Q、Q用尼奎斯特滤波器62Q、Q用移位寄存器63Q、Q用相关运算部64Q及加法器65。

AFE部3的限幅放大器32的输出以指定的取样间隔被取样后输入接收电路42，并被输入延迟相关运算部6。取样间隔是根据所谓的取样定理来决定，但在本实施方式中被设定成，使在预先设定的指定个数n的取样点对一符号进行取样。

I用乘法器61I连接于图1所示的限幅放大器32，通过将限幅放大器32的输出与局部频率ω的sinωt相乘而从接收信号提取I信号成分。I用尼奎斯特滤波器62I连接于I用乘法器61I，利用指定的尼奎斯特滤波器特性对从I用乘法器61I输出的I信号成分进行滤波。接收用的尼奎斯特滤波器与发送用的尼奎斯特滤波器成对(组)、具备尼奎斯特滤波器特性。

I用移位寄存器63I连接于I用尼奎斯特滤波器62I，按照指定的比特数存储I用尼奎斯特滤波器62I的输出。在本实施方式中，由于在n个取样点对一符号的波形进行取样，因此I用移位寄存器63I由n比特构成，以便能够存储一符号的数据。

移位寄存器是将多个存储1比特数据(值)的触发器(flip-flop)级联而成的数字电路，是1比特的数据在该电路内依次移动(移位)的电路。

I用相关运算部64I与I用尼奎斯特滤波器62I和I用移位寄存器63I连接，将I用尼奎斯特滤波器62I的输出与I用移位寄存器63I的输出相乘。由此，将I信号成分的各取样值与一符号前的取样值相乘，进行延迟相关运算。

Q用乘法器61Q连接于图1所示的限幅放大器32，通过将限幅放大器32的输出与局部频率ω的-cosωt相乘而从接收信号提取Q信号成分。

Q用尼奎斯特滤波器62Q连接于Q用乘法器61Q，利用指定的尼奎斯特滤波器特性对从Q用乘法器61Q输出的Q信号成分进行滤波。该接收用的尼奎斯特滤波器与发送用的尼奎斯特滤波器成对(组)、具备尼奎斯特滤波器特性。

Q用移位寄存器63Q连接于Q用尼奎斯特滤波器62Q，按照指定的比特数存储Q用尼奎斯特滤波器62Q的输出。Q用移位寄存器63Q由n比特构成，以便能够存储一符号的数据。

Q用相关运算部64Q与Q用尼奎斯特滤波器62Q和Q用移位寄存器63Q连接，将Q用尼奎斯特滤波器62Q的输出与Q用移位寄存器63Q的输出相乘。由此，将Q信号成分的各取样值与一符号期间前的取样值相乘，以进行延迟相关运算。

加法器65与I用相关运算部64I以及Q用相关运算部64Q分别连接，将I用相关运算部64I的输出和Q用相关运算部64Q的输出相加，并作为相关值c(i)分别输出至捕捉部7以及解码部9。此处，i表示动作时钟的时钟编号。

捕捉部7与延迟相关运算部6连接，具备平方运算部71、阈值比较部72、捕捉移位寄存器73、候选比较部74、捕捉判定部75及图案候选存储部76。

平方运算部71对从加法器65输出的相关值c(i)进行平方而计算出平方相关值e(i)。

阈值比较部72通过比较从平方运算部71输出的平方相关值e(i)与预先设定的指定的第一阈值Th1，将平方相关值e(i)二进制化。捕捉移位寄存器73以指定的比特数存储从阈值比较部72输出的输出值(第一阈值比较结果)。另外，捕捉移位寄存器73由n比特构成，以便能够存储一符号的数据。

由此，基于延迟相关运算部6的输出的一符号的形状数据被生成，在捕捉移位寄存器73中存储一符号的形状数据。另外，平方运算部71、阈值比较部72以及捕捉移位寄存器73相当于形状生成部的一例。

图案候选存储部76是预先存储多个一符号的形状数据的候选作为图案候选的电路。图案候选是通过预先规定各比特的值而形成的指定的比特图案(bit pattern)，多个图案候选的比特图案互不相同，且对于多个图案候选的至少其中之一而言，各比特的至少其中之一的值为任意。

图3是表示实施方式中的通信装置M所用的通信信号的帧结构的图。接收信号的帧100例如图3所示，具备前导部(preamble portion)101及收容要发送的数据的有效载荷部(payload portion)102。前导部101具备：收容被用于捕捉接收信号的同步定时的同步图案的同步图案部111；以及表示同步图案部111的结束的SFD部112。SFD部112既表示前导部101的结束，还表示有效载荷部102的开始。

本实施方式中，在同步图案部111中收容有例如“111……111”作为同步图案，在SFD部112中收容有例如“1010”作为同步图案。在DBPSK方式中，将彼此相邻的两个符号间的相位变化量与数据的值对应起来。在此种DBPSK方式的情况下，若为111……111，则相位每次会反转，因此采用“111……111”作为同步图案，即使在接收信号中夹杂有少许噪声也能取得同步。

并且，在由接收信号生成一符号的形状数据的情况下且接收信号中几乎不夹杂噪声的情况下(几乎无噪声重叠于接收信号的情况下)，成为在n个取样点的中心附近为“1”而其他处为“0”的图案，例如“00……01110……00”或“00……00100……00”。

但是，例如当有噪声重叠于接收信号或相位发生偏移等时，一符号的形状数据有时在并非中心附近的位置上出现“1”。因此，本实施方式中，在图案候选存储部76中预先存储多个图案候选。并且，所述多个图案候选包括在并非n个取样点的中心附近的位置上包含“1”的图案或并非n个取样点的中心附近的位置为不定(数据值任意，即既可为“0”也可为“1”)的图案等。

这些多个图案候选例如通过考虑该通信装置M所用的传输路径的拓扑结构(topology)或其传输特性(例如相位的破坏方式等)等而预先规定，除了“00……01110……00”或“00……00100……00”这两个图案之外还包括“00……011110……00”或“00……1XX1111XXX1……00”等图案。另外，X表示“0”以及“1”。

候选比较部74与捕捉移位寄存器73和图案候选存储部76分别连接，将存储在捕捉移位寄存器73中的一符号的形状数据与存储在图案候选存储部76中的多个图案候选分别进行比较。在将存储在捕捉移位寄存器73中的一符号的形状数据与存储在图案候选存储部76中的多个图案候选各自进行比较中，候选比较部74比较存储在捕捉移位寄存器73的各比特的各比特值与图案候选的各比特值。

捕捉判定部75基于从候选比较部74输入的其比较结果，当由候选比较部74比较的捕捉移位寄存器73的一符号的形状数据与多个图案候选的至少其中之一一致的次数连续多次时，判定已捕捉到同步定时。此处，作为一致次数，例如可采用两次、三次以及四次等各种值。一致次数越多，判定精度越高，但另一方面，判定时间也越长。

追踪部8将与当前的同步定时对应的平方相关值e(i)作为一符号的中央的平方相关值而确定，基于确定的中央的平方相关值和在时间上位于该中央的平方相关值前后的平方相关值，调整从当前的同步定时至下个同步定时到来为止的时间间隔。此处，追踪部8具备追踪移位寄存器81和间隔调整部82。

追踪移位寄存器81与平方运算部71连接，存储从平方运算部71依次输出的一符号的平方相关值e(i)。另外，在将一个数据保存到捕捉移位寄存器73的左端的时机，与该数据为同一取样点的数据被输入至追踪移位寄存器81的左端。

间隔调整部82每当同步定时到来时，比较存储在追踪移位寄存器81中央的比特位置的平方相关值即mean(平均)值、存储在位于中央的比特位置上游的比特位置的平方相关值即early值、存储在位于中央的比特位置下游的比特位置的平方相关值即late值，确定存储最大的平方相关值的比特位置。

并且，间隔调整部82对确定的比特位置赋予指定的点数，确定所赋予的点数的累计值达到最大的比特位置，并基于所确定的比特位置调整从当前的同步定时至下个同步定时到来为止的时间间隔。

具体而言，间隔调整部82具备与mean值、early值以及late值分别对应的MEAN计数、EARLY计数以及LATE计数。并且，间隔调整部82每隔同步定时到来的n循环，比较mean值、early值、late值，并将与比较结果的最大值对应的计数加一点。

并且，间隔调整部82在MEAN计数达到指定的第二阈值Th2以上时，将n循环作为至下个同步定时为止的时间间隔。而且，间隔调整部82在EARLY计数达到第二阈值Th2以上时，将n+1循环作为至下个同步定时为止的时间间隔。而且，间隔调整部82在LATE计数达到第二阈值Th2以上时，将n-1循环作为至下个同步定时为止的时间间隔。

另外，作为mean值的比特位置，当追踪移位寄存器81的比特数即n为奇数时，可采用追踪移位寄存器81的中心的比特位置，当n为偶数时，可采用从左端的比特位置起第n/2个或第n/2+1个比特位置。

而且，作为early值的比特位置，可采用中央的比特位置左邻的比特位置。而且，作为late值的比特位置，例如可采用中央的比特位置右邻的比特位置。

图4是用于说明图2所示的追踪部8的动作的时序图。图4(A)示出用于使构成接收电路42的各电路同步动作的动作时钟。该动作时钟例如具有与取样频率相同的频率。图4(B)示出从加法器65输出的相关值c(i)，通过浓密程度来表示相关值c(i)。图4(C)示出捕捉判定部75所捕捉到的同步定时。

图4(D)示出EARLY计数的累计值，图4(E)示出MEAN计数的累计值，图4(F)示出LATE计数的累计值。图4(G)示出在EARLY计数的累计值达到第二阈值Th2以上时，间隔调整部82向数据解码部92输出的信号即early_out。图4(H)示出在LATE计数的累计值达到第二阈值Th2以上时，间隔调整部82向数据解码部92输出的信号即late_out。图4(I)是将图4(B)所示的相关值c(i)的波形放大表示的波形图。

在期间T1内，EARLY计数、MEAN计数以及LATE计数的累计值均未达到第二阈值Th2以上。此时，如图4(I)所示，符号的中央被推测为同步定时。因此，同步定时的时间间隔维持n循环。

在期间T2内，EARLY计数的累计值达到第二阈值Th2以上。此时，在符号的中央之前一个取样点的时刻为同步定时。因此，从第一个同步定时起n+1循环后为第二个同步定时。随后，将EARLY计数、MEAN计数以及LATE计数的所有累计值清零。因此，在期间T2内，从第二个同步定时到第三个同步定时为止的时间间隔恢复为n循环。

而且，当EARLY计数的累计值达到第二阈值Th2以上时，间隔调整部82将early_out输出至数据解码部92。由此，数据解码部92识别出下个同步定时是从前一同步定时起n+1循环后。

在期间T3内，LATE计数的累计值达到第二阈值Th2以上。此时，在符号的中央之后一个取样点的时刻为同步定时。因此，从第一个同步定时到第二个同步定时为止的时间间隔为n-1循环。随后，将EARLY计数、MEAN计数以及LATE计数的所有累计值清零。因此，在期间T3内，从第二个同步定时到第三个同步定时为止的时间间隔恢复为n循环。

而且，当LATE计数的累计值达到第二阈值Th2以上时，间隔调整部82将late_out输出至数据解码部92。由此，数据解码部92识别出下个同步定时是从前一同步定时起n-1循环后。

另外，当MEAN计数达到第二阈值Th2以上时，符号的中央为同步定时，因此间隔调整部82维持当前的同步定时。因此，间隔调整部82不将early_out以及late_out输出至数据解码部92。由此，数据解码部92识别出下个同步定时是从前一个同步定时起n循环后。

返回图2，解码部9在由捕捉部7捕捉到接收信号的同步定时时，以捕捉到的同步定时为基准对接收信号进行解码。并且，当检测出接收信号的帧100的SFD部112时，开始向数据处理部11输出解码数据。此处，解码部9具备解码移位寄存器91以及数据解码部92。

解码移位寄存器91具有n比特的存储容量，存储从加法器65依次输出的相关值c(i)。数据解码部92在同步定时，基于存储在解码移位寄存器91中央的比特位置的相关值对接收信号所包含的一比特的数据进行解码。另外，在捕捉移位寄存器73的左端保存一个数据的时机，将与该数据为同一取样点的数据输入解码移位寄存器91的左端。

此处，数据解码部92在同步定时，基于存储在解码移位寄存器91中央的比特位置的相关值c(i)的值，按照DBPSK的符号转换方式决定0或1的符号，并将决定的符号作为与该同步定时对应的解码数据。

另外，作为解码部9，也可取代图2(图5(A))所示的结构而采用图5(B)所示的结构。图5(A)、(B)是说明图2所示的解码部9的变形例的图，图5(A)表示与图2相同的解码部9，图5(B)表示变形例的解码部9A。

如图5(B)所示，解码部9A具备解码移位寄存器91及数据解码部92A。解码移位寄存器91与加法器65连接，存储一符号的相关值c(i)。数据解码部92A连接于解码移位寄存器91的后端，在同步定时，基于存储在解码移位寄存器中央的比特位置的相关值、存储在位于中央的比特位置上游的一个或多个比特位置的相关值、以及存储在位于所述中央的比特位置下游的一个或多个比特位置的相关值，对接收信号所包含的一比特的数据进行解码。

此处，作为中央的比特位置，当n为奇数时，可采用解码移位寄存器91的中心的比特位置，当n为偶数时，可采用从解码移位寄存器91的左端起第n/2个或第n/2+1个的比特位置。而且，作为中央的比特位置上游的比特位置，可采用邻接于中央的比特位置左侧的一个或多个比特位置。而且，作为中央的比特位置下游的比特位置，可采用邻接于中央的比特位置右侧的一个或多个比特位置。

更具体而言，数据解码部92A求出解码移位寄存器91的中央的比特位置的相关值、邻接于中央的比特位置左侧的一个或多个比特位置的相关值、和邻接于中央的比特位置右侧的一个或多个比特位置的相关值的总和。并且，数据解码部92A基于求出的总和，按照DBPSK的符号转换方式决定0或1的符号，将决定的符号作为与该同步定时对应的解码数据。

在图5(B)的例子中，采用中央的比特位置左侧的三个比特位置作为中央的比特位置的上游的比特位置，采用邻接于中央的比特位置右侧的三个比特位置作为中央的比特位置的下游的比特位置。因此，数据解码部92A每当同步定时到来时，求出存储在邻接于中央的比特位置左侧的三个比特位置的相关值c(i)、存储在中央的比特位置的相关值c(i)、存储在邻接于中央的比特位置右侧的三个比特位置的相关值c(i)的总和，来解码接收信号。

另外，在图5(B)的例子中，用以中央的比特位置为中心而左右对称的7比特的相关值求出总和，但并不限定于此，例如，既可用以中央的比特位置为中心而左右对称的5比特的相关值求出总和，也可用以中央的比特位置为中心而左右对称的3比特的相关值求出总和。

这样，图5(B)所示的解码部9A求出以解码移位寄存器91的中央的比特位置为中心而左右对称的多个比特的相关值的总和，并解码数据，因此即使在接收信号中混合有少许噪声，也能正确地解码数据。

返回图2，数据处理部11基于经过解码部9解码的解码数据，检测接收信号的结束时机。而且，数据处理部11基于经过解码部9解码的解码数据，检测是否包含错误比特。

此处，在图3所示的有效载荷部102中，例如包含表示有效载荷部102的比特长度的数据。因而，数据处理部11在从数据解码部92开始解码数据的输入时，开始有效载荷部102的解码，检测表示比特长度的数据，并根据该数据确定有效载荷部102的数据长度。

并且，数据处理部11在从数据解码部92输入了比特长度的数据时，检测接收信号的帧100的结束。并且，数据处理部11在检测到接收信号的帧100的结束时，指示捕捉判定部75以及数据解码部92解除同步定时的捕捉。由此，捕捉判定部75解除已捕捉的同步定时的捕捉，再次开始捕捉同步定时的处理，数据解码部92停止接收信号的解码处理。

而且，数据处理部11利用有效载荷部102中所包含的奇偶比特(parity bit)进行接收信号的奇偶错误验证(parity error check)。并且，数据处理部11在检测到奇偶错误时，指示捕捉判定部75以及数据解码部92解除同步定时的捕捉。由此，捕捉判定部75解除同步定时的捕捉，再次开始捕捉同步定时的处理，数据解码部92停止接收信号的解码处理。

接下来，对本实施方式的通信装置M接收接收信号时的动作进行说明。本实施方式的通信装置M例如通过接通图略的电源开关等而开始动作。

并且，通信装置M在开始接收信号的接收动作时，将接收信号从传输路径PL经由电桥二极管电路1导入AFE部3。导入的接收信号经由电容器C2被输入限幅放大器32，由限幅放大器32转换成与接收信号的振幅电平相应的波形后输出至接收电路42。

输入接收电路42的接收信号通过延迟检波部S被进行延迟检波。具体而言，首先，接收信号被分别输入I用乘法器61I以及Q用乘法器61Q。

输入I用乘法器61I的接收信号与sinωt相乘，I信号成分被提取后输入I用尼奎斯特滤波器62I。输入I用尼奎斯特滤波器62I的I信号成分通过以收发成对构成了尼奎斯特滤波器特性的滤波器特性而被滤波，并被输入I用移位寄存器63I以及I用相关运算部64I。

输入I用移位寄存器63I的I信号成分按照动作时钟的时钟定时从输入端的比特(触发器)依次向输出端的比特(触发器)移动，并被输入I用相关运算部64I。

在I用相关运算部64I中，按照动作时钟的时钟定时，将从I用尼奎斯特滤波器62I输出的I信号成分和从I用移位寄存器63I输出的一符号期间前的I信号成分相乘而计算出相关值，并输入加法器65。

而且，同样，输入Q用乘法器61Q的接收信号与-cosωt相乘，Q信号成分被提取后输入Q用尼奎斯特滤波器62Q。输入Q用尼奎斯特滤波器的Q信号成分通过以收发成对构成了尼奎斯特滤波器特性的滤波器特性而被滤波，并被输入Q用移位寄存器63Q以及Q用相关运算部64Q。

输入Q用移位寄存器63Q的Q信号成分按照动作时钟的时钟定时从输入端的比特(触发器)依次向输出端的比特(触发器)移动，并被输入Q用相关运算部64Q。

在Q用相关运算部64Q中，按照动作时钟的时钟定时，将从Q用尼奎斯特滤波器62Q输出的Q信号成分和从Q用移位寄存器63Q输出的一符号期间前的Q信号成分相乘而计算出相关值，并被输入加法器65。

在加法器65中，将从I用相关运算部64I输出的相关值和从Q用相关运算部64Q输出的相关值相加而计算出相关值c(i)，并被分别输入捕捉部7和解码部9。

此处，设接收信号为S(i)，接收信号S(i)的实部为I(i)，接收信号S(i)的虚部为Q(i)，虚数单位为j(j²＝-1)。接收信号S(i)被表达为S(i)＝I(i)+jQ(i)。一符号前的接收信号S(i-T)被表达为S(i-T)＝I(i-T)+jQ(i-T)。

时间T表示一符号期间的长度。本实施方式中，由于在n个取样点对一符号进行取样，因此T＝n×取样间隔。i是动作时钟的时钟编号。

若如此般定义，则相关值c(i)被表达为c(i)＝(I(i)+jQ(i))·(I(i-T)-jQ(i-T))＝[I(i)I(i-T)+Q(i)Q(i-T)]+j[Q(i)I(i-T)-I(i)Q(i-T)]。

因而，若设c(i)＝A+jB，则A、B被表达为A＝I(i)I(i-T)+Q(i)Q(i-T)、B＝Q(i)I(i-T)-I(i)Q(i-T)。

本实施方式中，由于采用DBPSK，因此可忽略虚部B而仅利用实部A来进行解码处理。即，可设c(i)＝A。

因而，利用加法器65将由I用相关运算部64I计算出的I(i)I(i-T)和由Q用相关运算部64Q计算出的Q(i)Q(i-T)相加，并将加法结果即A输入解码部9。

相关值c(i)首先被输入平方运算部71。由平方运算部71计算相关值c(i)的平方。并且，该运算结果作为平方相关值(e(i)＝A²＝((I(i)I(i-T))+(Q(i)Q(i-T)))²被输入阈值比较部72。阈值比较部72将平方相关值A²与第一阈值Th1进行比较而二进制化，并依次输入捕捉移位寄存器73。

即，当平方相关值e(i)小于第一阈值Th1时，向捕捉移位寄存器73输入“0”，当平方相关值e(i)为第一阈值Th1以上时，向捕捉移位寄存器73输入“1”。

向捕捉移位寄存器73输入的二进制的平方相关值按照动作时钟的时钟定时从输入端的比特(触发器)依次向输出端的比特(触发器)移动。

并且，候选比较部74在动作时钟的每一时钟定时，将存储在捕捉移位寄存器73中的n比特的二进制的平方相关值作为一符号的形状数据，与存储在图案候选存储部76中的多个图案候选分别进行比较。

候选比较部74对存储在捕捉移位寄存器73中的n比特的数据和各图案候选的对应的各比特进行比较，并将比较结果输出至捕捉判定部75。捕捉判定部75对从候选比较部74输入一致的比较结果的次数进行计数，当其次数达到例如三次时，判定已捕捉到同步定时。

此时，如果从候选比较部74输入表示第一次一致的比较结果，捕捉判定部75在从第一次一致的判定时起(n-1)次取样后、n次取样后以及(n+1)次取样后的各定时，进行第二次一致的判定。并且，如果在从第一次一致的判定时起(n-1)次取样后、n次取样后以及(n+1)次取样后的任一定时，从候选比较部74输入表示一致的比较结果，则捕捉判定部75判定第二次也一致。

另外，捕捉判定部75也可以在从第一次一致的判定起n次取样后进行第二次一致的判定。但是，通过不仅在n次取样后，还在n次取样后的前后即(n-1)次取样后以及(n+1)次取样后的各定时进行一致的判定，能够更可靠地捕捉同步图案。

并且，如果捕捉判定部75判定了第二次一致，则在从第一次一致的判定时刻起(2n-2)次取样后、(2n-1)次取样后、2n次取样后、(2n+1)次取样后以及(2n+2)次取样后的各定时，进行第三次一致的判定。并且，如果在从第一次一致的判定时起(2n-2)次取样后、(2n-1)次取样后、2n次取样后、(2n+1)次取样后以及(2n+2)次取样后的任一定时，从候选比较部74输入表示一致的比较结果，捕捉判定部75判定第三次也一致。

另外，捕捉判定部75既可在从第一次一致的判定时刻起2n次取样后进行第三次一致的判定，也可在从第二次一致的判定时刻起(n-1)次取样后、n次取样后以及(n+1)次取样后的各定时进行第三次一致的判定。

并且，如果一致的判定次数达到三次，捕捉判定部75捕捉接收信号的同步定时，并将同步定时的捕捉通知给追踪部8以及解码部9。

若被通知了同步定时的捕捉，则追踪部8每当同步定时到来时，分别比较追踪移位寄存器81的中央的比特位置的比特值(mean值)、mean值的一取样点前的比特值(early值)以及mean值的一取样点后的比特值(late值)。

并且，间隔调整部82在MEAN计数达到第二阈值Th2以上时，将n循环作为至下个同步定时为止的时间间隔而使解码部9动作，以维持当前的同步定时。

而且，间隔调整部82在EARLY计数达到第二阈值Th2以上时，将(n+1)循环设定为从当前的同步定时至下个同步定时为止的时间间隔以使同步定时延后，并将early_out输出至解码部9，以通知同步定时为(n+1)循环后。

而且，间隔调整部82在LATE计数达到第二阈值Th2以上时，将(n-1)循环设定为从当前的同步定时至下个同步定时为止的时间间隔以使当前的同步定时提前，并将late_out输出至解码部9，以通知同步定时为(n-1)循环后。

数据解码部92每当同步定时到来时，对存储在解码移位寄存器91中央的比特位置的比特值，按照DBPSK的代码转换形式以0或1进行编码，以解码接收信号。

在取代数据解码部92而采用图5(B)所示的数据解码部92A的情况下，数据解码部92A每当同步定时到来时，以解码移位寄存器91的中央的比特位置为中心求出7个比特位置的比特值的总和，对该总和按照DBPSK的代码转换形式以0或1进行编码，以解码接收信号。

并且，数据解码部92在从解码数据检测到SFD部112的比特图案即例如“1010”时，视为同步已建立，并开始向数据处理部11输出解码数据。

通过以此方式动作，通信装置M在通信信号在传输路径PL上传播时，可对该通信信号进行延迟检波，并从接收信号解码出数据。

如果从数据解码部92输入了解码数据时，数据处理部11对解码数据进行解码，执行遵照MAC层的通信协议的各种处理。

图6是表示检测到无信号期间时的通信装置M的动作的时序图。在图6中，(A)示出动作时钟，(B)示出有无接收信号的到来，(C)～(E)示出解码部9的动作状态，(F)表示无信号期间检测部10检测到无信号期间时输出的无载波信号。

另外，在图6(B)中，浓密的部分表示接收信号已到来，除此以外的部分表示接收信号未到来的无信号区间。而且，在图6中，(C)示出未发生奇偶错误时的解码部9的动作状态，(D)示出在不具备无信号期间检测部10的比较例的通信装置中发生奇偶错误时的解码部9的动作状态，(E)示出在本通信装置M中发生奇偶错误时的解码部9的动作状态。

而且，在图6(C)～(E)中，高电平的期间表示解码部9进行解码处理的期间，低电平的期间表示解码部9未进行解码处理的期间。

当未发生奇偶错误时，如图6(C)所示，当接收信号到来而由捕捉部7捕捉到同步定时时，解码部9开始解码处理。并且，当接收信号结束时，从数据处理部11指示停止解码处理，解码部9结束解码处理。并且，当下个接收信号到来而由捕捉部7捕捉到同步定时时，解码部9再次开始解码处理。

另一方面，当发生了奇偶错误时，如图6(D)所示，在时刻T1，从数据处理部11通知解码部9发生了奇偶错误，解码部9停止解码处理。

此处，在时刻T1以后，捕捉部7继续进行检测同步定时的处理。因此，当在时刻T1以后的接收信号中包含与图3的前导部101完全相同的数据图案时，会发生捕捉部7在接收信号的有效载荷部102中检测到同步定时的情况(图6(D)的时刻T2)。由此，解码部9在时刻T2开始解码动作。

在比较例中，由于不存在无信号期间检测部10，因此如图6(D)所示，即使接收信号结束而产生无信号期间，解码部9仍继续进行解码处理。因而，解码部9将无法正确地解码下个接收信号。

因此，本通信装置M设置无信号期间检测部10。由此，在图6(E)的时刻T2，即使解码处理已开始，但如果接收信号结束而产生无信号期间，则也从无信号期间检测部10输出无载波信号。

具体而言，无信号期间检测部10在从限幅放大器32持续指定时间Δt以上输出低电平的信号而检测到无信号期间的产生时，将无载波信号通知给捕捉部7以及解码部9。由此，解码部9停止解码处理(时刻T3)。

或者，无信号期间检测部10也可观测从限幅放大器32输出的接收信号的频率，在持续指定时间Δt以上观测到频率大幅偏离载波频率或传输波段的接收信号时，检测到无信号期间的产生。

因此，捕捉部7能够通过下个接收信号的前导部101来捕捉同步定时(时刻T4)，解码部9可正确地解码下个接收信号。

这样，根据本实施方式的通信装置M，当在同步定时的捕捉后检测到无信号期间时，解除同步定时的捕捉。因此，能够防止在无信号期间继续进行解码处理。

而且，延迟相关运算部6对接收信号进行延迟相关运算，捕捉部7基于延迟相关运算部6的输出判定接收信号是否为由发送装置发送的通信信号，从而进行延迟检波。并且，在延迟检波处理的中途的工序中生成的延迟相关运算的结果(相关值c(i)(＝A))被输出至解码部9。

因此，与将接收信号分配成两部分，利用其中之一接收信号进行延迟检波并且利用另一接收信号进行解码的典型的接收装置的情况相比较，本通信装置M将延迟检波部的一部分用于解码处理，因此成本低且能降低功耗。

而且，在本实施方式的通信装置M中，预先准备了多个一符号的形状的候选(图案候选)，多个图案候选被预先存储在图案候选存储部76中。因此，容易判定接收信号为由其他通信装置发送的通信信号，通信装置M能够可靠地捕捉接收信号的到来。

另一方面，本实施方式的通信装置M在捕捉移位寄存器73中的一符号的形状数据与多个图案候选的其中之一一致的次数持续多次时，将接收信号视为由其他通信装置发送的通信信号(同步捕捉)。

因此，通信装置M能够判定接收信号为由其他通信装置发送的通信信号，从而能够正确地进行延迟检波。

而且，本实施方式的通信装置M中，对于多个图案候选的至少其中之一而言，各比特的至少其中之一的值为任意。因此，即使在传输过程中符号的形状与其他通信装置的发送波形不同的情况下，也能判定接收信号为由其他通信装置发送的通信信号。因此，本通信装置M能够更可靠地捕捉同步定时。

而且，在本通信装置M中，由于具备追踪部8，因此能够修正其他通信装置的时钟间隔与通信装置M的时钟间隔的偏差，从而能够更可靠进行延迟检波。

而且，在本通信装置M中，由于具备解码部9，因此能够基于接收信号进行数据的解码。

而且，在典型的常用手段中，接收电路的输入前的电路使用自动增益控制放大器(AGC放大器)和模拟-数字转换器(AD转换器)。因此，从传输路径PL导出的接收信号通过AGC放大器而被调整为适当的振幅，由AD转换器从模拟信号转换为数字信号，并输入接收电路。

另一方面，在本通信装置M中，接收电路42的输入前的电路如上所述使用限幅放大器32。因此，从传输路径PL导出的接收信号通过该限幅放大器32被转换为方形波信号，并输入接收电路42。因此，在本通信装置M中，由于取代典型的常用手段即AGC放大器和AD转换器而使用限幅放大器32，因此电路规模减小。其结果是，本通信装置M的成本更低且能够进一步降低功耗。

为表述本发明，上文结合附图并通过实施方式对本发明进行了适当且充分的说明，但应当认识到，只要是本领域技术人员就可较为容易地变更及/或改良上述实施方式。因而，应该解释为，本领域技术人员所实施的变更形态或改良形态只要未脱离权利要求书中记载的权利要求的权利范围，该变更形态或该改良形态就仍包括在本权利要求的权利范围内。

上述接收电路的技术特征可归纳如下。

(1)上述接收电路接收二相差分移相键控的接收信号，包括：延迟相关运算部，针对所述接收信号的各取样值，进行求出各取样值与一符号期间前的取样值的相关值的延迟相关运算；捕捉部，基于由所述延迟相关运算部计算出的相关值，捕捉所述接收信号的同步定时；以及无信号期间检测部，检测未接收到所述接收信号的无信号期间，其中，所述捕捉部在由所述无信号期间检测部检测到所述无信号期间时，解除同步定时的捕捉。

根据该结构，如果在同步定时的捕捉后检测到无信号期间，则同步定时的捕捉被解除。因此，能够防止在无信号期间继续进行解码处理，从而能够正确地解码接下来到来的接收信号。

(2)较为理想的是，所述接收电路还包括：解码部，当由所述捕捉部捕捉到所述接收信号的同步定时时，以捕捉到的同步定时为基准对所述接收信号进行解码；以及数据处理部，基于由所述解码部解码的解码数据，检测所述接收信号是否包含结束时机以及错误比特，其中，所述捕捉部在由所述数据处理部检测到包含所述结束时机以及所述错误比特时，解除同步定时的捕捉。

在由数据处理部检测到接收信号中包含错误比特并且在该接收信号的接收中途解除同步定时的捕捉后，如果在该接收信号中再次捕捉到同步定时，则数据处理部不指示基于该接收信号的结束的同步定时的捕捉的解除。

但是，如果由无信号期间检测部检测到无信号期间，则解除同步定时的捕捉，因此，可防止基于通过前一接收信号捕捉到的同步定时对下个接收信号进行解码，从而能够正确地解码接收信号。

(3)较为理想的是，所述解码部包括：解码移位寄存器，存储从所述延迟相关运算部依次输出的一符号的相关值；以及数据解码部，在所述同步定时，基于存储在所述解码移位寄存器中央的比特位置的相关值对所述接收信号所包含的一比特的数据进行解码。

根据该结构，由于利用存储在一符号的中央的比特位置的相关值对接收信号的一比特的数据进行解码，因此能够正确地解码接收信号。

(4)较为理想的是，所述解码部包括：解码移位寄存器，存储从所述延迟相关运算部依次输出的一符号的相关值；以及数据解码部，在所述同步定时，基于存储在所述解码移位寄存器中央的比特位置的相关值、存储在位于所述中央的比特位置上游的一个或多个比特位置的相关值、以及存储在位于所述中央的比特位置下游的一个或多个比特位置的相关值，对所述接收信号所包含的一比特的数据进行解码。

根据该结构，由于利用保存在一符号的中央的比特位置、中央的比特位置上游的一个或多个比特位置、以及中央的比特位置下游的一个或多个比特位置的多个相关值对接收信号的一比特的数据进行解码，因此能够正确地解码接收信号。

(5)较为理想的是，所述接收信号为具备前导部和有效载荷部的帧结构，所述捕捉部在捕捉到所述同步定时时，还基于经过所述解码部解码的解码数据检测所述前导部的结束。

根据该结构，基于解码部的输出检测前导部的结束，能够与发送信号建立同步。

(6)较为理想的是，所述捕捉部包括：图案候选存储部，将一符号的形状数据的候选作为图案候选预先存储多个；形状生成部，生成基于所述延迟相关运算部的输出的一符号的形状数据；候选比较部，将所述形状生成部的一符号的形状数据与所述多个图案候选的各候选分别进行比较；以及捕捉判定部，当所述形状生成部的一符号的形状数据与多个图案候选的至少其中之一被所述候选比较部判定为一致的次数连续多次时，判定已捕捉到所述同步定时。

根据该结构，预先准备多个一符号的形状数据的候选。因此，能够防止因接收信号中所含的少许噪声导致捕捉不到同步定时。另一方面，由于在一符号的形状数据与多个图案候选一致的次数连续多次时捕捉同步定时，因此能够提高同步定时的捕捉精度。

(7)较为理想的是，所述延迟相关运算部将所述接收信号分成I信号成分与Q信号成分，并计算各成分的相关值之和，所述形状生成部包括：平方运算部，对从所述延迟相关运算部输出的相关值之和进行平方而计算出平方相关值；阈值比较部，通过比较所述平方相关值与指定的阈值而将所述平方相关值二进制化；以及捕捉移位寄存器，存储一符号的所述阈值比较部的输出，其中，所述候选比较部比较存储在所述捕捉移位寄存器中的数据与多个图案候选。

根据该结构，对I信号成分与Q信号成分的相关值之和进行平方而计算出平方相关值，将该平方相关值二进制化后依次输入具有一符号的存储容量的移位寄存器，从而生成一符号的形状数据。并且，将输入移位寄存器的一符号的形状数据与多个图案候选进行比较，从而判定同步定时的捕捉。

(8)较为理想的是，所述一符号的形状数据由多个比特来表示，所述图案候选是通过预先规定所述各比特而形成的指定的比特图案，所述多个图案候选的比特图案互不相同，所述多个图案候选的至少其中之一的所述各比特的至少其中之一的值为任意。

根据该结构，多个图案候选的至少其中之一的各比特的至少其中之一的值为任意。因此，即使在接收到多少具有噪声的接收信号的情况下，也能够捕捉该接收信号的同步定时。

(9)较为理想的是，所述接收电路还包括：追踪部，将与当前的同步定时对应的所述平方相关值作为一符号的中央的平方相关值来确定，并基于确定的中央的平方相关值和在时间上位于该中央的平方相关值前后的平方相关值，调整从当前的同步定时至下个同步定时到来为止的时间间隔。

根据该结构，利用一符号的中央的平方相关值和在时间上位于该平方相关值前后的平方相关值，调整从当前的同步定时至下个同步定时到来为止的时间间隔。因此，如果同步定时偏离一符号的中央的位置，则能够使偏离的同步定时恢复到一符号的中央的位置。

(10)较为理想的是，所述追踪部包括：追踪移位寄存器，存储从所述平方运算部依次输出的一符号的平方相关值；以及间隔调整部，每当所述同步定时到来时，比较存储在所述追踪移位寄存器中央的比特位置的平方相关值、存储在位于所述中央的比特位置上游的比特位置的平方相关值、和存储在位于所述中央的比特位置下游的比特位置的平方相关值，确定存储最大的平方相关值的比特位置，对确定的比特位置赋予指定的点数，并确定所赋予的点数的累计值达到最大的比特位置，基于所确定的比特位置调整从当前的同步定时至下个同步定时到来为止的时间间隔。

根据该结构，即使在同步定时偏离一符号的中央的位置的情况下，也能够使偏离的同步定时精度良好地恢复到一符号的中央的位置。

(11)较为理想的是，上述接收装置包括：从传输路径导出所述接收信号的耦合部；基于由所述耦合部导出的接收信号对所述接收信号进行解码的接收部；以及由流经所述传输路径的电力生成驱动所述接收部的驱动电力的受电部，其中，所述接收部具备(1)至(10)中任一项的接收电路。

根据该结构，能够提供低成本且低功耗的接收装置。

Claims (11)

1.一种接收电路，接收二相差分移相键控的接收信号，其特征在于包括：

延迟相关运算部，针对所述接收信号的各取样值，进行求出所述各取样值与一符号期间前的取样值的相关值的延迟相关运算；

捕捉部，基于由所述延迟相关运算部计算出的相关值，捕捉所述接收信号的同步定时；以及

无信号期间检测部，检测未接收到所述接收信号的无信号期间，其中，

所述捕捉部，在由所述无信号期间检测部检测到所述无信号期间时，解除同步定时的捕捉。

2.根据权利要求1所述的接收电路，其特征在于还包括：

解码部，当由所述捕捉部捕捉到所述接收信号的同步定时时，以捕捉到的同步定时为基准对所述接收信号进行解码；以及

数据处理部，基于经过所述解码部解码的解码数据，检测所述接收信号是否包含结束时机以及错误比特，其中，

所述捕捉部，在由所述数据处理部检测到包含所述结束时机以及所述错误比特时，解除同步定时的捕捉。

3.根据权利要求2所述的接收电路，其特征在于，所述解码部包括：

解码移位寄存器，存储从所述延迟相关运算部依次输出的一符号的相关值；以及

数据解码部，在所述同步定时，基于存储在所述解码移位寄存器的中央的比特位置的相关值对所述接收信号所包含的一比特的数据进行解码。

4.根据权利要求2所述的接收电路，其特征在于，所述解码部包括：

解码移位寄存器，存储从所述延迟相关运算部依次输出的一符号的相关值；以及

数据解码部，在所述同步定时，基于存储在所述解码移位寄存器的中央的比特位置的相关值、存储在位于所述中央的比特位置上游的一个或多个比特位置的相关值、以及存储在位于所述中央的比特位置下游的一个或多个比特位置的相关值，对所述接收信号所包含的一比特的数据进行解码。

5.根据权利要求2至4中任一项所述的接收电路，其特征在于：

所述接收信号，为具备前导部和有效载荷部的帧结构，

所述捕捉部，在捕捉到所述同步定时时，还基于由所述解码部解码的解码数据检测所述前导部的结束。

6.根据权利要求1至5中任一项所述的接收电路，其特征在于，所述捕捉部包括：

图案候选存储部，将一符号的形状数据的候选作为图案候选预先存储多个；

形状生成部，生成基于所述延迟相关运算部的输出的一符号的形状数据；

候选比较部，将所述形状生成部的一符号的形状数据与所述多个图案候选的各候选分别进行比较；以及

捕捉判定部，当所述形状生成部的一符号的形状数据与多个图案候选的至少其中之一被所述候选比较部判定为一致的次数连续多次时，判定已捕捉到所述同步定时。

7.根据权利要求6所述的接收电路，其特征在于，

所述延迟相关运算部，将所述接收信号分成I信号成分与Q信号成分，并计算各成分的相关值之和，

所述形状生成部包括：

平方运算部，对从所述延迟相关运算部输出的相关值之和进行平方而计算出平方相关值；

阈值比较部，通过比较所述平方相关值与指定的阈值而将所述平方相关值二进制化；以及

捕捉移位寄存器，存储一符号的所述阈值比较部的输出，其中，

所述候选比较部，比较存储在所述捕捉移位寄存器中的数据与多个图案候选。

8.根据权利要求6或7所述的接收电路，其特征在于：

所述一符号的形状数据由多个比特来表示，

所述图案候选是通过预先规定所述各比特而形成的指定的比特图案，

所述多个图案候选的比特图案互不相同，所述多个图案候选的至少其中之一的所述各比特的至少其中之一的值为任意。

9.根据权利要求7所述的接收电路，其特征在于还包括：

追踪部，将与当前的同步定时对应的所述平方相关值作为一符号的中央的平方相关值来确定，并基于确定的中央的平方相关值和在时间上位于该中央的平方相关值前后的平方相关值，调整从当前的同步定时至下个同步定时到来为止的时间间隔。

10.根据权利要求9所述的接收电路，其特征在于，所述追踪部包括：

追踪移位寄存器，存储从所述平方运算部依次输出的一符号的平方相关值；以及

间隔调整部，每当所述同步定时到来时，比较存储在所述追踪移位寄存器的中央的比特位置的平方相关值、存储在位于所述中央的比特位置上游的比特位置的平方相关值、和存储在位于所述中央的比特位置下游的比特位置的平方相关值，确定存储最大的平方相关值的比特位置，对确定的比特位置赋予指定的点数，并确定所赋予的点数的累计值达到最大的比特位置，基于所确定的比特位置调整从当前的同步定时至下个同步定时到来为止的时间间隔。

11.一种接收装置，其特征在于包括：

从传输路径取出所述接收信号的耦合部；

基于由所述耦合部取出的接收信号对所述接收信号进行解码的接收部；以及

从流经所述传输路径的电力生成驱动所述接收部的驱动电力的受电部，其中，

所述接收部具备如权利要求1至10中任一项所述的接收电路。

Images