CN102751187B - 抛光方法以及栅极的形成方法 - Google Patents
抛光方法以及栅极的形成方法 Download PDFInfo
- Publication number
- CN102751187B CN102751187B CN201110099722.3A CN201110099722A CN102751187B CN 102751187 B CN102751187 B CN 102751187B CN 201110099722 A CN201110099722 A CN 201110099722A CN 102751187 B CN102751187 B CN 102751187B
- Authority
- CN
- China
- Prior art keywords
- polishing
- silicon nitride
- layer
- nitride layer
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 17
- 238000005498 polishing Methods 0.000 claims abstract description 188
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 99
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 99
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 87
- 229920005591 polysilicon Polymers 0.000 claims abstract description 86
- 239000012530 fluid Substances 0.000 claims abstract description 44
- 239000003945 anionic surfactant Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000002888 zwitterionic surfactant Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000003082 abrasive agent Substances 0.000 claims description 15
- ONIBWKKTOPOVIA-UHFFFAOYSA-N Proline Natural products OC(=O)C1CCCN1 ONIBWKKTOPOVIA-UHFFFAOYSA-N 0.000 claims description 9
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 8
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 8
- 125000001500 prolyl group Chemical group [H]N1C([H])(C(=O)[*])C([H])([H])C([H])([H])C1([H])[H] 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 184
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 37
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 239000000463 material Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- 239000000377 silicon dioxide Substances 0.000 description 18
- 238000007517 polishing process Methods 0.000 description 17
- 229910000420 cerium oxide Inorganic materials 0.000 description 12
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 12
- 239000002245 particle Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 239000004094 surface-active agent Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000000243 solution Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000001179 sorption measurement Methods 0.000 description 5
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 150000001450 anions Chemical class 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 241001044369 Amphion Species 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003093 cationic surfactant Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 125000000524 functional group Chemical group 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004448 titration Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09G—POLISHING COMPOSITIONS; SKI WAXES
- C09G1/00—Polishing compositions
- C09G1/04—Aqueous dispersions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Dispersion Chemistry (AREA)
- Organic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一种抛光方法和栅极的形成方法，所述栅极的形成方法包括：在半导体衬底上形成伪栅结构，所述伪栅结构包括牺牲氧化层以及覆盖所述牺牲氧化层的多晶硅层；在所述伪栅结构周围形成侧墙；依次形成氮化硅层和覆盖所述氮化硅层的介质层，所述氮化硅层覆盖所述多晶硅层、侧墙和衬底；对所述介质层抛光直至暴露出所述氮化硅层；在固结磨料抛光垫上抛光所述氮化硅层且停止于所述多晶硅层，抛光液中具有阴离子表面活性剂或两性离子表面活性剂，所述抛光液的PH值为10.5～11；去除所述伪栅结构后形成开口；在所述开口中形成栅极结构。所述抛光方法能够改善在固结磨料抛光垫上对氮化硅层进行抛光且停止于多晶硅层时产生的凹陷和过抛问题。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种抛光方法以及栅极的形成方法。
背景技术
在半导体制备工艺中，平整的晶圆表面对于器件的小型化和高密度化极其重要，传统平坦化晶圆表面的方法为化学机械抛光法(CMP，ChemicalMechanicalPolishing)。该方法在晶圆表面与抛光垫之间加入抛光液，利用机械力的作用和抛光液与晶圆表面产生的化学反应，平坦化晶圆表面。传统化学机械抛光法为游离磨料抛光法，包含于抛光液中的磨料在抛光垫上随机分布，其分布密度不均匀，抛光效果比较差，而且抛光液利用率低，抛光液废液容易污染环境等，因此逐渐被固结磨料抛光法(FixedAbrasivePolishing)取代。
固结磨料抛光法，是将磨料和抛光垫结合起来，形成表面具有规则凹凸形状的固结磨料抛光垫(FixedAbrasivePad)。现有的固结磨料抛光法的抛光过程，如图1所示，输入滚筒105a和输出滚筒105b将抛光垫102输送到抛光台101上，并用抛光液润湿抛光垫102表面；将晶圆103吸附固定在抛光头104上，并使其表面与抛光垫102的磨料层相接触；启动动力驱动，抛光台101在轴承100的旋转带动下旋转，晶圆103也在旋转的抛光头104带动下旋转，其与抛光垫102作相对运动，使得晶圆103表面不断与抛光垫102表面的磨料层摩擦而被研磨。由于在抛光过程中，只有固结在抛光垫102的磨料层的突出部位(磨料块)才与晶圆103表面的相接触部位发生作用，相对于传统的游离磨料抛光法，由于接触区域的减小，微小接触区域产生局部较大的压力，抛光速率有较大程度的提高；还能够获得很好的抛光效果以及扩大过抛的工艺窗口，大大减少晶圆抛光时产生的凹陷(Dishing)和过抛(Erosion)，提高了产品的良率；另外，抛光速率对于晶圆表面形貌有很高的选择性，因而，只需较少的去除量，即可达到平坦化的目的，降低了生产成本。随着半导体制造工艺的不断发展，集成电路中的半导体器件的特征尺寸(CD，CriticalDimension)越来越小，固结磨料抛光法已显得越来越重要。
随着半导体制造工艺的不断发展，集成电路中的半导体器件的特征尺寸(CD，CriticalDimension)越来越小，为了解决小尺寸器件带来的一系列问题，高介电常数(High-K)材料的栅介质层和金属栅极(MetalGate)相结合的技术被引入至MOS晶体管的制造过程中。
图2至图6是现有技术中高K栅介质金属栅极形成方法的剖面结构示意图。
步骤(1)，参阅图2，步骤(1)又包括多个步骤组成：在半导体衬底(图中未示出)上形成伪栅结构，所述伪栅结构包括牺牲氧化层201以及覆盖所述牺牲氧化层201的多晶硅层202；在所述伪栅结构周围形成侧墙203，所述侧墙203的材料一般为二氧化硅；依次形成氮化硅层204、介质层205，所述氮化硅层204覆盖所述多晶硅层202、侧墙203和衬底，所述介质层205的材料一般为二氧化硅。
步骤(2)，参阅图3，对所述介质层205进行抛光操作，直至暴露出所述氮化硅层204。
步骤(3)，参阅图4，继续对氮化硅层204以及所述介质层205进行抛光操作，停止于所述多晶硅层202。
步骤(4)，参阅图5，刻蚀去除所述伪栅结构(多晶硅层202以及牺牲氧化层201)，形成开口206。
步骤(5)，参阅图6，在图5所示的开口206中依次形成栅介质层200和金属栅极207，所述栅介质层200由高介电常数材料构成，所述金属栅极207的材料一般为铝或钌。
上述对所述介质层205进行抛光操作，直至暴露出所述氮化硅层204的步骤(2)以及对氮化硅层204以及所述介质层205进行抛光操作，停止于所述多晶硅层202的步骤(3)通常是连续进行的，由于传统的游离磨料抛光法难以取得较好的晶圆表面平坦度以及均匀度，因此目前通常采用固结磨料抛光法进行抛光操作。虽然以固结磨料抛光法进行步骤(2)时，能够取得很好的抛光效果(表面平坦度以及均匀度)，但是在进行步骤(3)时却产生了明显的凹陷和过抛问题，如图10所示，过抛形成的开口208，凹陷形成的开口209，抛光效果较差。
相关技术还可参考专利号为US20020049027的美国专利，但是该专利对于解决上述问题并未涉及。
发明内容
本发明要解决的问题是现有技术中在固结磨料抛光垫上对氮化硅层进行抛光且停止于多晶硅层时产生的凹陷和过抛问题。
为解决上述问题，本发明提供一种抛光方法，包括：提供半导体衬底，所述衬底上形成有多晶硅层和覆盖所述多晶硅层的氮化硅层，在固结磨料抛光垫上对氮化硅层进行抛光操作，停止于多晶硅层；所述抛光操作采用的抛光液的PH值为10.5～11，所述抛光液中具有阴离子表面活性剂或两性离子表面活性剂。
可选的，所述两性离子表面活性剂为脯氨酸。
可选的，所述固结磨料抛光垫上的磨料为二氧化铈。
可选的，抛光时的压强为1～2磅/平方英寸(Psi，Poundspersquareinch)，抛光台的转速为10～25转/分钟。
可选的，抛光时所采用的终点检测方式为电机电流终点检测或光学终点检测。
此外，本发明还提供了一种栅极的形成方法，包括：
在半导体衬底上形成伪栅结构，所述伪栅结构包括牺牲氧化层以及覆盖所述牺牲氧化层的多晶硅层；
在所述伪栅结构周围形成侧墙；
依次形成氮化硅层和覆盖所述氮化硅层的介质层，所述氮化硅层覆盖所述多晶硅层、侧墙和衬底；
对所述介质层抛光直至暴露出所述氮化硅层；
在固结磨料抛光垫上对所述氮化硅层进行抛光操作，停止于所述多晶硅层，所述抛光操作采用的抛光液的PH值为10.5～11，所述抛光液中具有阴离子表面活性剂或两性离子表面活性剂；
去除所述伪栅结构后形成开口；
在所述开口中形成栅极结构。
可选的，所述两性离子表面活性剂为脯氨酸。
可选的，所述固结磨料抛光垫上的磨料为二氧化铈。
可选的，对所述氮化硅层进行抛光操作时的压强为1～2磅/平方英寸，抛光台的转速为10～25转/分钟。
可选的，所述对所述介质层抛光直至暴露出所述氮化硅层是在固结磨料抛光垫或非固结磨料抛光垫上进行的。
与现有技术相比，本技术方案具有以下优点：
在固结磨料抛光垫上进行对氮化硅层抛光且停止于多晶硅层的抛光操作时，通过设置合适的抛光环境，即在抛光液中加入阴离子表面活性剂或两性离子表面活性剂且所述抛光液的PH值为10.5～11，从而使对氮化硅层和多晶硅层的抛光操作具有更好的去除选择比，由此改善了固结磨料抛光垫上对氮化硅层进行抛光且停止于多晶硅层时产生的凹陷和过抛问题。
通过将所述抛光方法应用于高K栅介质金属栅极形成过程中对所述氮化硅层抛光且停止于多晶硅层的抛光操作，提高了产品的良率。
附图说明
图1是现有固结磨料抛光法的抛光装置示意图；
图2至图6是现有技术中高K栅介质金属栅极形成方法的剖面结构示意图；
图7至图9是高K栅介质金属栅极形成过程中氮化硅层抛光后理想的多种尺寸图案的剖面结构示意图；
图10至图12是高K栅介质金属栅极形成过程中氮化硅层抛光后产生缺陷的多种尺寸图案的剖面结构示意图；
图13是氮化硅、二氧化硅、多晶硅在不同PH值介质中去除率变化示意图；
图14至图17是氮化硅层、氧化层、多晶硅层、二氧化铈颗粒在不同PH值介质中的离子吸附示意图；
图18是本发明实施例提供的栅极的形成方法流程示意图。
具体实施方式
现有技术中在固结磨料抛光垫上进行对氮化硅层抛光且停止于多晶硅层的抛光操作时产生了明显的凹陷和过抛问题，其抛光效果较差。本技术方案通过在固结磨料抛光垫上进行对氮化硅层抛光且停止于多晶硅层的抛光操作时设置合适的抛光环境，即在抛光液中加入阴离子表面活性剂或两性离子表面活性剂，且所述抛光液的PH值为10.5～11，从而使对氮化硅层和多晶硅层的抛光操作具有更好的去除选择比，由此改善了固结磨料抛光垫上对氮化硅层进行抛光且停止于多晶硅层时产生的凹陷和过抛问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
图7至图9是高K栅介质金属栅极形成过程中氮化硅层抛光后理想的多种尺寸图案的剖面结构示意图。在实际情况中，形成的栅极结构一般具有多种尺寸图案，对氮化硅层204以及介质层205进行抛光操作且停止于多晶硅层202后，在理想的情况下，如图7所示，表面应具有很好的平坦度以及均匀度，参阅图8和图9，在后续步骤中去除多晶硅层202以及牺牲氧化层201，形成开口206，再在所述开口206中依次形成栅介质层200和金属栅极207。所述栅介质层200由高介电常数材料构成，所述金属栅极207的材料一般为铝或钌。
然而，如前面所述，在高K栅介质金属栅极的形成过程中，在以固结磨料抛光法对氮化硅层204以及介质层205进行抛光操作且停止于多晶硅层202时，会产生明显的凹陷和过抛问题。图10至图12是高K栅介质金属栅极形成过程中氮化硅层抛光后产生缺陷的多种尺寸图案的剖面结构示意图。参阅图10，在图形密集区域，进行抛光操作后一般会产生100～200埃的过抛从而形成开口208，而在大尺寸的介质层区域，还会产生200～300埃的凹陷从而形成开口209。那么在后续步骤中，如图11和图12所示，去除多晶硅层202以及牺牲氧化层201，形成开口206，再在所述开口206中依次形成栅介质层200和金属栅极207，但是形成金属栅极207的时候，还填满了开口208以及开口209，分别形成金属层210和金属层211，由此会导致桥接问题(bridgeissue)而使器件报废，产品的良率大大降低。至于产生凹陷和过抛问题的原因，将在下面详细描述。
发明人考虑是否可以通过改变抛光工艺的环境或条件来解决或改善上述问题，因此本发明实施方式提供了一种抛光方法，包括：提供半导体衬底，所述衬底上形成有多晶硅层和覆盖所述多晶硅层的氮化硅层，在固结磨料抛光垫上对氮化硅层进行抛光操作，停止于多晶硅层；抛光液中具有阴离子表面活性剂或两性离子表面活性剂；所述抛光液的PH值为10.5～11。
具体实施以高K栅介质金属栅极形成过程为例，区别于现有技术的是，可参阅图3，在对氮化硅层204以及介质层205进行抛光操作且停止于多晶硅层202的步骤时，将晶圆置于固结磨料抛光垫上，加入抛光液后进行抛光操作，所述抛光液的PH值为10.5～11(可通过滴定以设定PH值)，并且抛光液中具有表面活性剂。本实施例中，所述表面活性剂为脯氨酸，所述固结磨料抛光垫上的磨料为二氧化铈(CeO2)。在抛光操作过程中，抛光头对晶圆施加的压强为1～2磅/平方英寸，抛光台的转速设定为10～25转/分钟，在抛光时所采用的终点检测方式为电机电流终点检测或光学终点检测。
此外，本实施例中，对介质层抛光直至暴露出氮化硅层的步骤也是在固结磨料抛光垫上进行的，当然，在其他实施例中，对所述介质层抛光直至暴露出所述氮化硅层的步骤也可以在非固结磨料抛光垫上进行，抛光液中的磨料包括二氧化铈。
下面对抛光氮化硅层且停止于多晶硅层的步骤中产生凹陷和过抛问题的原因以及本发明实施方式中采用PH值为10.5～11且具有表面活性剂的抛光液在该步骤中进行抛光操作的原理作详细说明。
图13是氮化硅、二氧化硅、多晶硅在不同PH值介质中去除率变化示意图。发明人经过研究发现，在不同的PH值介质(本实施例中为具有脯氨酸的抛光液)中，对氮化硅、二氧化硅、多晶硅进行抛光的去除率的变化有较大的差异。如图13所示，当抛光液的PH值为10时，对二氧化硅的去除率约为960埃/分钟，而对氮化硅的去除率约为20埃/分钟，对多晶硅的去除率约为28埃/分钟。现有技术中，通常在固结磨料抛光垫上进行抛光操作时所使用的抛光液的PH值为10～10.3，在这样的PH值范围内，抛光时对二氧化硅的去除率要远远大于对氮化硅和多晶硅的去除率，由此表明，去除率对于二氧化硅和氮化硅具有较大的选择性，基于此，固结磨料抛光法在该抛光环境(抛光液的PH值为10～10.3)下用于抛光氧化层且停止于氮化硅层能取得不错的抛光效果，例如在浅槽隔离(STI，ShallowTrenchIsolation)工艺中目前一般较多使用固结磨料抛光垫进行抛光操作。但是，当PH值为10～10.3时，由于对氮化硅的去除率与对多晶硅的去除率比较接近，即对这两种材料的去除选择性较差，又因为对二氧化硅的去除率要远远大于对氮化硅的去除率，所以无法用于高K栅介质金属栅极形成过程中抛光氮化硅层。
然而，当抛光液的PH值为10.5～11时，如图13所示，随着PH值的升高，对氮化硅、二氧化硅、多晶硅这三种材料的抛光去除率也有不同程度的提高。具体地，当PH值从10.5至11，对氮化硅的去除率由240埃/分钟提高至1320埃/分钟，然而对多晶硅的去除率却始终未能大于50埃/分钟，由此表明，去除率对于氮化硅和多晶硅具有较大的选择性，基于此，固结磨料抛光法在该抛光环境(抛光液的PH值为10.5～11)下用于抛光氮化硅层且停止于多晶硅层能取得较好的抛光效果，因此非常适于应用在高K栅介质金属栅极形成过程中抛光氮化硅层且停止于多晶硅层的步骤。
下面对在不同PH值介质中氮化硅、二氧化硅、多晶硅的去除率变化的原理进行分析。首先对等电点的概念作简单介绍，所谓的等电点(IEP，IsoElectricPoint)是一个分子或者表面不带电荷时的PH值。被称为两性离子的两性分子同时含有带正电荷和负电荷的官能团，整个分子的总电荷则由其周围环境的PH值决定，根据PH值的不同整个分子可能带正电荷，也可能带负电荷，其原因是因为这样的分子在不同的PH值环境中可能会吸收或者丧失质子(H+)。在PH值等于等电点时，这样的分子所带的正电荷和负电荷互相抵消，使得整个分子不带电。表面也会自然地带电荷形成固定层。一般假如决定表面电荷的离子是H+/OH-的话，那么表面浸入的液体的PH值也会决定表面的总电荷。在这里，等电点也是表面总电荷为零时的PH值。综上所述，两性离子所带电荷因溶液的PH值不同而改变，当两性离子正负电荷数值相等时，溶液的PH值即为其等电点；当溶液的PH值大于等电点时，离子将带负电荷；当溶液PH值小于等电点时，离子将带正电荷。
表1：不同材料的等电点以及在不同PH值下电势变化表
| 材料类型 | 等电点 | PH＝10 | PH＝10.5 | PH＝10.8 | PH＝11 |
| 氮化硅 | 5.0 | NN | NN | NN | NNN |
| 多晶硅 | 10.8 | P | P | P | N |
| 二氧化铈 | 10.2 | P | 0 | N | NN |
| 二氧化硅 | 2.2 | NNN | NNN | NNN | NNNN |
表1示出了不同材料的等电点以及在不同PH值下电势变化情况，其中“P”表示电势为正(Positive)，“N”表示电势为负(Negative)，“0”表示电势为0。其中，“N”的数量多少表示负电势的大小，例如：“NNNN”表示负电势较大，而“N”表示负电势较小。
本实施例中，抛光液中具有脯氨酸(分子式：R-NH+2-CH2CH2COO-)，脯氨酸是一种两性离子表面活性剂，这类表面活性剂的分子结构中同时具有正、负电荷基团，在不同PH值介质中可表现出阳离子或阴离子表面活性剂的性质。在碱性水溶液中呈阴离子表面活性剂，在酸性水溶液中呈阳离子表面活性剂。因此，当PH值为10～11时，脯氨酸(IEP＝6)呈阴离子表面活性剂，抛光液中充满的阴离子表面活性剂会不同程度地吸附于被抛光材料的表面。在其他实施例中，选择阴离子表面活性剂或其他两性离子表面活性剂也可以达到目的。
图14至图17是氮化硅层、氧化层、多晶硅层、二氧化铈颗粒在不同PH值介质中的离子吸附示意图。如图14所示，当抛光液的PH值为10时，由表1可知，由于从固结磨料抛光垫游离出的磨料二氧化铈颗粒以及多晶硅层表面都呈正电势(图中分别以“+”和“++”表示二氧化铈颗粒以及多晶硅层表面正电势的大小)，因此能吸附很多的阴离子表面活性剂，而二氧化铈颗粒和多晶硅层表面在吸附这么多阴离子表面活性剂后，相当于在其表面形成了一层保护层，会降低抛光操作的效率，导致多晶硅的去除率较低。此时，虽然氮化硅层表面呈负电势(图中以“--”表示负电势的大小)，但负电势较小，其所吸附的阴离子表面活性剂也比较多，因此对氮化硅层的去除率较低，接近对多晶硅的去除率；而氧化层(二氧化硅)表面呈现的负电势更大(图中以“---”表示)，其所吸附的阴离子表面活性剂更少，因此对氧化层的抛光去除率较高。参阅图13，PH值为10时，对氮化硅层和多晶硅层的去除率小于50埃/分钟，而对氧化层的去除率则接近1000埃/分钟，所以此时适于抛光氧化层且停止于氮化硅层。
如图15所示，当抛光液的PH值为10.5时，由表1可知，二氧化铈颗粒的电势几乎为零(图中以“0”表示)，其所吸附的阴离子表面活性剂的数量较PH值为10的时候大为减少，而多晶硅层表面仍然呈正电势(图中以“++”表示)，因此还是能吸附很多的阴离子表面活性剂，虽然由于二氧化铈颗粒表面吸附的阴离子表面活性剂数量减少，但对多晶硅层的抛光操作的影响较小，多晶硅的去除率依然较低。而此时，由于氮化硅层表面呈现的负电势增大(图中以“---”表示)，其所吸附的阴离子表面活性剂减少较为明显，再加上二氧化铈颗粒表面吸附的阴离子表面活性剂数量减少，导致对氮化硅层的去除率有明显的增大，而氧化层(二氧化硅)表面呈现的负电势同样有所增大(图中以“----”表示)，其所吸附的阴离子表面活性剂变得非常少，因此，氧化层的抛光去除率进一步增大。参阅图13，PH值为10.5时，对多晶硅层的去除率依然小于50埃/分钟，而对氮化硅层的去除率增大至约240埃/分钟，对氧化层的去除率增大至约2780埃/分钟，所以此时开始适于抛光氮化硅层且停止于多晶硅层。
如图16所示，当抛光液的PH值为10.8时，由表1可知，二氧化铈颗粒的电势为负(图中以“-”表示)，其所吸附的阴离子表面活性剂的数量较PH值为10.5的时候进一步减少，而多晶硅层表面仍然呈正电势(图中以“++”表示)，因此还是能吸附很多的阴离子表面活性剂，对多晶硅层的抛光操作的影响仍然较小，多晶硅的去除率依然较低。而此时，由于氮化硅层表面呈现的负电势进一步增大(图中以“----”表示)，其所吸附的阴离子表面活性剂变得很少，再加上二氧化铈颗粒表面吸附的阴离子表面活性剂数量减少，导致对氮化硅层的去除率进一步增大，而氧化层(二氧化硅)表面呈现的负电势继续增大(图中以“-----”表示)，已经吸附不到阴离子表面活性剂，因此氧化层的抛光去除率继续增大。参阅图13，PH值为10.8时，对多晶硅层的去除率依然小于50埃/分钟，而对氮化硅层的去除率增大至约680埃/分钟，对氧化层的去除率增大至约3500埃/分钟，所以此时也适于抛光氮化硅层且停止于多晶硅层。
如图17所示，当抛光液的PH值为11时，由表1可知，二氧化铈颗粒呈现的负电势进一步增大(图中以“--”表示)，已经吸附不到阴离子表面活性剂，而多晶硅层表面开始呈现负电势(图中以“-”表示)，虽然吸附阴离子表面活性剂的数量有所减少，但是对多晶硅层的抛光操作的影响仍然较小，多晶硅的去除率依然较低。而此时，由于氮化硅层表面呈现的负电势进一步增大(图中以“-----”表示)，也已经吸附不到阴离子表面活性剂，再加上二氧化铈颗粒表面也吸附不到阴离子表面活性剂，导致对氮化硅层的去除率进一步增大，而氧化层(二氧化硅)表面呈现的负电势继续增大(图中以“------”表示)，也吸附不到阴离子表面活性剂，因此氧化层的抛光去除率继续增大。参阅图13，PH值为11时，对多晶硅层的去除率依然小于50埃/分钟，而对氮化硅层的去除率增大至约1320埃/分钟，对氧化层的去除率增大至约4220埃/分钟，所以此时也适于抛光氮化硅层且停止于多晶硅层。
需要说明的是，本实施例中固结磨料抛光垫上的磨料为二氧化铈，在其他实施例中，也可以选择其他与二氧化铈的等电点相同或相近的材料作为磨料。
综上所述，当抛光液的PH值为10.5～11时，对多晶硅层的去除率始终未大于50埃/分钟，而对氮化硅层的去除率能够增大至200～1400埃/分钟，由此表明在这样的抛光环境下，去除率对于氮化硅和多晶硅具有较大的选择性，因此能够将固结磨料抛光法扩展适用于抛光氮化硅层且停止于多晶硅层，同时可以取得表面较好的平坦度以及均匀度。
基于上述抛光方法，本发明实施例还提供一种栅极的形成方法。图18是本发明实施例提供的栅极的形成方法流程示意图，可结合图18以及图2至图6，所述栅极的形成方法包括：
步骤S101，在半导体衬底上形成伪栅结构，所述伪栅结构包括牺牲氧化层201以及覆盖所述牺牲氧化层的多晶硅层202。
步骤S102，在所述伪栅结构周围形成侧墙203。本实施例中，所述侧墙203的材料为二氧化硅。
步骤S103，依次形成氮化硅层204和覆盖所述氮化硅层204的介质层205，所述氮化硅层204覆盖所述多晶硅层202、侧墙203和衬底。本实施例中，所述介质层205的材料为二氧化硅。
步骤S104，对所述介质层205抛光直至暴露出所述氮化硅层204。
步骤S105，在固结磨料抛光垫上抛光所述氮化硅层204且停止于所述多晶硅层202，抛光液中具有阴离子表面活性剂或两性离子表面活性剂，所述抛光液的PH值为10.5～11。步骤S105的具体实施可参考上述抛光方法的实施例，在此不再赘述。
步骤S106，去除所述伪栅结构后形成开口206。具体地，刻蚀多晶硅层202以及牺牲氧化层201后形成开口206。
步骤S107，在所述开口206中形成栅极结构。所述栅极结构包括栅介质层200和覆盖所述栅介质层200的金属栅极207，本实施例中，所述栅介质层200由高介电常数材料构成，所述金属栅极207的材料为铝。
需要说明的是，上面是以高K栅介质金属栅极形成过程作为所述抛光方法的一个应用示例进行描述，但并不局限应用于高K栅介质金属栅极形成工艺，在其他实施例中，只要满足所进行的工艺步骤中需要对氮化硅层进行抛光且停止于多晶硅层的情况，均适用上述抛光方法。
综上，本发明实施例提供的抛光方法和栅极的形成方法，至少具有如下有益效果：
在固结磨料抛光垫上进行对氮化硅层抛光且停止于多晶硅层的抛光操作时，通过设置合适的抛光环境，即在抛光液中加入阴离子表面活性剂或两性离子表面活性剂且所述抛光液的PH值为10.5～11，从而使对氮化硅层和多晶硅层的抛光操作具有更好的去除选择性，由此改善了固结磨料抛光垫上对氮化硅层进行抛光且停止于多晶硅层时产生的凹陷和过抛问题。
通过将所述抛光方法应用于高K栅介质金属栅极形成过程中对所述氮化硅层抛光且停止于多晶硅层的抛光操作，提高了产品的良率。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种抛光方法，包括：提供半导体衬底，所述衬底上形成有多晶硅层和覆盖所述多晶硅层的氮化硅层，在固结磨料抛光垫上对所述氮化硅层进行抛光操作，停止于所述多晶硅层，其特征在于，
所述抛光操作采用的抛光液的PH值为10.8～11，所述抛光液中具有阴离子表面活性剂或两性离子表面活性剂。
2.根据权利要求1所述的抛光方法，其特征在于，所述两性离子表面活性剂为脯氨酸。
3.根据权利要求1所述的抛光方法，其特征在于，所述固结磨料抛光垫上的磨料为二氧化铈。
4.根据权利要求1所述的抛光方法，其特征在于，抛光时的压强为1～2磅/平方英寸，抛光台的转速为10～25转/分钟。
5.根据权利要求1所述的抛光方法，其特征在于，抛光时所采用的终点检测方式为电机电流终点检测或光学终点检测。
6.一种栅极的形成方法，其特征在于，包括：
在半导体衬底上形成伪栅结构，所述伪栅结构包括牺牲氧化层以及覆盖所述牺牲氧化层的多晶硅层；
在所述伪栅结构周围形成侧墙；
依次形成氮化硅层和覆盖所述氮化硅层的介质层，所述氮化硅层覆盖所述多晶硅层、侧墙和衬底；
对所述介质层抛光直至暴露出所述氮化硅层；
在固结磨料抛光垫上对所述氮化硅层进行抛光操作，停止于所述多晶硅层，所述抛光操作采用的抛光液的PH值为10.8～11，所述抛光液中具有阴离子表面活性剂或两性离子表面活性剂；
去除所述伪栅结构后形成开口；
在所述开口中形成栅极结构。
7.根据权利要求6所述的栅极的形成方法，其特征在于，所述两性离子表面活性剂为脯氨酸。
8.根据权利要求6所述的栅极的形成方法，其特征在于，所述固结磨料抛光垫上的磨料为二氧化铈。
9.根据权利要求6所述的栅极的形成方法，其特征在于，对所述氮化硅层进行抛光操作时的压强为1～2磅/平方英寸，抛光台的转速为10～25转/分钟。
10.根据权利要求6所述的栅极的形成方法，其特征在于，所述对所述介质层抛光直至暴露出所述氮化硅层是在固结磨料抛光垫或非固结磨料抛光垫上进行的。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110099722.3A CN102751187B (zh) | 2011-04-20 | 2011-04-20 | 抛光方法以及栅极的形成方法 |
| US13/244,196 US8541308B2 (en) | 2011-04-20 | 2011-09-23 | Polishing method and method for forming a gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110099722.3A CN102751187B (zh) | 2011-04-20 | 2011-04-20 | 抛光方法以及栅极的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102751187A CN102751187A (zh) | 2012-10-24 |
| CN102751187B true CN102751187B (zh) | 2015-11-25 |
Family
ID=47021642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110099722.3A Active CN102751187B (zh) | 2011-04-20 | 2011-04-20 | 抛光方法以及栅极的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8541308B2 (zh) |
| CN (1) | CN102751187B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014070461A1 (en) * | 2012-11-02 | 2014-05-08 | Lawrence Livermore National Security, Llc | Method for preventing agglomeration of charged colloids without loss of surface activity |
| CN103295889B (zh) * | 2013-05-28 | 2016-03-02 | 上海华力微电子有限公司 | 在鳍形有源区上制备高k金属栅的方法 |
| US11984324B2 (en) | 2020-06-30 | 2024-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing a semiconductor device and a semiconductor device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5919082A (en) | 1997-08-22 | 1999-07-06 | Micron Technology, Inc. | Fixed abrasive polishing pad |
| US6238450B1 (en) * | 1999-06-16 | 2001-05-29 | Saint-Gobain Industrial Ceramics, Inc. | Ceria powder |
| US20020039874A1 (en) * | 2000-08-17 | 2002-04-04 | Hecker Philip E. | Temperature endpointing of chemical mechanical polishing |
| TW483094B (en) * | 2000-08-17 | 2002-04-11 | Macronix Int Co Ltd | Method to reduce micro-particle adsorption in semiconductor manufacturing process |
| WO2004037943A1 (en) * | 2002-10-25 | 2004-05-06 | Showa Denko K.K. | Polishing slurry and polished substrate |
| US7005382B2 (en) * | 2002-10-31 | 2006-02-28 | Jsr Corporation | Aqueous dispersion for chemical mechanical polishing, chemical mechanical polishing process, production process of semiconductor device and material for preparing an aqueous dispersion for chemical mechanical polishing |
| JP2005026586A (ja) * | 2003-07-04 | 2005-01-27 | Semiconductor Leading Edge Technologies Inc | 半導体装置及びその製造方法 |
| KR100614773B1 (ko) * | 2004-12-28 | 2006-08-22 | 삼성전자주식회사 | 화학 기계적 연마 방법 |
| US20070264827A1 (en) * | 2006-05-09 | 2007-11-15 | Promos Technologies Pte. Ltd. | Method for achieving uniform chemical mechanical polishing in integrated circuit manufacturing |
| DE102007035992A1 (de) * | 2007-05-25 | 2008-11-27 | Evonik Degussa Gmbh | Ceroxid, Siliciumdioxid oder Schichtsilikat und Aminosäure enthaltende Dispersion |
| US20090047870A1 (en) * | 2007-08-16 | 2009-02-19 | Dupont Air Products Nanomaterials Llc | Reverse Shallow Trench Isolation Process |
| US20090130849A1 (en) * | 2007-10-29 | 2009-05-21 | Wai Mun Lee | Chemical mechanical polishing and wafer cleaning composition comprising amidoxime compounds and associated method for use |
-
2011
- 2011-04-20 CN CN201110099722.3A patent/CN102751187B/zh active Active
- 2011-09-23 US US13/244,196 patent/US8541308B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20120270343A1 (en) | 2012-10-25 |
| US8541308B2 (en) | 2013-09-24 |
| CN102751187A (zh) | 2012-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8497210B2 (en) | Shallow trench isolation chemical mechanical planarization | |
| US20080081542A1 (en) | Slurry compositions and methods of polishing a layer using the slurry compositions | |
| CN101005025A (zh) | 降低厚度变化的化学机械抛光方法及半导体器件制备方法 | |
| US20130061884A1 (en) | Method for cleaning wafer after chemical mechanical planarization | |
| CN104742007A (zh) | 化学机械研磨装置和化学机械研磨方法 | |
| CN104350583A (zh) | 半导体晶片的制造方法 | |
| CN103184011B (zh) | Cmp浆料组合物和使用其的抛光方法 | |
| CN104733300B (zh) | 一种键合晶片的减薄方法 | |
| CN102751187B (zh) | 抛光方法以及栅极的形成方法 | |
| CN104802071A (zh) | 化学机械抛光方法 | |
| CN108247528A (zh) | 一种研磨垫的处理方法 | |
| CN101308790A (zh) | 移除基底上的绝缘层的方法和化学机械研磨工艺 | |
| CN102744668B (zh) | 抛光方法以及浮栅的形成方法 | |
| CN102806525A (zh) | 抛光装置及抛光副产物的去除方法 | |
| CN101910353A (zh) | 用于打磨晶片的组合物、方法和工艺 | |
| CN101894735A (zh) | 化学机械研磨后残留物的去除方法 | |
| CN110303424A (zh) | 改善上电极板在化学机械研磨工艺中刮伤的方法及设备 | |
| CN102528646A (zh) | 一种半导体研磨方法 | |
| JP2008021704A (ja) | 半導体装置の製造方法 | |
| CN101081488A (zh) | 混合式化学机械抛光工艺的线上控制方法 | |
| CN100565812C (zh) | 在金属和多晶硅化学机械研磨中减少大图案凹陷的方法 | |
| CN103871897A (zh) | 一种应用于finfet结构的化学机械研磨方法 | |
| CN108878363A (zh) | 半导体结构及其形成方法 | |
| CN102416596A (zh) | 一种用于改善晶圆表面被固定磨料抛光垫刮伤的装置 | |
| CN110957215B (zh) | 平坦化工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |