CN101005025A - 降低厚度变化的化学机械抛光方法及半导体器件制备方法 - Google Patents

Abstract

本发明公开了一种在具有密集和稀疏区域的半导体器件的制造中使用的化学机械抛光(CMP)方法。该方法通过刚性固定研磨抛光垫使用形成在密集和稀疏区域上的研磨停止层来控制形成在研磨停止层上的材料层的抛光。

Description

降低厚度变化的化学机械抛光方法及半导体器件制备方法

技术领域

本发明的实施例涉及化学/机械抛光(CMP)处理例如用于在微电子器件的制造中的抛光处理。更特别地，本发明的实施例涉及产生降低的厚度变化的CMP处理。

背景技术

由于微电子器件例如在半导体衬底上形成的微电子器件变得更加密集地集成，所以用于制造这种器件的材料层的平面化处理的材料层就变得越来越关键。即，因为高度集成的半导体器件通常包括堆叠的材料层以及相关的互连，材料层的上表面平坦度和规则厚度是很关键的设计参数。衬底或中间材料层的任何不均匀性或不规则性(例如，非均匀的厚度和/或非平面表面状况)存在本领域中大量文献提及的多种问题。

因此，在制造半导体器件的制造工艺的次序中的各个阶段应用平面化处理。平面化处理用于使衬底层或中间材料层中的不规则性和厚度变化减小到最低。(下文中，衬底材料的实际表面和/或在被平面化的衬底上形成的一或多个材料层的表面将通常被称为“工作表面”)。

一种常见的平面化技术被称为化学/机械抛光(CMP)。在CMP中，工作表面被压在旋转的抛光垫上。然后在抛光垫上引入已知为“浆料”的研磨和/或化学反应溶液。通过抛光垫施加的压强的机械效应和由浆料的引入造成的化学反应从工作表面上选择性地移除材料并且制造更均匀的材料层。

一旦工作表面已经使用CMP处理抛光，它就可以用作另一种材料层的衬底(即，下层)。通过这种方式，就可以由多个堆叠的材料层形成当前的半导体器件。

在CMP处理过程中通常会遇到的难点是对于形成工作表面的不同材料会形成不同的抛光速率(即各个材料移除速率)。此外，对于工作表面的不同区域可能会遇到不同的抛光速率而无论其相对材料组分如何。因此，必须小心避免在工作表面的不同区域中或在形成工作表面的不同材料之间的过度抛光、抛光不足或不均匀抛光。

例如，一种常见形式的可选过度抛光导致所谓的“凹陷效应”。图1A和1B显示了半导体衬底A10的示例性工作表面的一部分。工作表面A10包括衬底材料层A12上的密集元件形成区域和不太密集(即宽开口的)元件形成区域。衬底材料A12的所选部分已经被预先移除以形成例如沟槽结构A22和井结构A18和A20。然后形成材料层A16例如层间电介质(ILD)以大体上覆盖衬底材料层A12并且填充沟槽结构A22和井结构A18和A20。

ILD层A16可以由多个层形成，但是该ILD层A16通常形成以绝缘例如绝缘层A24的其它材料层并构图形成在衬底材料层A12上的导电层A14。当在所有这些中间材料层和相关联元件上形成时，ILD层A16的上表面显著地不均匀。这种不均匀可以防止附加的材料层或部件在ILD层A16的上表面上的实际形成。因此，通常会向工作表面A10应用平面化(例如，CMP)处理以平面化ILD层A16。

不幸的是，宽开口区域和密集区域的不同性质以及ILD层A16和导电层A14的不同材料组成使得平面化更难以实现。如图1B所示，例如，ILD层A16中覆盖宽开口区域的部分通常会相对于工作表面A10的剩余部分过度抛光。在工作表面A10中形成的盘形过度抛光缺陷A26潜在地会在随后导致覆盖材料层的故障形成。

图1C和1D显示了与工作表面的不均匀抛光相关的两种可能的制造缺陷。图1C和1D显示了衬底的不同区域，其中ILD层A16已经在两个区域之间形成有不均匀的厚度(例如，差A21)。因为ILD层A16在图1C的区域中相对较厚，所以相关材料层的蚀刻不足导致连接元件A23和衬底的下导电区域之间的部分接触失效。相反，ILD层A16在图1D的区域中的相对薄的性质会导致相关材料的过度蚀刻和连接元件A23的穿通。

尽管已经开发了相当多数量的方法来减少这种抛光缺陷，但是这些方法中的大多数存在它们自身的问题，例如不可预知的性能、冗长的处理时间、低效和昂贵的程序，等等。例如，美国专利No.5,385,866描述了一种CMP处理，它使用由氮化物形成的屏障薄膜，屏障薄膜布置在特殊的抛光停止层上，且抛光停止层由氮化硼(或氧化的氮化硼)形成。抛光停止层又布置在多个晶体管栅极顶上。虽然屏障膜被用于保护晶体管栅极，但是平面化处理必须穿过屏障膜以在平面化被认为完成之前到达抛光停止层。虽然抛光停止层看起来在每个晶体管栅极上方提供适当的硬停止，但是抛光停止层和布置在屏障膜和抛光停止层上方的绝缘层之间的不同移除速率提高了。然而，该CMP方法仅仅提供了普通的材料移除速率并且不能充分地解决具有相对密集和稀疏区域的衬底中凹陷的问题。

已公开的美国专利申请No.2004/0127045描述了一种CMP处理，其中向浆料添加了纳米尺寸的磨粒以提高抛光速率。另外，授予Lee等人的美国专利6,914,001描述了一种CMP处理，其中，向浆料添加纳米尺寸的磨粒和一或多种钝化剂以提高材料移除速率并且提供不同材料层之间的移除选择性。然而，如前所述，这些常规方法并不能解决具有相对密集和稀疏区域的衬底中凹陷的问题。

实际上，仍然未满足对于在具有密集填充和宽开口区域的衬底上形成的材料层的工作表面平面化所采用的高效和有效应用的CMP处理的需要。当前方法仍然导致非常缓慢的CMP处理时间、不受控制和不可预知的结果以及抛光缺陷例如凹陷效应。

发明内容

在一个实施例中，本发明提供了一种适于用在半导体器件的制造中的化学机械抛光(CMP)方法。该方法包括使用刚性固定研磨抛光垫接触布置在衬底的工作表面上的材料层，从而通过移除一部分材料层直至布置在材料层下方的一部分研磨停止层暴露出来而平面化材料层。

在另一个实施例中，本发明提供了一种用于在衬底上制造半导体器件的方法，该衬底包括密集和稀疏区域，并且该方法包括：在密集和稀疏区域上形成研磨停止层，在研磨停止层上形成材料层，并且使用刚性固定研磨抛光垫对材料层进行平面化直至研磨停止层在密集区域上的一部分暴露出来。

在另一个实施例中，本发明提供了一种用于制造布置在衬底的密集区域和稀疏区域中的半导体器件的方法，该方法包括：至少在衬底的密集区域上形成研磨停止层，在衬底上形成第一层间介电层以覆盖密集区域和稀疏区域中的研磨停止层，同时引入包括相对于研磨停止层选取的钝化剂的浆料，使用刚性固定研磨抛光垫对第一层间介电层进行平面化直至研磨停止区域暴露，并且在对第一层间介电层平面化之后，在衬底上形成均匀厚度的第二层间介电层。

附图说明

下面将参照附图描述本发明的实施例。然而，应当指出，各个附图特征未必是按比例绘制的。事实上，各个元件的相对尺寸可以任意地增大或减小以使说明更加清楚。在适用和实际上，类似的参考数字表示相同或类似的元件。

图1A至1D显示了经过常规的化学/机械抛光(CMP)处理的半导体衬底的部分；

图2显示了适于与本发明的实施例一起使用的示例性抛光设备；

图3-7显示了经过依照本发明的实施例的平面化处理的示例性半导体衬底的各个部分；

图8是进一步显示在示例性CMP处理过程中施加到半导体衬底上的压强与从衬底的工作表面上移除材料层的合成速率之间关系的曲线图；并且

图9是描绘与本发明的实施例一致的示例性CMP处理的流程图。

具体实施方式

在下列说明中，为了解释而非限制的目的，阐述了示例性实施例来教导本发明的制造和使用。然而，对于本领域的普通技术人员而言，显而易见，本发明的其它实施例也可以具有主题公开的优点。

图2显示了示例性抛光设备20，该抛光设备20适于使用示教实施例的各种方法和***。如图2所示，抛光设备20包括安装抛光垫12的大旋转台板11。尽管许多抛光机构和配置可以实现本发明的益处，尤其有益的是使用固定研磨垫作为抛光垫12的抛光设备。安装在轴14上的小旋转托架15用于粘附衬底100。化学浆料18通过供应设备17可控地引入到抛光垫12上。化学浆料18可以包括附加的研磨材料或者可以是非研磨的。

在操作中，台板11和托架15相对于彼此旋转，这样就可以利用抛光垫12获得衬底100的工作表面的全向抛光。此外，压强P被小心地施加在托架15和台板11之间以控制衬底的抛光处理。在存在浆料18的情况下，衬底100的压强控制机械抛光允许选择性的移除在衬底100的暴露表面上出现的材料层的部分。材料移除的实际速率取决于多个因素，包括压强P、组成材料的性质以及浆料18的组成。

压强P1可以由多个影响形成，并且可以相对于多个变量进行控制。例如，针对压强P的一个特定值被称为“阈值压强”。阈值压强是在衬底的工作表面上出现的特定材料层的移除速率显著改变的压强。在阈值压强以下，材料层的移除速率通常很小。因此，可以有益地应用在阈值压强以下的压强P的值来获得对抛光处理的精确控制。相反，可以有益地应用在阈值压强以上的压强P的值来获得对大块材料的快速移除。

图8是进一步显示压强P与示例性材料层的移除速率的关系的曲线图。图8中所示的结果是对于使用固定研磨垫来抛光形成在试验衬底的工作表面上的中间层电介质(ILD)层的***描绘的。如图8中所示，标识了相对于大约2磅每平方英寸(PSI)的阈值压强Pth的材料移除速率的两个不同的斜率。重要的是，与在阈值压强Pth以下的材料移除相对速率相比，在阈值压强Pth以上的材料移除的相对速率对于每个另外施加的单位压强会迅速得多地增大。

返回到图2，施加在衬底100上的压强P可以沿着其工作表面非常不均匀地施加。在衬底100的工作表面上的这种不均匀(例如，区域性地不同)的压强施加通常是由于部件在不同区域中的不均匀的占据密度，从而导致上述缺陷。

考虑例如下列假想情形。衬底100在例如图2中所示的一个抛光设备中抛光。最初，仅仅大约25％的衬底工作表面与抛光垫12(假设为刚性固定研磨垫)接触。假定施加的总压强为P，实际施加到工作表面和抛光垫之间的接触点的平均局部压强等于大约四倍的P。相反，工作表面的剩余非接触部分完全不能通过机械方式抛光。因此，工作表面的接触点的材料移除速率最初对应于4P的施加压强。

然而，在抛光的初始期之后，工作表面的初始接触点已经被移除，这样大约50％的衬底的工作表面现在就与抛光垫12接触。实际施加到工作表面和抛光垫之间的接触点的局部压强下降到大约两倍P。最后，一旦相当大数量的材料已经从工作表面上移除，则整个工作表面就与抛光垫接触并且相应的材料移除的实际速率就下降到一个与压强P相关的速率。工作表面上压强的这种动态“实际”(并且局部不同的)应用必须很小心地计算并且控制以获得规则厚度的光滑工作表面。

CMP的另一个重要方面已知为“选择性”。CMP处理的选择性取决于被抛光的材料的性质和所施加的浆料的组成，如果存在浆料的话。给定浆料的选择性通常定义为两种不同材料的两个不同移除速率之比。例如，由去离子水和研磨剂(例如，氧化铈、硅石、氧化铝、氧化钛、氧化锆或氧化锗)形成的浆料相对于层间电介质(ILD)(例如原硅酸四乙酯(TEOS))和研磨停止层(例如氮化硅(SiN))大约为6∶1。然而，通过向浆料添加钝化剂(例如，石碳酸、磷酸、磺酸、胺或硫酸酯(或任意的它们的各自的盐)、L-脯氨酸等)将CMP处理的选择性从6∶1改变为106∶1。

通过对美国专利6,914,001和6,887,137的回顾，可以获得关于浆料、浆料选择性和附加的钝化剂的各种效应的进一步的信息，其共同主题包含在此作为参考。

图3显示了经过CMP处理的示例性半导体器件。衬底101被放成与刚性抛光垫12接触。在所示实施例中，刚性抛光垫12包括基底12b和研磨层12a。

抛光垫12应用到衬底101的不均匀工作表面(S)上。这种不均匀很大程度源于工作表面的密集区域和相对稀疏区域的相对垂直轮廓。在所示实例中，假定密集区域为工作表面中包含存储单元阵列的区域，其中存储单元阵列包括多个栅极结构121。每个栅极结构具有第一高度H1并且包括导电层120、电介质层110和侧壁间隔125。

在所示实例中，相对稀疏的区域假定是与存储单元区域相关的周边电路区域。稀疏区域仅仅包含嵌入衬底101中的隔离结构103(例如，氧化硅)。

研磨停止层30均匀地形成(例如，沉积)在衬底101的工作表面上以覆盖密集区域(例如，多个栅极结构)和稀疏区域(例如，隔离区域103)。然后层间介电层(ILD)140形成在研磨停止层130上。ILD层140形成有均匀厚度W1并且在概念上可以分成两个单独的区域或是厚度部分，包括：最初与抛光垫12接触的第一ILD区域140a，和最初与抛光垫12不接触的第二ILD区域140b。

在图3中所示的实例中，研磨停止层130由氮化硅形成并且ILD 140由TEOS形成。然而，研磨停止层130的特定组分和厚度可以根据应用并且相对于覆盖材料层(例如ILD层140)的组成而改变。类似地，层间介电层是用于说明目的而采用的，但是本发明的实施例并不是这样限制的。事实上，导电或金属层可以替代ILD层140。另外，可以在ILD层140的说明性上下文中使用其它非导电材料例如HLD氧化物。

在图4中显示了图3中局部“A”的一些附加细节。假定压强P1施加在衬底101上以使工作表面与抛光垫12接触。考虑到上述讨论，施加到第一ILD区域140a的实际局部压强将为由压强P2表示的压强P1的多倍。P1和P2之间的关系由下面的等式(1)给出：

P2＝P1×(A1/A2).....(1)

其中A1是衬底101的全部面积，A2是第一ILD区域140a与抛光垫12接触的总面积。施加的总压强P1与施加到工作表面的特定部分上的实际压强P2之间的通用关系因此可以由下面的等式(2)表示：

P2/P1＝A1/A2.....    (2)

其中A1是衬底101的全部面积，A2是衬底101的工作表面在任意时刻与抛光垫12接触的总面积。

比较例如图4和图5中所示的各个情形，其中图5显示了在工作表面的抛光中稍晚时间点处与图4中所示衬底101的工作表面的相同的区域。在该时间点之前，第一ILD区域140a已被移除，这样与抛光垫12接触的工作表面现在就延伸跨过整个衬底101。因此，A2现在就等于A1，并且P2相对于图4中施加的实际压强降低为图5中的P1。

在图4和图5中所示实施例的上下文中再次参见图8，应当理解，ILD层140的材料移除速率将随着实际施加应力P2的降低而下降。因此，当P2接近P1时，材料移除速率将变缓，并且如果在该过渡中P2越过相应的阈值压强PTH，该速率就会尤其降低。即，如果假定等式(3)中所示的关系是正确的，

P1≤Pth....(3)

等式(4)中所示的关系也一定正确。

[(A2/A1)·Pth]≤P1≤Pth....(4)

对于等式(3)和(4)，应当理解，因为当P2向P1移动时任意组成层的材料移除速率下降，所以总的CMP处理的精整效应可以相对于初始材料移除效应细微地控制，而不会牺牲初始材料移除应该实现的速度。因此，上述实施例显示了一种方法，通过该方法，在CMP处理中“稍早”接触抛光垫的工作表面的部分比“稍晚”接触抛光垫的工作表面的部分会以更大的材料移除速率移除。通过这种方式，CMP处理的总体应用不会过长，然而因为可以更好地控制CMP处理的精整效应所以不会形成凹陷和类似缺陷。

图6进一步显示了在CMP处理中稍后点处的图4和图5中所示的衬底101的相同部分。在此，ILD层140已经向下移除至研磨停止层130的上表面。因为研磨停止层130和ILD层140之间限定的选择性(例如，在一个实施例中为106∶1)，所以研磨停止层130和抛光垫12之间的接触导致部分ILD层140的材料移除速率的进一步的显著降低。

在图4、5和图6中，通过符号18a表示可选设置的钝化剂的相对效应。

继续至图7，应当理解，本发明的CMP处理的上述实施例可以一致地制造平面化的材料层(例如ILD层140)，该材料层在衬底的密集和稀疏区域中延伸但是具有小于200埃的厚度的变化(例如，所示实施例中的H2-H3)。因此，可以有效地消除在常规衬底的稀疏区域中观察到的凹陷效应。

提供了非常平坦和均匀厚度的材料层作为衬底101的上表面，就可以使用常规处理例如化学汽相沉积(CVD)处理在抛光的ILD层140上形成覆盖层，例如第二ILD 150。通过这种方式，最终的ILD层可以形成有高精确的厚度。在一个实例中，最终的3000埃的ILD层形成为±100埃的公差。

图9是描绘依照本发明并且很好地用于平面化半导体衬底的工作表面的方法的一个实施例的流程图。示例性方法首先假设已经设置了包括密集和稀疏区域的半导体衬底(S10)。在施加的总压强、材料选择性和/或包含钝化剂的后续选择和定义中会考虑包括密集和稀疏区域的衬底的总拓扑。

因此，通过理解衬底的工作表面的拓扑，就可以相对于形成工作表面的材料(多种材料)的组成、所用抛光设备的性质和包括钝化剂(如果存在的话)的特定抛光浆料的期望应用来确定阈值压强PTH(S12)。考虑到阈值压强PTH，可以设置衬底的抛光压强P(S14)。抛光压强可以是例如在整个抛光处理中施加的单个固定值或者是相对于上文的等式(3)和(4)定义的瞬时相关值的范围。

通过理解将被抛光的材料层的组成和确定的相应抛光压强，就可以选择并且在衬底的工作表面上的密集和稀疏区域上形成研磨停止层(例如氮化硅层)。然后可以在研磨停止层上形成将被抛光的材料层(例如ILD层)(S18)。在材料层形成在密集和稀疏区域上之后，可以使用本发明的CMP处理向下平面化至研磨停止层(S20)。在一个实施例中，施加到衬底上的总压强(P1)最初将生成第一实际施加压强(P2)，该第一实际施加压强(P2)比工作表面上接触抛光垫的部分上所计算的阈值压强(PTH)更大。当CMP抛光处理继续时，随着工作表面的更大部分与抛光垫接触，实际压强(P2)将下降直至实际压强变得接近总的施加压强(P1)。增大的接触面积、研磨停止层和/或添加的钝化剂的组合效应会在CMP处理的最后精整阶段减缓抛光处理。

一旦CMP处理完成，覆盖材料层(例如，第二ILD层)可以形成在平面化的材料层上(S22)。

在使用刚性抛光垫来实现CMP处理时，上述示例性方法尤其有效。

在各种实施例中，上述***和/或方法可以使用可编程设备例如基于计算机的***或可编程逻辑实现，应当理解，上述***和方法可以使用任意的各种已知或后来开发的编程语言例如“C”、“C++”、“FORTRAN”、“Pascal”、“VHDL”等实现。

因此，可以制备包含用于指导抛光设备的操作的各种存储介质，例如计算机磁盘、光盘、电子存储器等。一旦适当的控制设备例如计算机获取这种信息和程序，它就可以使抛光设备执行上述方法。

例如，如果向计算机提供包含适当的材料例如源文件、目标文件、可执行文件等的计算机盘，该计算机就可以接收信息，适当地配置自身并且执行在上文的图形和流程图中描绘的各种***和方法的功能以实现本发明的实施例。即，计算机可以从与上述***和/或方法的不同元素相关的盘接收各个部分的信息，实现各个***和/或方法并且协调如上所述的各个***和/或方法的功能。

本领域的普通技术人员进一步可知，可以对前述实施例做出许多变化、修改和适应而不会脱离由权利要求书限定的本发明的范围。例如，示意性实施例已经取为衬底、材料层和相关CMP处理的特定实例。普通技术人员可知，仅仅改变假设的起始和/或工作材料将改变上文识别为潜在适用于本发明的实施例的压强、钝化剂等范围。

Claims (26)

1.一种适于用在半导体器件制造中的化学机械抛光方法，该方法包括：

使用刚性固定研磨抛光垫接触布置在衬底的工作表面上的材料层，从而通过移除一部分所述材料层直至布置在所述材料层下方的一部分研磨停止层暴露出来而平面化所述材料层。

2.如权利要求1所述的化学机械抛光方法，还包括向所述抛光垫引入抛光浆料。

3.如权利要求2所述的化学机械抛光方法，其中所述抛光浆料是非研磨浆料。

4.如权利要求2所述的化学机械抛光方法，其中所述抛光浆料包括用于限定在所述材料层和所述化学机械抛光停止层之间的抛光选择性的钝化剂。

5.如权利要求4所述的化学机械抛光方法，其中所述钝化剂选择性地钝化所述化学机械抛光停止层以阻止所述化学机械抛光停止层被所述抛光垫表面移除。

6.如权利要求1所述的化学机械抛光方法，其中所述材料层包括层间介电层。

7.如权利要求6所述的化学机械抛光方法，其中所述层间介电层包括氧化物，并且所述研磨停止层包括氮化物。

8.如权利要求6所述的化学机械抛光方法，还包括：

在平面化的层间介电层上形成第二层间介电层。

9.如权利要求1所述的化学机械抛光方法，其中所述材料层包括金属和金属合金中的至少一种。

10.如权利要求1所述的化学机械抛光方法，其中使用所述刚性抛光垫表面接触所述材料层包括：

对着所述抛光垫向所述衬底施加压强。

11.如权利要求10所述的化学机械抛光方法，其中使用所述刚性抛光垫表面接触所述材料层还包括：

施加到所述衬底上的压强小于相对于材料层限定的阈值压强。

12.一种用于在衬底上制造半导体器件的方法，该衬底包括密集和稀疏区域，并且该方法包括：

在所述密集和稀疏区域上形成研磨停止层；

在所述研磨停止层上形成材料层；并且

使用刚性固定研磨抛光垫平面化所述材料层直至所述密集区域上的一部分所述研磨停止层暴露出来。

13.如权利要求12所述的制造方法，其中所述材料层包括第一层间介电层，并且该方法还包括：

在平面化的第一层间介电层上形成第二层间介电层。

14.如权利要求12所述的制造方法，还包括通过在所述材料层的平面化过程中引入浆料来限定所述材料层和所述研磨停止层之间的抛光选择性。

15.如权利要求14所述的制造方法，其中所述浆料包括相对于所述研磨停止层选取的钝化剂。

16.如权利要求12所述的制造方法，还包括：

相对于所述材料层界定阈值压强；并且

其中平面化所述材料层包括：

对着所述抛光垫在所述衬底上施加比所述阈值压强稍小的第一压强。

17.如权利要求12所述的制造方法，其中所述材料层包括金属或金属合金。

18.一种用于制造布置在衬底的密集区域和稀疏区域中的半导体器件的方法，该方法包括：

至少在所述衬底的密集区域上形成研磨停止层；

在所述衬底上形成第一层间介电层以覆盖所述密集区域和稀疏区域中的研磨停止层；

在引入包括相对于所述研磨停止层选取的钝化剂的浆料时，使用刚性固定研磨抛光垫平面化所述第一层间介电层直至所述研磨停止层暴露；并且

在平面化所述第一层间介电层之后，在所述衬底上形成均匀厚度的第二层间介电层。

19.如权利要求18所述的制造方法，其中所述化学机械抛光研磨停止层包括氮化物并且形成在所述衬底的密集和稀疏区域上。

20.如权利要求18所述的制造方法，其中平面化所述第一层间介电层包括对着所述抛光垫向所述衬底施加小于相对于所述第一中间层电介质限定的阈值压强的压强。

21.如权利要求20所述的制造方法，其中所述浆料包括从由氧化铈、硅石、氧化铝、氧化钛、氧化锆和氧化锗构成的研磨材料的组中选取的至少一种研磨材料。

22.如权利要求20所述的制造方法，其中所述钝化剂包括从由石碳酸、磷酸、磺酸、胺、硫酸酯和L-脯氨酸构成的材料的组中选取的至少一种材料。

23.如权利要求22所述的制造方法，其中所述钝化剂以至少十倍的因子改变所述层间介电层和所述研磨停止层之间的选择性。

24.如权利要求18所述的制造方法，其中所述平面化所述第一层间介电层包括：

最初以第一移除速率从所述第一中间层电介质材料移除材料；并且此后，

当所述刚性固定研磨抛光垫接近所述研磨停止层时以小于所述第一移除速率的第二移除速率从所述第一层间介电层移除材料。

25.如权利要求24所述的制造方法，其中所述平面化所述第一层间介电层还包括：

在所述刚性固定研磨抛光垫接触所述研磨停止层之后，以小于所述第二移除速率的第三移除速率从所述第一层间介电层移除材料。

26.如权利要求25所述的制造方法，其中所述第二和第三移除速率中的至少一个相对于所述浆料进行限定。

Images