CN102750898B - 移位寄存器 - Google Patents

移位寄存器 Download PDF

Info

Publication number
CN102750898B
CN102750898B CN201110441390.2A CN201110441390A CN102750898B CN 102750898 B CN102750898 B CN 102750898B CN 201110441390 A CN201110441390 A CN 201110441390A CN 102750898 B CN102750898 B CN 102750898B
Authority
CN
China
Prior art keywords
voltage
switch device
phase
node
veversal switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110441390.2A
Other languages
English (en)
Other versions
CN102750898A (zh
Inventor
张容豪
崔承灿
柳在龙
崔祐硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102750898A publication Critical patent/CN102750898A/zh
Application granted granted Critical
Publication of CN102750898B publication Critical patent/CN102750898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种移位寄存器，在该移位寄存器中，防止来自置位节点处的电压的电荷的泄漏，从而使来自级的输出稳定。所述移位寄存器包括用于顺序地输出多个扫描脉冲的多个级。所述多个级中的第n级包括：节点控制器，其用于控制多个节点处的电压；以及输出单元，其用于根据所述多个节点处的电压，输出第一放电电压和所述扫描脉冲中相应的一个扫描脉冲中的任何一个。所述多个节点包括置位节点和复位节点。所述第n级的节点控制器包括：第一开关装置，其由供应到所述复位节点的电压控制，用于将第二放电电压供应到所述置位节点；以及反相器电路，其由供应到所述置位节点的电压控制，用于将充电电压和第三放电电压中的任何一个供应到所述复位节点。

Description

移位寄存器
本申请要求于2011年4月21日提交的韩国专利申请No.10-2011-0037135的优先权，通过引用的方式将该韩国专利申请特此并入，如同在本文中进行全面阐述一样。
技术领域
本发明涉及移位寄存器，并且更具体地，涉及如下移位寄存器，在该移位寄存器中，防止来自置位节点处的电压的电荷的泄漏，从而使来自级的输出稳定。
背景技术
移位寄存器输出多个扫描脉冲，以便于顺序地驱动诸如液晶显示器的显示设备的选通线。为此，该移位寄存器在其中包括多个开关装置。可以采用氧化物半导体晶体管作为这种开关装置。
图1是例示基于温度的常规氧化物半导体晶体管的栅极电压与漏极电流之间的关系特性的视图。
对于在移位寄存器中使用的N型氧化物半导体晶体管而言，优选地，N型氧化物半导体晶体管的阈值电压具有正值。然而，随着温度的增加，氧化物半导体晶体管的阈值电压向负方向移动，如图1所示。因此，在移位寄存器的输出周期内必须截止的N型氧化物半导体晶体在高温下可能无法正常地截止，从而生成泄漏电流。该泄漏电流可能降低置位节点处的电压，导致无法正常地生成移位寄存器的输出的问题。
图2是例示基于常规氧化物半导体晶体管的阈值电压的变化的置位节点处的电压和扫描脉冲的电压的视图。
从图2(a)中可以看出，当氧化物半导体晶体管的阈值电压为-1时，置位节点处的电压由于该氧化物半导体晶体管的泄漏电流而快速地下降，使得作为移位寄存器的输出的扫描脉冲的电压也快速地下降。
此外，从图2(b)中可以看出，当氧化物半导体晶体管的阈值电压为-3时，该氧化物半导体晶体管的泄漏电流仍然会进一步增加，使得置位节点处的电压甚至无法上升，从而使得扫描脉冲根本无法生成。
发明内容
因此，本发明针对一种移位寄存器，该移位寄存器基本上消除了由于现有技术的限制和缺点而引起的一个或者多个问题。
本发明的一个目的是提供一种移位寄存器，在该移位寄存器中，按照将供应到负责对置位节点进行放电的开关装置的栅极的放电电压保持为比供应到该开关装置的源极的放电电压更低的方式，来设置供应到所述栅极和所述源极的放电电压的电平，从而在输出周期内使所述开关装置完全截止，以便正常地生成扫描脉冲。
本发明的其它优点、目的及特征一部分将在以下的说明书中进行阐述，并且一部分对于本领域的技术人员来说将在研读以下内容后变得清楚，或者可以从本发明的实践获知。本发明的这些目的和其它优点可以通过在本书面描述及其权利要求书及附图中具体指出的结构来实现和获得。
为了实现这些目的和其它优点，并且根据本发明的目的，如这里所具体实施和广泛描述的，一种移位寄存器，该移位寄存器包括用于顺序地输出扫描脉冲的多个级，其中，所述级中的第n级(其中n是自然数)包括：节点控制器，该节点控制器用于控制节点处的电压；以及输出单元，该输出单元响应于所述节点处的所述电压，输出第一放电电压和所述扫描脉冲中相应的一个扫描脉冲中的任何一个，其中，所述节点包括置位节点和复位节点，其中，所述第n级的所述节点控制器包括：第一开关装置，该第一开关装置由供应到所述复位节点的电压控制，用于将第二放电电压供应到所述置位节点；以及反相器电路(inverter circuit)，该反相器电路由供应到所述置位节点的电压控制，用于将充电电压和第三放电电压中的任何一个供应到所述复位节点，其中，所述第三放电电压低于所述第二放电电压。
当与高逻辑值相对应的电压被供应到所述置位节点时，所述反相器电路可以将与低逻辑值相对应的所述第三放电电压供应到所述复位节点；当与低逻辑值相对应的电压被供应到所述置位节点时，所述反相器电路可以将与高逻辑值相对应的所述充电电压供应到所述复位节点。
所述反相器电路可以包括：第一反相开关装置，根据所述充电电压控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述充电电压的充电电压线与所述复位节点之间；以及第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述复位节点与传输所述第三放电电压的第三放电电压线之间。
备选地，所述反相器电路可以包括：第一反相开关装置，根据外部控制信号控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述充电电压的充电电压线与所述复位节点之间；以及第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述复位节点与传输所述第三放电电压的第三放电电压线之间。
作为另一备选方案，所述反相器电路可以包括：第一反相开关装置，根据所述充电电压控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述充电电压的充电电压线与公共节点之间；第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述公共节点与传输所述第四放电电压的第四放电电压线之间；第三反相开关装置，根据所述公共节点处的电压控制该第三反相开关装置，并且该第三反相开关装置连接在所述充电电压线与所述复位节点之间；以及第四反相开关装置，根据所述置位节点处的电压控制该第四反相开关装置，并且该第四反相开关装置连接在所述复位节点与传输所述第三放电电压的第三放电电压线之间。
所述第三放电电压和所述第四放电电压可以相同。
备选地，所述第四放电电压可以等于或者低于所述第三放电电压。
作为另一备选方案，所述反相器电路可以包括：第一反相开关装置，根据所述充电电压控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述充电电压的充电电压线与公共节点之间；第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述公共节点与传输第四放电电压的第四放电电压线之间；第三反相开关装置，根据所述公共节点处的电压控制该第三反相开关装置，并且该第三反相开关装置连接在所述充电电压线与所述复位节点之间；以及第四反相开关装置，根据所述置位节点处的电压控制该第四反相开关装置，并且该第四反相开关装置连接在所述复位节点与传输所述第一放电电压的第一放电电压线之间。
所述第一放电电压可以与所述第二放电电压和所述第三放电电压中的任何一个相同。
备选地，所述第一放电电压可以低于所述第二放电电压。
所述第n级的所述节点控制器还可以包括：第二开关装置，由来自所述级中的第(n-p)级的扫描脉冲控制该第二开关装置，并且该第二开关装置连接在传输所述充电电压的充电电压线与所述置位节点之间，其中p是小于n的自然数；以及第三开关装置，由来自所述级中的第(n+q)级的扫描脉冲控制该第三开关装置，并且该第三开关装置连接在所述置位节点与传输所述第二放电电压的第二放电电压线之间，其中q是自然数。
所述第n级的所述节点控制器还可以包括：第四开关装置，由来自第(n-p)级的所述扫描脉冲控制该第四开关装置，并且该第四开关装置连接在所述复位节点与传输所述第三放电电压的第三放电电压线之间。
备选地，所述第n级的所述节点控制器还可以包括：第四开关装置，由来自第(n-p)级的所述扫描脉冲控制该第四开关装置，并且该第四开关装置连接在所述复位节点与传输所述第二放电电压的第二放电电压线之间。
所述第n级的所述输出单元可以包括：上拉开关装置，由所述置位节点处的电压控制该上拉开关装置，并且该上拉开关装置连接在时钟传输线与所述第n级的输出端之间，所述时钟传输线传输多个时钟脉冲中的任何一个，所述多个时钟脉冲之间具有相位差；以及下拉开关装置，由所述复位节点处的电压控制该下拉开关装置，并且该下拉开关装置连接在所述输出端与传输所述第一放电电压的第一放电电压线之间。
根据本发明的另一方面，一种移位寄存器，该移位寄存器包括用于顺序地输出扫描脉冲的多个级，其中所述级中的第n级(其中n是自然数)包括：节点控制器，该节点控制器用于控制节点处的电压；以及输出单元，该输出单元用于响应于所述节点处的所述电压，输出第一放电电压和所述扫描脉冲中相应的一个扫描脉冲中的任何一个，其中，所述节点包括置位节点、第一复位节点和第二复位节点，其中，所述第n级的所述节点控制器包括：第一开关装置，该第一开关装置由供应到所述第一复位节点的电压控制，用于将第二放电电压供应到所述置位节点；第二开关装置，该第二开关装置由供应到所述第二复位节点的电压控制，用于将所述第二放电电压供应到所述置位节点；第一反相器电路，该第一反相器电路由供应到所述置位节点的电压控制，用于将第一充电电压和第三放电电压中的任何一个供应到所述第一复位节点；以及第二反相器电路，该第二反相器电路由供应到所述置位节点的电压控制，用于将第二充电电压和第四放电电压中的任何一个供应到所述第二复位节点，其中，所述第三放电电压和所述第四放电电压低于所述第二放电电压。
当与高逻辑值相对应的电压被供应到所述置位节点时，所述第一反相器电路可以将所述第三放电电压供应到所述第一复位节点；当与低逻辑值相对应的电压被供应到所述置位节点时，所述第一反相器电路可以将所述第一充电电压供应到所述第一复位节点；以及当与高逻辑值相对应的电压被供应到所述置位节点时，所述第二反相器电路可以将所述第四放电电压供应到所述第二复位节点；当与低逻辑值相对应的电压被供应到所述置位节点时，所述第二反相器电路可以将所述第二充电电压供应到所述第二复位节点，其中，各个所述第一充电电压和所述第二充电电压以m个帧周期的间隔交替具有高电压和低电压，其中m是自然数，其中，所述第一充电电压和所述第二充电电压在同一帧周期内可以具有不同的电压。
所述第一反相器电路可以包括：第一反相开关装置，根据所述第一充电电压控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述第一充电电压的第一充电电压线与所述第一复位节点之间；以及第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述第一复位节点与传输所述第三放电电压的第三放电电压线之间；以及所述第二反相器电路可以包括：第三反相开关装置，根据所述第二充电电压控制该第三反相开关装置，并且该第三反相开关装置连接在传输所述第二充电电压的第二充电电压线与所述第二复位节点之间；以及第四反相开关装置，根据所述置位节点处的电压控制该第四反相开关装置，并且该第四反相开关装置连接在所述第二复位节点与传输所述第四放电电压的第四放电电压线之间。
备选地，所述第一反相器电路可以包括：第一反相开关装置，根据外部第一控制信号控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述第一充电电压的第一充电电压线与所述第一复位节点之间；以及第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述第一复位节点与传输所述第三放电电压的第三放电电压线之间；并且所述第二反相电路可以包括：第三反相开关装置，根据外部第二控制信号控制该第三反相开关装置，并且该第三反相开关装置连接在传输所述第二充电电压的第二充电电压线与所述第二复位节点之间；以及第四反相开关装置，根据所述置位节点处的电压控制该第四反相开关装置，并且该第四反相开关装置连接在所述第二复位节点与传输所述第四放电电压的第四放电电压线之间。
作为另一备选方案，所述第一反相器电路可以包括：第一反相开关装置，根据所述第一充电电压控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述第一充电电压的第一充电电压线与第一公共节点之间；第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述第一公共节点与传输第五放电电压的第五放电电压线之间；第三反相开关装置，根据所述第一公共节点处的电压控制该第三反相开关装置，并且该第三反相开关装置连接在所述第一充电电压线与所述第一复位节点之间；以及第四反相开关装置，根据所述置位节点处的电压控制该第四反相开关装置，并且该第四反相开关装置连接在所述第一复位节点与传输所述第三放电电压的第三放电电压线之间；并且所述第二反相器电路可以包括：第五反相开关装置，根据所述第二充电电压控制该第五反相开关装置，并且该第五反相开关装置连接在传输所述第二充电电压的第二充电电压线与第二公共节点之间；第六反相开关装置，根据所述置位节点处的电压控制该第六反相开关装置，并且该第六反相开关装置连接在所述第二公共节点与传输第六放电电压的第六放电电压线之间；第七反相开关装置，根据所述第二公共节点处的电压控制该第七反相开关装置，并且该第七反相开关装置连接在所述第二充电电压线与所述第二复位节点之间；以及第八反相开关装置，根据所述置位节点处的电压控制该第八反相开关装置，并且该第八反相开关装置连接在所述第二复位节点与传输第四放电电压的第四放电电压线之间。
所述第一放电电压可以与所述第二放电电压和所述第三放电电压中的任何一个相同。
备选地，所述第一放电电压可以低于所述第二放电电压。
所述第三放电电压可以与所述第四放电电压相同。
所述第三放电电压和所述第四放电电压可以低于所述第一放电电压。
所述第n级的所述节点控制器还可以包括：第三开关装置，由来自所述级中的第(n-p)级的扫描脉冲控制该第三开关装置，并且该第三开关装置连接在传输充电电压的充电电压线与所述置位节点之间，其中p是小于n的自然数；以及第四开关装置，由来自所述级中的第(n+q)级的扫描脉冲控制该第四开关装置，并且该第四开关装置连接在所述置位节点与传输所述第二放电电压的第二放电电压线之间，其中q是自然数。
所述第n级的所述节点控制器还可以包括：第五开关装置，由来自第(n-p)级的扫描脉冲控制该第五开关装置，并且该第五开关装置连接在所述第一复位节点与传输所述第三放电电压的第三放电电压线之间；以及第六开关装置，由来自第(n-p)级的扫描脉冲控制该第六开关装置，并且该第六开关装置连接在所述第二复位节点与第三放电电压线之间。
所述第n级的所述输出单元可以包括：上拉开关装置，由所述置位节点处的电压控制该上拉开关装置，并且该上拉开关装置连接在时钟传输线与所述第n级的输出端之间，所述时钟传输线传输多个时钟脉冲中的任何一个，所述多个时钟脉冲之间具有相位差；第一下拉开关装置，由所述第一复位节点处的电压控制该第一下拉开关装置，并且该第一下拉开关装置连接在所述输出端与传输所述第一放电电压的第一放电电压线之间；以及第二下拉开关装置，由所述第二复位节点处的电压控制该第二下拉开关装置，并且该第二下拉开关装置连接在所述输出端与传输所述第一放电电压的第一放电电压线之间。
所述控制信号可以是多个时钟脉冲中的任何一个，所述多个时钟脉冲之间具有相位差，其中，供应到所述第n级中的所述第一反相开关装置的所述控制信号可以是与从所述第n级输出的所述扫描脉冲相对应的所述时钟脉冲中的一个时钟脉冲。
所述第一控制信号与所述第二控制信号中的每一个可以是多个时钟脉冲中的任何一个，所述多个时钟脉冲之间具有相位差，其中，分别供应到所述第n级中的所述第一反相开关装置和所述第三反相开关装置的所述第一控制信号和所述第二控制信号中的每一个可以是与从所述第n级输出的所述扫描脉冲相对应的所述时钟脉冲中的一个时钟脉冲。
所述第三放电电压到第六放电电压可以全部相同。
作为另一备选方案，所述反相器电路可以包括：第一反相开关装置，根据多个时钟脉冲中的任何一个控制该第一反相开关装置，所述多个时钟脉冲之间具有相位差，并且该第一反相开关装置连接在传输所述一个时钟脉冲的时钟传输线与所述复位节点之间；以及第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述复位节点与传输所述第三放电电压的第三放电电压线之间。
应该理解，对本发明的以上概述和以下详述二者都是示例性和解释性的，并旨在对所要求保护的本发明提供进一步的解释。
附图说明
所包括的附图用于提供对本发明的进一步理解，并且被并入本申请且构成本申请的一部分，附图例示了本发明的(多个)实施方式，且与说明书一起用于解释本发明的原理。附图中：
图1是例示基于温度的常规氧化物半导体晶体管的栅极电压与漏极电流之间的关系特性的视图；
图2是例示基于常规氧化物半导体晶体管的阈值电压的变化的置位节点处的电压和扫描脉冲的电压的视图；
图3是示出根据本发明的实施方式的移位寄存器的配置的框图；
图4是供应到图3的移位寄存器的各种信号以及从图3的移位寄存器中输出的各种信号的时序图；
图5是根据本发明的第一实施方式的级的电路图；
图6是示出图5中的反相器电路的多种配置的电路图；
图7是详细示出图5中的第n级的配置的电路图；
图8是详细示出图5中的第n级的另一配置的电路图；
图9是详细示出图5中的第n级的另一配置的电路图；
图10是根据本发明的第二实施方式的级的电路图；
图11是示出图10中的第一反相器电路的多种配置的电路图；
图12是示出图10中的第二反相器电路的多种配置的电路图；
图13是详细示出图10中的第n级的配置的电路图；
图14是基于图7的配置、由图3的移位寄存器生成的复位节点处的电压的波形图；
图15是基于图8的配置、由图3的移位寄存器生成的复位节点处的电压的波形图；以及
图16是基于图9的配置、由图3的移位寄存器生成的复位节点处的电压的波形图。
具体实施方式
现在将详细参考本发明的优选实施方式，在附图中例示了本发明的优选实施方式的示例。在可能的情形下，在整个附图中将使用相同的附图标记来指代相同或相似的部分。
图3是示出根据本发明的实施方式的移位寄存器的配置的框图，并且图4是供应到图3的移位寄存器的各种信号以及从图3的移位寄存器中输出的各种信号的时序图。
根据本实施方式的移位寄存器包括m个级ST1到STm以及一个虚拟级STm+1，如图3所示。各个级ST1到STm+1通过其输出端OT输出针对一个帧周期的一个扫描脉冲SP1到SPm+1。
各个级ST1到STm使用扫描脉冲驱动与各个级ST1到STm连接的选通线。此外，除了虚拟级之外的各个级ST1到STm使用扫描脉冲控制位于该级的下游的级和位于该级的上游的级的操作。虚拟级控制位于该虚拟级的上游的级的操作。
级ST1到STm+1按从第一级ST1到虚拟级STm+1的次序输出扫描脉冲。也就是说，第一级ST1输出第一扫描脉冲SP1，然后第二级ST2输出第二扫描脉冲SP2，然后第三级ST3输出第三扫描脉冲SP3，...，然后第m级STm输出第m扫描脉冲SPm，并且虚拟级STm+1最后输出第(m+1)扫描脉冲SPm+1。
从除了虚拟级STm+1之外的级ST1到STm输出的扫描脉冲被顺序地供应到液晶面板的选通线(未示出)，以对选通线进行顺序地扫描。此外，从各个级输出的扫描脉冲仅被供应到上游的级，被供应到上游的级和下游的级，或者仅被供应到下游的级。例如，从第n级(其中n是小于m的自然数)输出的扫描脉冲可以被供应到第n选通线、第(n-p)级(其中p是小于n的自然数)、以及第(n+q)级(其中q是自然数)。这里，n是小于m的自然数，并且第n级表示m个级中的任何一个。
可以在液晶面板中构建这种移位寄存器。也就是说，液晶面板具有用于显示图像的显示区，以及环绕该显示区的非显示区，并且移位寄存器在非显示区中构建。
按照这种方式配置的移位寄存器的各个级ST1到STm+1供应有充电电压VDD、第一放电电压到第三放电电压VSS1到VSS3、以及第一时钟脉冲到第四时钟脉冲CLK1到CLK4中的任何一个时钟脉冲，所述第一时钟脉冲到第四时钟脉冲CLK1到CLK4在彼此异相的情况下顺序地且循环地输出。另一方面，级ST1到STm+1当中的第一级ST1和虚拟级STm+1还供应有启动脉冲Vst。
充电电压VDD主要用于各个级ST1到STm+1的节点进行充电，并且第一放电电压到第三放电电压VSS1到VSS3主要用于对节点和各个级ST1到STm+1的输出端OT进行放电。
充电电压VDD和第一放电电压到第三放电电压VSS1到VSS3都是直流(DC)电压。充电电压VDD是正的，并且第一放电电压到第三放电电压VSS1到VSS3是负的。这里，第一放电电压到第三放电电压VSS1到VSS3中的至少一个可以是地电压。具体地，第三放电电压VSS3可以具有比第二放电电压VSS2更低的值。此外，第一放电电压VSS1可以具有与第二放电电压VSS2或第三放电电压VSS3相等的值。
第一时钟脉冲到第四时钟脉冲CLK1到CLK4是用于相应级ST1到STm+1以生成扫描脉冲SP1到SPm+1的信号。各个级ST1到STm+1接收第一时钟脉冲到第四时钟脉冲CLK1到CLK4中的任何一个，并且输出扫描脉冲SP1到SPm+1中的相应的一个。例如，第(4n+1)级可以使用第一时钟脉冲CLK1输出相应的扫描脉冲，第(4n+2)级可以使用第二时钟脉冲CLK2输出相应的扫描脉冲，第(4n+3)级可以使用第三时钟脉冲CLK3输出相应的扫描脉冲，以及第(4n+4)级可以使用第四时钟脉冲CLK4输出相应的扫描脉冲。
尽管在本发明中，出于例示的目的，使用了具有不同相位的四种类型的时钟脉冲，但是，可以使用任何数目的类型的时钟脉冲，只要这些时钟脉冲的类型是两个或更多个即可。
如图4所示，按照第一时钟脉冲到第四时钟脉冲CLK1到CLK4彼此不重叠的方式输出第一时钟脉冲到第四时钟脉冲CLK1到CLK4，并且按照扫描脉冲彼此不重叠的方式输出扫描脉冲。
另一方面，尽管未示出，但是可以按照在相邻的周期内输出的时钟脉冲的高持续时间彼此重叠达某一周期的方式来输出第一时钟脉冲到第四时钟脉冲CLK1到CLK4。例如，彼此相邻的第一时钟脉冲CLK1和第二时钟脉冲CLK2可以按照其高持续时间彼此重叠达与大约1/2H(水平周期)相对应的时间的方式被输出。备选地，重叠时间可以是1/3H。由于相邻的时钟脉冲的高持续时间按照这种方式彼此重叠，因此扫描脉冲也具有与时钟脉冲相同的特性。也就是说，扫描脉冲按照在相邻的周期内输出的扫描脉冲的高持续时间彼此重叠达某一周期的方式被输出。启动脉冲Vst可以与第一时钟脉冲CLK1或第四时钟脉冲CLK4重叠。
如图3所示，响应于来自第(n-1)级的扫描脉冲，启用第n级。例外地，响应于来自定时控制器(未示出)的启动脉冲Vst，启用第一级ST1。
响应于来自第(n+1)级的扫描脉冲，禁用第n级。例外地，响应于来自定时控制器的启动脉冲Vst，禁用虚拟级STm+1。
下文中，将详细描述每一级的电路配置。
图5是根据本发明的第一实施方式的级的电路图。
如图5所示，根据本发明的第一实施方式的每一级(下文中将称为第n级)包括：节点控制器NC，其用于控制节点处的电压；以及输出单元OB，其用于响应于节点处的电压而输出相应的扫描脉冲和第一放电电压VSS1中的任何一个。这里，节点表示置位节点Q和复位节点QB，如图5所示。
这里，输出单元OB接收具有不同相位的多个时钟脉冲中的任何一个，并且根据置位节点Q和复位节点QB的信号状态通过该输出单元OB的输出端OT来输出所接收的时钟脉冲作为扫描脉冲，或者根据置位节点Q和复位节点QB的信号状态通过输出端OT来输出第一放电电压VSS1。
第n级的节点控制器NC包括：第一开关装置Tr1，其由供应到复位节点QB的电压控制，用于将第二放电电压VSS2供应到置位节点Q；以及反相器电路INV，其由供应到置位节点Q的电压控制，用于将充电电压VDD和第三放电电压VSS3中的任何一个供应到复位节点QB。
当与高逻辑值相对应的电压被供应到置位节点Q时，反相器电路INV将与低逻辑值相对应的第三放电电压VSS3供应到复位节点QB。相反地，当与低逻辑值相对应的电压被供应到置位节点Q时，反相器电路INV将与高逻辑值相对应的充电电压VDD供应到复位节点QB。
如上所述，第三放电电压VSS3具有比第二放电电压VSS2更低的值。因此，当将置位节点Q维持在高逻辑值的电压(充电电压VDD)处并且将复位节点QB维持在低逻辑值的电压(第三放电电压VSS3)处时，第一开关装置Tr1的栅极与源极之间的电压(下文中称为栅极-源极电压)可以具有比该第一开关装置Tr1的阈值电压更低的值。也就是说，因为施加到第一开关装置Tr1(该第一开关装置Tr1是N型金属氧化物半导体(NMOS)晶体管)的源极的第二放电电压VSS2具有比施加到该第一开关装置Tr1的栅极的第三放电电压VSS3更高的值，所以该第一开关装置Tr1的栅极-源极电压具有负值，从而使第一开关装置Tr1能够保持完全截止。
这里，充电电压VDD通过充电电压线传输，第一放电电压VSS1通过第一放电电压线传输，第二放电电压VSS2通过第二放电电压线传输，并且第三放电电压VSS3通过第三放电电压线传输。
另一方面，第n级的节点控制器NC还可以包括第二开关装置Tr2和第三开关装置Tr3，如图5所示。
第二开关装置Tr2由来自第(n-p)级的扫描脉冲控制，并且被连接在传输充电电压VDD的充电电压线与置位节点Q之间。例如，该第二开关装置Tr2可以通过来自第(n-1)级的扫描脉冲而导通，从而使充电电压线和置位节点Q相互连接。
第三开关装置Tr3由来自第(n+q)级的扫描脉冲控制，并且被连接在置位节点Q与传输第二放电电压VSS2的第二放电电压线之间。例如，该第三开关装置Tr3可以通过来自第(n+1)级的扫描脉冲而导通，从而使置位节点Q和第二放电电压线相互连接。
下文将更加详细地描述图5中的反相器电路INV的配置。
图6是示出图5中的反相器电路INV的多种配置的电路图。图5中的反相器电路INV可以包括图6(a)、图6(b)以及图6(c)中所示的电路配置中的任何一种。
反相器电路INV包括如图6(a)所示的第一反相开关装置Trin1和第二反相开关装置Trin2。
根据充电电压VDD控制第一反相开关装置Trin1，并且将该第一反相开关装置Trin1连接在传输充电电压VDD的充电电压线与复位节点QB之间。备选地，替代上述充电电压VDD，可以将任何一个时钟脉冲供应到第一反相开关装置Trin1。也就是说，可以根据多个时钟脉冲中的任何一个时钟脉冲控制该第一反相开关装置Trin1，所述多个时钟脉冲之间具有相位差，并且可以将该第一反相开关装置Trin1连接在传输上述一个时钟脉冲的时钟传输线与复位节点QB之间。
根据置位节点Q处的电压控制第二反相开关装置Trin2，并且将该第二反相开关装置Trin2连接在复位节点QB与传输第三放电电压VSS3的第三放电电压线之间。
备选地，反相器电路INV可以包括如图6(b)所示的第一反相开关装置Trin1和第二反相开关装置Trin2。
根据外部控制信号CS控制第一反相开关装置Trin1，并且将该第一反相开关装置Trin1连接在传输充电电压VDD的充电电压线与复位节点QB之间。这里，控制信号CS可以是多个时钟脉冲中的任何一个时钟脉冲，所述多个时钟脉冲之间具有相位差。详细而言，供应到设置在第n级中的第一反相开关装置Trin1的控制信号CS可以是与从第n级输出的扫描脉冲相对应的时钟脉冲。例如，设置在第二级ST2中的第一反相开关装置Trin1可以供应有用作第二扫描脉冲SP2的第二时钟脉冲CLK2，作为控制信号CS。
根据置位节点Q处的电压控制第二反相开关装置Trin2，并且将该第二反相开关装置Trin2连接在复位节点QB与传输第三放电电压VSS3的第三放电电压线之间。
作为另一备选方案，反相器电路INV可以包括如图6(c)所示的第一反相开关装置到第四反相开关装置Trin1、Trin2、Trin3和Trin4。
根据充电电压VDD控制第一反相开关装置Trin1，并且将该第一反相开关装置Trin1连接在传输充电电压VDD的充电电压线与公共节点CN之间。
根据置位节点Q处的电压控制第二反相开关装置Trin2，并且将该第二反相开关装置Trin2连接在公共节点CN与传输第四放电电压VSS4的第四放电电压线之间。
根据公共节点CN处的电压控制第三反相开关装置Trin3，并且将该第三反相开关装置Trin3连接在充电电压线与复位节点QB之间。
根据置位节点Q处的电压控制第四反相开关装置Trin4，并且将该第四反相开关装置Trin4连接在复位节点QB与传输第三放电电压VSS3的第三放电电压线之间。
这里，第三放电电压VSS3和第四放电电压VSS4可以具有相同的值。备选地，第四放电电压VSS4可以具有等于或低于第三放电电压VSS3的值。
图7是详细示出图5中的第n级的配置的电路图。
图7中的反相器电路INV可以包括图6(a)、图6(b)以及图6(c)所示的电路配置中的任何一个。图7示出了一个示例，在该示例中，第n级具有图6(c)所示的反相器电路INV。
第n级的节点控制器NC包括第一开关装置到第四开关装置Tr1、Tr2、Tr3和Tr4，如图7所示。第一开关装置到第四开关装置Tr1、Tr2、Tr3和Tr4当中的第一开关装置到第三开关装置Tr1到Tr3的配置与上面参照图5描述的第一开关装置到第三开关装置Tr1到Tr3的配置相同，因此用图5中对第一开关装置到第三开关装置Tr1到Tr3的配置的描述来代替图7中对第一开关装置到第三开关装置Tr1到Tr3的配置的描述。
由来自第(n-p)级的扫描脉冲控制第四开关装置Tr4，并且将该第四开关装置Tr4连接在复位节点QB与传输第三放电电压VSS3的第三放电电压线之间。
另一方面，第n级的输出单元OB包括上拉开关装置TrU和下拉开关装置TrD。
由置位节点Q处的电压控制上拉开关装置TrU，并且将该上拉开关装置TrU连接在时钟传输线与第n级的输出端OT之间，该时钟脉冲线传输具有相位差的时钟脉冲CLK1至CLK4中的任何一个。
由复位节点QB处的电压控制下拉开关装置TrD，并且将该下拉开关装置TrD连接在输出端OT与传输第一放电电压VSS1的第一放电电压线之间。
下文将参照图4和图7来详细描述按照这种方式所配置的第n级的操作。这里，假设第n级为第三级ST3。
首先，将对置位周期内的操作给出描述。
第三级ST3中的第二开关装置Tr2和第四开关装置Tr4响应于来自第二级ST2的第二扫描脉冲SP2而导通。然后，通过导通的第二开关装置Tr2将充电电压VDD供应到置位节点Q。因此，利用与高逻辑值相对应的电压对置位节点Q进行充电，并且使第二反相开关装置Trin2、第四反相开关装置Trin4以及上拉开关装置TrU导通，所述第二反相开关装置Trin2、第四反相开关装置Trin4以及上拉开关装置TrU通过它们各自的栅极连接到充电后的置位节点Q。另一方面，因为第一反相开关装置Trin1连接在充电电压线与二极管形式的公共节点CN之间，所以该第一反相开关装置Trin1总是保持导通。此外，因为在该置位周期内来自第四级ST4的扫描脉冲为低，所以第三级ST3中的第三开关装置Tr3总是保持截止。
此外，通过导通的第四开关装置Tr4将第三放电电压VSS3供应到复位节点QB，以便对该复位节点QB进行放电。因此，第一开关装置Tr1和下拉开关装置TrD截止，所述第一开关装置Tr1和下拉开关装置TrD通过它们各自的栅极连接到放电后的复位节点QB。
此外，通过导通的第二反相开关装置Trin2将第三放电电压VSS3供应到公共节点CN。因此，公共节点CN被放电，并且第三反相开关装置Trin3截止，该第三反相开关装置Trin3通过该第三反相开关装置Trin3的栅极连接到放电后的公共节点CN。
此外，通过导通的第四反相开关装置Trin4将第三放电电压VSS3供应到复位节点QB，以便对该复位节点QB进行放电。
该置位周期内的第一开关装置Tr1的状态如下。可以看出，与低逻辑值相对应的第三放电电压VSS3被供应到该第一开关装置Tr1的栅极，并且与低逻辑值相对应的第二放电电压VSS2被供应到该第一开关装置Tr1的源极。此时，第一开关装置Tr1的栅极-源极电压维持在低于Q的负值，因为第三放电电压VSS3具有比第二放电电压VSS2更低的值，如前所述。因此，在该置位周期内，该第一开关装置Tr1可以保持完全截止，使得可以防止置位节点Q处的电压由于来自第一开关装置Tr1的泄漏电流而降低。
另一方面，在该置位周期内，将来自第四级ST4的、状态为低的第四扫描脉冲SP4供应到第三开关装置Tr3的栅极。该状态为低的第四扫描脉冲SP4具有比第二放电电压VSS2更低的值。因此，第三开关装置Tr3的栅极-源极电压也维持在低于0的负值。因此，在该置位周期内，可以防止置位节点Q处的电压由于来自第三开关装置Tr3的泄漏电流而降低。
接着，将对输出周期内的操作给出描述。
在输出周期内，将第三时钟脉冲CLK3供应到导通的上拉开关装置TrU的漏极。此时，通过该第三时钟脉冲CLK3使浮动的置位节点Q处的电压自举(bootstrapped)。因此，上拉开关装置TrU完全导通，并且通过导通的上拉开关装置TrU输出第三时钟脉冲CLK3。也就是说，通过输出端OT输出第三时钟脉冲CLK3，作为第三扫描脉冲SP3。该第三扫描脉冲SP3被供应到第三选通线、第二级ST2和第四级ST4。详细而言，供应到第二级ST2的第三扫描脉冲SP3被施加给第二级ST2的第三开关装置Tr3的栅极。此外，供应到第四级ST4的第三扫描脉冲SP3被供应给第四级ST4的第二开关装置Tr2和第四开关装置Tr4的栅极。第二级ST2通过第三扫描脉冲SP3复位，并且第四级ST4通过第三扫描脉冲SP3置位。
接着，将对复位周期内的操作给出描述。
在复位周期内，将来自第四级ST4的第四扫描脉冲SP4供应到第三级ST3。详细而言，该第四扫描脉冲SP4被供应到第三级ST3的第三开关装置Tr3的栅极。因此，第三开关装置Tr3导通，并且通过导通的第三开关装置Tr3将第二放电电压VSS2供应到置位节点Q。因此，置位节点Q被放电，并且第二反相开关装置Trin2、第四反相开关装置Trin4以及上拉开关装置TrU截止，所述第二反相开关装置Trin2、第四反相开关装置Trin4以及上拉开关装置TrU通过它们各自的栅极连接到放电后的置位节点Q。
此时，由于第二反相开关装置Trin2截止，因此利用充电电压VDD对公共节点CN进行充电，从而使得第三反相开关装置Trin3导通。此外，由于第四反相开关装置Trin4截止，因此利用充电电压VDD对复位节点QB进行充电。因此，第一开关装置Tr1和下拉开关装置TrD导通，所述第一开关装置Tr1和下拉开关装置TrD通过它们各自的栅极连接到充电后的复位节点QB。然后，通过导通的第一开关装置Tr1将第二放电电压VSS2供应到置位节点Q。此外，通过导通的下拉开关装置TrD将第一放电电压VSS1供应到输出端OT。
图8是详细示出图5中的第n级的另一配置的电路图。
除了第四开关装置Tr4具有不同的连接布置之外，图8的电路配置与上述图7的电路配置基本上相同。也就是说，根据图8，由来自第(n-p)级的扫描脉冲控制第四开关装置Tr4，并且将该第四开关装置Tr4连接在复位节点QB与传输第二放电电压VSS2的第二放电电压线之间。这里，p是1。
图9是详细示出图5中的第n级的另一配置的电路图。
除了第四反相开关装置Trin4具有不同的连接布置之外，图9的电路配置与上述图8的电路配置基本上相同。也就是说，根据图9，由置位节点Q处的电压控制第四反相开关装置Trin4，并且将该第四反相开关装置Trin4连接在复位节点QB与传输第一放电电压VSS1的第一放电电压线之间。
图10是根据本发明的第二实施方式的级的电路图。图10的级可以是图3中的级的任何一个。
如图10所示，根据本发明的第二实施方式的每一级(下文中将称为第n级)包括：节点控制器NC，其用于控制节点处的电压；以及输出单元OB，其用于响应于节点处的电压而输出相应的扫描脉冲和第一放电电压VSS1中的任何一个。这里，节点表示置位节点Q、第一复位节点QB1和第二复位节点QB2，如图10所示。
这里，输出单元OB接收具有不同相位的多个时钟脉冲中的任何一个，并且根据置位节点Q、第一复位节点QB1和第二复位节点QB2的信号状态，通过该输出单元OB的输出端OT来输出所接收的时钟脉冲作为扫描脉冲，或者根据置位节点Q、第一复位节点QB1和第二复位节点QB2的信号状态，通过输出端OT来输出第一放电电压VSS1。这里，该多个时钟脉冲可以是上述第一时钟脉冲到第四时钟脉冲CLK1到CLK4。这些时钟脉冲也可以彼此重叠。
第n级的节点控制器NC包括：第一开关装置Tr1，其由供应到第一复位节点QB1的电压控制，用于将第二放电电压VSS2供应到置位节点Q；第二开关装置Tr2，其由供应到第二复位节点QB2的电压控制，用于将第二放电电压VSS2供应到置位节点Q；第一反相器电路INV1，其由供应到置位节点Q的电压控制，用于将第一充电电压VDD1和第三放电电压VSS3中的任何一个供应到第一复位节点QB1；以及第二反相器电路INV2，其由供应到置位节点Q的电压控制，用于将第二充电电压VDD2和第四放电电压VSS4中的任何一个供应到第二复位节点QB2。
当与高逻辑值相对应的电压被供应到置位节点Q时，第一反相器电路INV1将第三放电电压VSS3供应到第一复位节点QB1；并且当与低逻辑值相对应的电压被供应到置位节点Q时，第一反相器电路INV1将第一充电电压VDD1供应到第一复位节点QB1。
当与高逻辑值相对应的电压被供应到置位节点Q时，第二反相器电路INV2将第四放电电压VSS4供应到第二复位节点QB2；并且当与低逻辑值相对应的电压被供应到置位节点Q时，第二反相器电路INV2将第二充电电压VDD2供应到第二复位节点QB2。
这里，各个第一充电电压VDD1和第二充电电压VDD2以k个帧周期(其中k是自然数)的间隔交替具有高电压和低电压。在同一帧周期内，第一充电电压VDD1和第二充电电压VDD2具有不同的电压。例如，在奇数帧周期内，第一充电电压VDD1可以具有与高逻辑值相对应的高电压，而第二充电电压VDD2可以具有与低逻辑值相对应的低电压。此外，在偶数帧周期内，第一充电电压VDD1可以具有与低逻辑值相对应的低电压，而第二充电电压VDD2可以具有与高逻辑值相对应的高电压。
第三放电电压VSS3和第四放电电压VSS4可以具有相同的值。在这种情形下，第三放电电压VSS3和第四放电电压VSS4二者都具有比第二放电电压VSS2更低的值。因此，当置位节点Q维持在高逻辑值的电压(电压状态为高的第一充电电压VDD1)处并且第一复位节点QB1维持在低逻辑值的电压(第三放电电压VSS3)处时，第一开关装置Tr1的栅极-源级电压可以具有比该第一开关装置Tr1的阈值电压更低的电压。也就是说，因为施加到第一开关装置Tr1(该第一开关装置Tr1是NMOS晶体管)的源极的第二放电电压VSS2具有比施加到第一开关装置Tr1的栅极的第三放电电压VSS3更高的值，所以第一开关装置Tr1的栅极-源极电压具有负值，从而使第一开关装置Tr1能够保持完全截止。
此外，当置位节点Q维持在高逻辑值的电压(电压状态为高的第二充电电压VDD2)处并且第二复位节点QB2维持在低逻辑值的电压(第四放电电压VSS4)处时，第二开关装置Tr2的栅极-源级电压可以具有比该第二开关装置Tr2的阈值电压更低的电压。也就是说，因为施加到第二开关装置Tr2(该第二开关装置Tr2是NMOS晶体管)的源极的第二放电电压VSS2具有比施加到第二开关装置Tr2的栅极的第四放电电压VSS4更高的值，所以第二开关装置Tr2的栅极-源极电压具有负值，从而使第二开关装置Tr2能够保持完全截止。
这里，充电电压VDD通过充电电压线传输，第一充电电压VDD1通过第一充电电压线传输，第二充电电压VDD2通过第二充电电压线传输，第一放电电压VSS1通过第一放电电压线传输，第二放电电压VSS2通过第二放电电压线传输，第三放电电压VSS3通过第三放电电压线传输，并且第四放电电压VSS4通过第四放电电压线传输。
这里，第一放电电压VSS1可以与第二放电电压VSS2和第三放电电压VSS3中的任何一个相同。此外，第一放电电压VSS1可以低于第二放电电压VSS2。此外，第三放电电压VSS3和第四放电电压VSS4可以低于第一放电电压VSS1。
另一方面，第n级的节点控制器NC还可以包括第三开关装置Tr3和第四开关装置Tr4，如图10所示。
由来自第(n-p)级的扫描脉冲控制第三开关装置Tr3，并且将该第三开关装置Tr3连接在传输充电电压VDD的充电电压线与置位节点Q之间。
由来自第(n+q)级的扫描脉冲控制第四开关装置Tr4，并且将该第四开关装置Tr4连接在置位节点Q与传输第二放电电压VSS2的第二放电电压线之间。
下文将更加详细地描述图10中的第一反相器电路INV1和第二反相器电路INV2的配置。
图11是示出图10中的第一反相器电路INV1的多种配置的电路图。图10中的第一反相器电路INV1可以包括图11(a)、图11(b)以及图11(c)中所示的电路配置中的任何一种。
第一反相器电路INV1包括如图11(a)所示的第一反相开关装置Trin1和第二反相开关装置Trin2。
根据第一充电电压VDD1控制第一反相开关装置Trin1，并且将该第一反相开关装置Trin1连接在传输第一充电电压VDD1的第一充电电压线与第一复位节点QB1之间。
根据置位节点Q处的电压控制第二反相开关装置Trin2，并且将该第二反相开关装置Trin2连接在第一复位节点QB1与传输第三放电电压VSS3的第三放电电压线之间。
备选地，该第一反相器电路INV1可以包括如图11(b)所示的第一反相开关装置Trin1和第二反相开关装置Trin2。
根据外部第一控制信号CS1控制第一反相开关装置Trin1，并且将该第一反相开关装置Trin1连接在传输第一充电电压VDD1的第一充电电压线与第一复位节点QB1之间。这里，第一控制信号CS1可以是具有相位差的多个时钟脉冲CLK1到CLK4中的任何一个。详细而言，供应到设置在第n级中的第一反相开关装置Trin1的第一控制信号CS1可以是与从该第n级输出的扫描脉冲相对应的时钟脉冲。例如，设置在第二级ST2中的第一反相开关装置Trin1可以供应有用作第二扫描脉冲SP2的第二时钟脉冲CLK2，作为第一控制信号CS1。
根据置位节点Q处的电压控制第二反相开关装置Trin2，并且将该第二反相开关装置Trin2连接在第一复位节点QB1与传输第三放电电压VSS3的第三放电电压线之间。
作为另一备选方案，第一反相器电路INV1可以包括如图11(c)所示的第一反相开关装置到第四反相开关装置Trin1、Trin2、Trin3和Trin4。
根据第一充电电压VDD1控制第一反相开关装置Trin1，并且将该第一反相开关装置Trin1连接在传输第一充电电压VDD1的第一充电电压线与第一公共节点CN1之间。
根据置位节点Q处的电压控制第二反相开关装置Trin2，并且将该第二反相开关装置Trin2连接在第一公共节点CN1与传输第五放电电压VSS5的第五放电电压线之间。
根据第一公共节点CN1处的电压控制第三反相开关装置Trin3，并且将该第三反相开关装置Trin3连接在第一充电电压线与第一复位节点QB1之间。
根据置位节点Q处的电压控制第四反相开关装置Trin4，并且将该第四反相开关装置Trin4连接在第一复位节点QB1与传输第三放电电压VSS3的第三放电电压线之间。
这里，第五放电电压VSS5和第三放电电压VSS3可以具有相同的值。备选地，第五放电电压VSS5可以具有等于或低于第三放电电压VSS3的值。
图12是示出图10中的第二反相器电路INV2的多种配置的电路图。图10中的第二反相器电路INV2可以包括图12(a)、图12(b)以及图12(c)中所示的电路配置中的任何一种。
如图12(a)所示，第二反相器电路INV2包括第五反相开关装置Trin5和第六反相开关装置Trin6。
根据第二充电电压VDD2控制第五反相开关装置Trin5，并且将该第五反相开关装置Trin5连接在传输第二充电电压VDD2的第二充电电压线与第二复位节点QB2之间。
根据置位节点Q处的电压控制第六反相开关装置Trin6，并且将该第六反相开关装置Trin6连接在第二复位节点QB2与传输第四放电电压VSS4的第四放电电压线之间。
备选地，如图12(b)所示，第二反相器电路INV2可以包括第五反相开关装置Trin5和第六反相开关装置Trin6。
根据外部第二控制信号CS2控制第五反相开关装置Trin5，并且将该第五反相开关装置Trin5连接在传输第二充电电压VDD2的第二充电电压线与第二复位节点QB2之间。第二控制信号CS2可以与上述第一控制信号CS1相同。也就是说，该第二控制信号CS2也可以是上述时钟脉冲CLK1到时钟脉冲CLK4中的任何一个。在这种情形下，可以使用同一时钟脉冲作为第一控制信号CS1和第二控制信号CS2。换言之，上述第一反相开关装置Trin1和第五反相开关装置Trin5可以供应有同一时钟脉冲。
根据置位节点Q处的电压控制第六反相开关装置Trin6，并且将该第六反相开关装置Trin6连接在第二复位节点QB2与传输第四放电电压VSS4的第四放电电压线之间。
作为另一备选方案，如图12(c)所示，第二反相器电路INV2可以包括第五反相开关装置到第八反相开关装置Trin5、Trin6、Trin7和Trin8。
根据第二充电电压VDD2控制第五反相开关装置Trin5，并且将该第五反相开关装置Trin5连接在传输第二充电电压VDD2的第二充电电压线与第二公共节点CN2之间。
根据置位节点Q处的电压控制第六反相开关装置Trin6，并且将该第六反相开关装置Trin6连接在第二公共节点CN2与传输第六放电电压VSS6的第六放电电压线之间。
根据第二公共节点CN2处的电压控制第七反相开关装置Trin7，并且将该第七反相开关装置Trin7连接在第二充电电压线与第二复位节点QB2之间。
根据置位节点Q处的电压控制第八反相开关装置Trin8，并且将该第八反相开关装置Trin8连接在第二复位节点QB2与传输第四放电电压VSS4的第四放电电压线之间。
这里，第五放电电压VSS5和第四放电电压VSS4可以具有相同的值。备选地，第五放电电压VSS5可以具有等于或低于第四放电电压VSS4的值。此外，第六放电电压VSS6可以具有与第五放电电压VSS5相同的值。此外，第三放电电压VSS3至第六放电电压VSS6可以全部具有相同的值。
图13是详细示出图10中的第n级的配置的电路图。
图13中的第一反相器电路INV1可以包括图11(a)、图11(b)以及图11(c)中所示的电路配置中的任何一个，并且图13中的第二反相器电路INV2可以包括图12(a)、图12(b)以及图12(c)中所示的电路配置中的任何一个。图13示出了一个示例，在该示例中，第n级具有图11(c)所示的第一反相器电路INV1和图12(c)所示的第二反相器电路INV2。
第n级的节点控制器NC包括第一开关装置到第六开关装置Tr1、Tr2、Tr3、Tr4、Tr5和Tr6，如图13所示。第一开关装置到第六开关装置Tr1、Tr2、Tr3、Tr4、Tr5和Tr6当中的第一开关装置到第四开关装置Tr1到Tr4的配置与上面参照图10描述的第一开关装置到第四开关装置Tr1到Tr4的配置相同，因此用图10中对第一开关装置到第四开关装置Tr1到Tr4的配置的描述来代替图13中对第一开关装置到第四开关装置Tr1到Tr4的配置的描述。
由来自第(n-p)级的扫描脉冲控制第五开关装置Tr5，并且将该第五开关装置Tr5连接在第一复位节点QB1与传输第三放电电压VSS3的第三放电电压线之间。
由来自第(n-p)级的扫描脉冲控制第六开关装置Tr6，并且将该第六开关装置Tr6连接在第二复位节点QB2与传输第三放电电压VSS3的第三放电电压线之间。
另一方面，第n级的输出单元OB包括上拉开关装置TrU、第一下拉开关装置TrD1、以及第二下拉开关装置TrD2。
通过置位节点Q处的电压控制上拉开关装置TrU，并且将该上拉开关装置TrU连接在时钟传输线与第n级的输出端OT之间，该时钟传输线传输具有相位差的时钟脉冲CLK1至时钟脉冲CLK4中的任何一个。
由第一复位节点QB1处的电压控制第一下拉开关装置TrD1，并且将该第一下拉开关装置TrD1连接在输出端OT与传输第一放电电压VSS1的第一放电电压线之间。
由第二复位节点QB2处的电压控制第二下拉开关装置TrD2，并且将该第二下拉开关装置TrD2连接在输出端OT与传输第一放电电压VSS1的第一放电电压线之间。
下文将参照图4和图13来详细描述按照这种方式配置的第n级的操作。这里，假设第n级为第三级ST3。
首先，将对第一帧的置位周期内的操作给出描述。这里，假设对于第一帧的周期，第一充电电压VDD1维持在高电压并且第二充电电压VDD2维持在低电压。
响应于来自第二级ST2的第二扫描脉冲SP2，使第三级ST3中的第三开关装置Tr3、第五开关装置Tr5和第六开关装置Tr6导通。然后，通过导通的第三开关装置Tr3将充电电压VDD供应到置位节点Q。因此，利用与高逻辑值相对应的电压对置位节点Q进行充电，并且使第二反相开关装置Trin2、第四反相开关装置Trin4、第六反相开关装置Trin6、第八反相开关装置Trin8以及上拉开关装置TrU导通，所述第二反相开关装置Trin2、第四反相开关装置Trin4、第六反相开关装置Trin6、第八反相开关装置Trin8以及上拉开关装置TrU通过它们各自的栅极连接到充电后的置位节点Q。另一方面，因为第一反相开关装置Trin1连接在第一充电电压线与二极管形式的第一公共节点CN1之间，所以该第一反相开关装置Trin1总是保持导通。此外，因为第五反相开关装置Trin5连接在第二充电电压线与二极管形式的第二公共节点CN2之间，所以该第五反相开关装置Trin5总是保持截止。此外，因为在该置位周期内来自第四级ST4的扫描脉冲为低，所以第三级ST3中的第四开关装置Tr4保持截止。
此外，通过导通的第五开关装置Tr5将第三放电电压VSS3供应到第一复位节点QB1，以便对第一复位节点QB1进行放电。因此，第一开关装置Tr1和第一下拉开关装置TrD1截止，所述第一开关装置Tr1和第一下拉开关装置TrD1通过它们各自的栅极连接到放电后的第一复位节点QB1。
此外，通过导通的第六开关装置Tr6将第三放电电压VSS3供应到第二复位节点QB2，以便对该第二复位节点QB2进行放电。因此，第二开关装置Tr2和第二下拉开关装置TrD2截止，所述第二开关装置Tr2和第二下拉开关装置TrD2通过它们各自的栅极连接到放电后的第二复位节点QB2。
此外，通过导通的第二反相开关装置Trin2将第三放电电压VSS3供应到第一公共节点CN1。因此，第一公共节点CN1被放电，并且第三反相开关装置Trin3截止，该第三反相开关装置Trin3通过该第三反相开关装置Trin3的栅极连接到放电后的第一公共节点CN1。
此外，通过导通的第四反相开关装置Trin4将第三放电电压VSS3供应到第一复位节点QB1，以便对该第一复位节点QB1进行放电。
此外，通过导通的第八反相开关装置Trin8将第三放电电压VSS3供应到第二复位节点QB2，以便对该第二复位节点QB2进行放电。
该置位周期内的第一开关装置Tr1的状态如下。可以看出，与低逻辑值相对应的第三放电电压VSS3被供应到该第一开关装置Tr1的栅极，并且与低逻辑值相对应的第二放电电压VSS2被供应到该第一开关装置Tr1的源极。此时，第一开关装置Tr1的栅极-源极电压维持在低于0的负值，因为第三放电电压VSS3具有比第二放电电压VSS2更低的值，如前所述。因此，在该置位周期内，该第一开关装置Tr1可以保持完全截止，使得可以防止置位节点Q处的电压由于来自第一开关装置Tr1的泄漏电流而降低。
可以看出，第二开关装置Tr2的状态与按照相同方式的第一开关装置Tr1的状态也相同。
另一方面，在该置位周期内，将来自第四级ST4的、状态为低的第四扫描脉冲SP4供应到第四开关装置Tr4的栅极。该状态为低的第四扫描脉冲SP4具有比第二放电电压VSS2更低的值。因此，第四开关装置Tr4的栅极-源极电压也维持在低于0的负值。因此，在该置位周期内，可以防止置位节点Q处的电压由于来自第四开关装置Tr4的泄漏电流而降低。
接着，将对输出周期内的操作给出描述。
在输出周期内，将第三时钟脉冲CLK3供应到导通的上拉开关装置TrU的漏极。此时，通过该第三时钟脉冲CLK3使浮动的置位节点Q处的电压自举。因此，上拉开关装置TrU完全导通，并且通过导通的上拉开关装置TrU输出第三时钟脉冲CLK3。也就是说，通过输出端OT输出第三时钟脉冲CLK3，作为第三扫描脉冲SP3。该第三扫描脉冲SP3被供应到第三选通线、第二级ST2和第四级ST4。详细而言，供应到第二级ST2的第三扫描脉冲SP3被施加给第二级ST2的第四开关装置Tr4的栅极。此外，供应到第四级ST4的第三扫描脉冲SP3被供应给第四级ST4的第三开关装置Tr3、第五开关装置Tr5和第六开关装置Tr6的栅极。第二级ST2通过第三扫描脉冲SP3复位，并且第四级ST4通过第三扫描脉冲SP3置位。
接着，将对复位周期内的操作给出描述。
在复位周期内，将来自第四级ST4的第四扫描脉冲SP4供应到第三级ST3。详细而言，该第四扫描脉冲SP4被供应到第三级ST3的第四开关装置Tr4的栅极。因此，第四开关装置Tr4导通，并且通过导通的第四开关装置Tr4将第二放电电压VSS2供应到置位节点Q。因此，置位节点Q被放电，并且第二反相开关装置Trin2、第四反相开关装置Trin4、第六反相开关装置Trin6、第八反相开关装置Trin8以及上拉开关装置TrU截止，所述第二反相开关装置Trin2、第四反相开关装置Trin4、第六反相开关装置Trin6、第八反相开关装置Trin8以及上拉开关装置TrU通过它们各自的栅极连接到放电后的置位节点Q。
此时，由于第二反相开关装置Trin2截止，因此利用第一充电电压VDD1对第一公共节点CN1进行充电，从而使得第三反相开关装置Trin3导通。此外，由于第四反相开关装置Trin4截止，因此利用第一充电电压VDD1对第一复位节点QB1进行充电。因此，第一开关装置Tr1和第一下拉开关装置TrD1导通，所述第一开关装置Tr1和第一下拉开关装置TrD1通过它们各自的栅极连接到充电后的第一复位节点QB1。然后，通过导通的第一开关装置Tr1将第二放电电压VSS2供应到置位节点Q。此外，通过导通的第一下拉开关装置TrD1将第一放电电压VSS1供应到输出端OT。
另一方面，第二公共节点CN2保持放电，从而使该第二复位节点QB2保留在它之前的放电状态下。因此，第二开关装置Tr2和第二下拉开关装置TrD2保持截止，所述第二开关装置Tr2和第二下拉开关装置TrD2通过它们各自的栅极连接到放电后的第二复位节点QB2。
另一方面，在第二帧内，第一充电电压VDD1具有低电压，并且第二充电电压VDD2具有高电压，因此，在复位周期内，第一复位节点QB1被放电，并且第二复位节点QB2被充电。因此，在该复位周期内，通过导通的第二下拉开关装置TrD2而不是第一下拉开关装置TrD1输出第一放电电压VSS1。
根据本发明的该移位寄存器具有如下效果。
图14是基于图7的配置、由图3的移位寄存器生成的复位节点QB处的电压V_QB的波形图。
根据图14，在第一放电电压VSS1和第二放电电压VSS2二者都维持在-5V并且第三放电电压VSS3维持在-10V的情形下，可以将复位节点QB处的电压维持在比现有电压更低的值处，从而能够将来自置位节点Q的泄漏电流最小化。
图15是基于图8的配置、由图3的移位寄存器生成的复位节点QB处的电压V_QB的波形图。
根据图15，可以将复位节点QB处的电压维持在比现有电压更低的值处，使得来自置位节点Q的泄漏电流可以被最小化。
图16是基于图9的配置、由图3的移位寄存器生成的复位节点QB处的电压V_QB的波形图。
根据图16，在第一放电电压VSS1维持在-8V、第二放电电压VSS2维持在-5V并且第三放电电压VSS3维持在-10V的情形下，可以将复位节点QB处的电压维持在比现有电压更低的值处，从而能够将来自置位节点Q的泄漏电流最小化。
另一方面，在所有实施方式中，当将要彼此进行比较的电压具有相同的极性时，比较不是基于电压的电平的绝对值进行的，而是基于这些电平本身进行的。例如，图5中的第二放电电压VSS2和第三放电电压VSS3二者都可以是负的。在这种情形下，第三放电电压VSS3低于第二放电电压VSS2表示：在第三放电电压VSS3例如是-10V的情况下，第二放电电压VSS2例如是-5V。
根据上述描述，很明显根据本发明的移位寄存器具有如下效果。
按照将供应到负责对置位节点进行放电的开关装置的栅极的放电电压保持为比供应到该开关装置的源级的放电电压更低的方式，来设置供应到该栅极和源极的放电电压的电平。因此，在置位周期内，可以防止置位节点处的电压由于来自开关装置的泄漏电流而降低。
对于本领域技术人员而言明显的是，可以在不脱离本发明的精神或范围的情况下对本发明做出各种修改和变型。因此，本发明旨在涵盖落入所附权利要求及其等同物的范围内的对本发明的修改和变型。

Claims (30)

1.一种移位寄存器，该移位寄存器包括用于顺序地输出扫描脉冲的多个级，其中，所述多个级中的第n级包括：
节点控制器，该节点控制器用于控制多个节点处的电压；以及
输出单元，该输出单元用于响应于所述多个节点处的所述电压，输出第一放电电压和所述扫描脉冲中相应的一个扫描脉冲中的任何一个，
其中，所述多个节点包括置位节点和复位节点，
其中，所述第n级的所述节点控制器包括：
第一开关装置，该第一开关装置由供应到所述复位节点的电压控制，用于将第二放电电压供应到所述置位节点；以及
反相器电路，该反相器电路由供应到所述置位节点的电压控制，用于将充电电压和第三放电电压中的任何一个供应到所述复位节点，
其中，所述第三放电电压低于所述第二放电电压，状态为低的第(n+1)级的扫描脉冲具有比第二放电电压更低的值，
其中，n是自然数。
2.根据权利要求1所述的移位寄存器，其中，当与高逻辑值相对应的电压被供应到所述置位节点时，所述反相器电路将与低逻辑值相对应的所述第三放电电压供应到所述复位节点；当与低逻辑值相对应的电压被供应到所述置位节点时，所述反相器电路将与高逻辑值相对应的所述充电电压供应到所述复位节点。
3.根据权利要求2所述的移位寄存器，其中，所述反相器电路包括：
第一反相开关装置，根据所述充电电压控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述充电电压的充电电压线与所述复位节点之间；以及
第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述复位节点与传输所述第三放电电压的第三放电电压线之间。
4.根据权利要求2所述的移位寄存器，其中，所述反相器电路包括：
第一反相开关装置，根据外部控制信号控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述充电电压的充电电压线与所述复位节点之间；以及
第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述复位节点与传输所述第三放电电压的第三放电电压线之间。
5.根据权利要求2所述的移位寄存器，其中，所述反相器电路包括：
第一反相开关装置，根据所述充电电压控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述充电电压的充电电压线与公共节点之间；
第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述公共节点与传输第四放电电压的第四放电电压线之间；
第三反相开关装置，根据所述公共节点处的电压控制该第三反相开关装置，并且该第三反相开关装置连接在所述充电电压线与所述复位节点之间；以及
第四反相开关装置，根据所述置位节点处的电压控制该第四反相开关装置，并且该第四反相开关装置连接在所述复位节点与传输所述第三放电电压的第三放电电压线之间。
6.根据权利要求5所述的移位寄存器，其中，所述第三放电电压和所述第四放电电压相同。
7.根据权利要求5所述的移位寄存器，其中，所述第四放电电压等于或者低于所述第三放电电压。
8.根据权利要求2所述的移位寄存器，其中，所述反相器电路包括：
第一反相开关装置，根据所述充电电压控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述充电电压的充电电压线与公共节点之间；
第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述公共节点与传输第四放电电压的第四放电电压线之间；
第三反相开关装置，根据所述公共节点处的电压控制该第三反相开关装置，并且该第三反相开关装置连接在所述充电电压线与所述复位节点之间；以及
第四反相开关装置，根据所述置位节点处的电压控制该第四反相开关装置，并且该第四反相开关装置连接在所述复位节点与传输所述第一放电电压的第一放电电压线之间。
9.根据权利要求1所述的移位寄存器，其中，所述第一放电电压与所述第二放电电压和所述第三放电电压中的任何一个相同。
10.根据权利要求1所述的移位寄存器，其中，所述第一放电电压低于所述第二放电电压。
11.根据权利要求1所述的移位寄存器，其中，所述第n级的所述节点控制器还包括：
第二开关装置，由来自所述多个级中的第(n-p)级的扫描脉冲控制该第二开关装置，并且该第二开关装置连接在传输所述充电电压的充电电压线与所述置位节点之间，其中p是小于n的自然数；以及
第三开关装置，由来自所述多个级中的第(n+q)级的扫描脉冲控制该第三开关装置，并且该第三开关装置连接在所述置位节点与传输所述第二放电电压的第二放电电压线之间，其中q是自然数。
12.根据权利要求11所述的移位寄存器，其中，所述第n级的所述节点控制器还包括：第四开关装置，由来自所述第(n-p)级的所述扫描脉冲控制该第四开关装置，并且该第四开关装置连接在所述复位节点与传输所述第三放电电压的第三放电电压线之间。
13.根据权利要求11所述的移位寄存器，其中，所述第n级的所述节点控制器还包括：第四开关装置，由来自第(n-p)级的所述扫描脉冲控制该第四开关装置，并且该第四开关装置连接在所述复位节点与传输所述第二放电电压的所述第二放电电压线之间。
14.根据权利要求1所述的移位寄存器，其中，所述第n级的所述输出单元包括：
上拉开关装置，由所述置位节点处的电压控制该上拉开关装置，并且该上拉开关装置连接在时钟传输线与所述第n级的输出端之间，所述时钟传输线传输多个时钟脉冲中的任何一个，所述多个时钟脉冲之间具有相位差；以及
下拉开关装置，由所述复位节点处的电压控制该下拉开关装置，并且该下拉开关装置连接在所述输出端与传输所述第一放电电压的第一放电电压线之间。
15.根据权利要求4所述的移位寄存器，其中所述控制信号是多个时钟脉冲中的任何一个，所述多个时钟脉冲之间具有相位差，
其中，供应到所述第n级中的所述第一反相开关装置的所述控制信号是所述时钟脉冲中的与从所述第n级输出的所述扫描脉冲相对应的一个时钟脉冲。
16.根据权利要求2所述的移位寄存器，其中，所述反相器电路包括：
第一反相开关装置，根据多个时钟脉冲中的任何一个时钟脉冲控制该第一反相开关装置，所述多个时钟脉冲之间具有相位差，并且该第一反相开关装置连接在传输所述一个时钟脉冲的时钟传输线与所述复位节点之间；以及
第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述复位节点与传输所述第三放电电压的第三放电电压线之间。
17.一种移位寄存器，该移位寄存器包括用于顺序地输出扫描脉冲的多个级，其中所述多个级中的第n级包括：
节点控制器，该节点控制器用于控制多个节点处的电压；以及
输出单元，该输出单元用于响应于所述多个节点处的所述电压，输出第一放电电压和所述扫描脉冲中相应的一个扫描脉冲中的任何一个，
其中，所述多个节点包括置位节点、第一复位节点和第二复位节点，
其中，所述第n级的所述节点控制器包括：
第一开关装置，该第一开关装置由供应到所述第一复位节点的电压控制，用于将第二放电电压供应到所述置位节点；
第二开关装置，该第二开关装置由供应到所述第二复位节点的电压控制，用于将所述第二放电电压供应到所述置位节点；
第一反相器电路，该第一反相器电路由供应到所述置位节点的电压控制，用于将第一充电电压和第三放电电压中的任何一个供应到所述第一复位节点；以及
第二反相器电路，该第二反相器电路由供应到所述置位节点的电压控制，用于将第二充电电压和第四放电电压中的任何一个供应到所述第二复位节点，
其中，所述第三放电电压和所述第四放电电压低于所述第二放电电压，
其中，n是自然数。
18.根据权利要求17所述的移位寄存器，其中：
当与高逻辑值相对应的电压被供应到所述置位节点时，所述第一反相器电路将所述第三放电电压供应到所述第一复位节点；当与低逻辑值相对应的电压被供应到所述置位节点时，所述第一反相器电路将所述第一充电电压供应到所述第一复位节点；以及
当与高逻辑值相对应的电压被供应到所述置位节点时，所述第二反相器电路将所述第四放电电压供应到所述第二复位节点；当与低逻辑值相对应的电压被供应到所述置位节点时，所述第二反相器电路将所述第二充电电压供应到所述第二复位节点，
其中，所述第一充电电压和所述第二充电电压中的每一个以m个帧周期的间隔交替具有高电压和低电压，其中m是自然数，
其中，所述第一充电电压和所述第二充电电压在同一帧周期内具有不同的电压。
19.根据权利要求18所述的移位寄存器，其中：
所述第一反相器电路包括：
第一反相开关装置，根据所述第一充电电压控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述第一充电电压的第一充电电压线与所述第一复位节点之间；以及
第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述第一复位节点与传输所述第三放电电压的第三放电电压线之间；以及
所述第二反相器电路包括：
第三反相开关装置，根据所述第二充电电压控制该第三反相开关装置，并且该第三反相开关装置连接在传输所述第二充电电压的第二充电电压线与所述第二复位节点之间；以及
第四反相开关装置，根据所述置位节点处的电压控制该第四反相开关装置，并且该第四反相开关装置连接在所述第二复位节点与传输所述第四放电电压的第四放电电压线之间。
20.根据权利要求18所述的移位寄存器，其中：
所述第一反相器电路包括：
第一反相开关装置，根据外部第一控制信号控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述第一充电电压的第一充电电压线与所述第一复位节点之间；以及
第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述第一复位节点与传输所述第三放电电压的第三放电电压线之间；以及
所述第二反相器电路包括：
第三反相开关装置，根据外部第二控制信号控制该第三反相开关装置，并且该第三反相开关装置连接在传输所述第二充电电压的第二充电电压线与所述第二复位节点之间；以及
第四反相开关装置，根据所述置位节点处的电压控制该第四反相开关装置，并且该第四反相开关装置连接在所述第二复位节点与传输所述第四放电电压的第四放电电压线之间。
21.根据权利要求18所述的移位寄存器，其中：
所述第一反相器电路包括：
第一反相开关装置，根据所述第一充电电压控制该第一反相开关装置，并且该第一反相开关装置连接在传输所述第一充电电压的第一充电电压线与第一公共节点之间；以及
第二反相开关装置，根据所述置位节点处的电压控制该第二反相开关装置，并且该第二反相开关装置连接在所述第一公共节点与传输第五放电电压的第五放电电压线之间；
第三反相开关装置，根据所述第一公共节点处的电压控制该第三反相开关装置，并且该第三反相开关装置连接在所述第一充电电压线与所述第一复位节点之间；以及
第四反相开关装置，根据所述置位节点处的电压控制该第四反相开关装置，并且该第四反相开关装置连接在所述第一复位节点与传输所述第三放电电压的第三放电电压线之间；以及
所述第二反相器电路包括：
第五反相开关装置，根据所述第二充电电压控制该第五反相开关装置，并且该第五反相开关装置连接在传输所述第二充电电压的第二充电电压线与第二公共节点之间；
第六反相开关装置，根据所述置位节点处的电压控制该第六反相开关装置，并且该第六反相开关装置连接在所述第二公共节点与传输第六放电电压的第六放电电压线之间；
第七反相开关装置，根据所述第二公共节点处的电压控制该第七反相开关装置，并且该第七反相开关装置连接在所述第二充电电压线与所述第二复位节点之间；以及
第八反相开关装置，根据所述置位节点处的电压控制该第八反相开关装置，并且该第八反相开关装置连接在所述第二复位节点与传输所述第四放电电压的第四放电电压线之间。
22.根据权利要求17所述的移位寄存器，其中，所述第一放电电压与所述第二放电电压和所述第三放电电压中的任何一个相同。
23.根据权利要求17所述的移位寄存器，其中，所述第一放电电压低于所述第二放电电压。
24.根据权利要求17所述的移位寄存器，其中，所述第三放电电压与所述第四放电电压相同。
25.根据权利要求17所述的移位寄存器，其中，所述第三放电电压和所述第四放电电压低于所述第一放电电压。
26.根据权利要求17所述的移位寄存器，其中，所述第n级的所述节点控制器还包括：
第三开关装置，由来自所述多个级中的第(n-p)级的扫描脉冲控制该第三开关装置，并且该第三开关装置连接在传输充电电压的充电电压线与所述置位节点之间，其中p是小于n的自然数；以及
第四开关装置，由来自所述多个级中的第(n+q)级的扫描脉冲控制该第四开关装置，并且该第四开关装置连接在所述置位节点与传输所述第二放电电压的第二放电电压线之间，其中q是自然数。
27.根据权利要求26所述的移位寄存器，其中，所述第n级的所述节点控制器还包括：
第五开关装置，由来自所述第(n-p)级的扫描脉冲控制该第五开关装置，并且该第五开关装置连接在所述第一复位节点与传输所述第三放电电压的第三放电电压线之间；以及
第六开关装置，由来自所述第(n-p)级的扫描脉冲控制该第六开关装置，并且该第六开关装置连接在所述第二复位节点与所述第三放电电压线之间。
28.根据权利要求17所述的移位寄存器，其中，所述第n级的所述输出单元包括：
上拉开关装置，由所述置位节点处的电压控制该上拉开关装置，并且该上拉开关装置连接在时钟传输线与所述第n级的输出端之间，所述时钟传输线传输多个时钟脉冲中的任何一个，所述多个时钟脉冲之间具有相位差；
第一下拉开关装置，由所述第一复位节点处的电压控制该第一下拉开关装置，并且该第一下拉开关装置连接在所述输出端与传输所述第一放电电压的第一放电电压线之间；以及
第二下拉开关装置，由所述第二复位节点处的电压控制该第二下拉开关装置，并且该第二下拉开关装置连接在所述输出端与传输所述第一放电电压的第一放电电压线之间。
29.根据权利要求20所述的移位寄存器，其中，所述第一控制信号与所述第二控制信号中的每一个是多个时钟脉冲中的任何一个，所述多个时钟脉冲之间具有相位差，
其中，分别供应到所述第n级中的所述第一反相开关装置和所述第三反相开关装置的所述第一控制信号和所述第二控制信号中的每一个是所述时钟脉冲中的与从所述第n级输出的所述扫描脉冲相对应的一个时钟脉冲。
30.根据权利要求21所述的移位寄存器，其中，所述第三放电电压到第六放电电压全部相同。
CN201110441390.2A 2011-04-21 2011-12-26 移位寄存器 Active CN102750898B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0037135 2011-04-21
KR1020110037135A KR101768485B1 (ko) 2011-04-21 2011-04-21 쉬프트 레지스터

Publications (2)

Publication Number Publication Date
CN102750898A CN102750898A (zh) 2012-10-24
CN102750898B true CN102750898B (zh) 2015-04-08

Family

ID=47021345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110441390.2A Active CN102750898B (zh) 2011-04-21 2011-12-26 移位寄存器

Country Status (3)

Country Link
US (2) US8422621B2 (zh)
KR (1) KR101768485B1 (zh)
CN (1) CN102750898B (zh)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101756667B1 (ko) * 2011-04-21 2017-07-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 표시장치
CN102629444B (zh) * 2011-08-22 2014-06-25 北京京东方光电科技有限公司 栅极集成驱动电路、移位寄存器及显示屏
KR101340197B1 (ko) * 2011-09-23 2013-12-10 하이디스 테크놀로지 주식회사 쉬프트 레지스터 및 이를 이용한 게이트 구동회로
US9136013B2 (en) * 2011-11-25 2015-09-15 Boe Technology Group Co., Ltd. Shift register, gate driver, and display device
KR101960846B1 (ko) * 2011-12-13 2019-07-16 엘지디스플레이 주식회사 게이트 쉬프트 레지스터
CN102708779B (zh) * 2012-01-13 2014-05-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置与显示装置
KR101394939B1 (ko) * 2012-09-07 2014-05-14 엘지디스플레이 주식회사 쉬프트 레지스터
CN102945650B (zh) * 2012-10-30 2015-04-22 合肥京东方光电科技有限公司 一种移位寄存器及阵列基板栅极驱动装置
KR102034045B1 (ko) * 2012-12-12 2019-11-08 엘지디스플레이 주식회사 쉬프트 레지스터
KR102066083B1 (ko) * 2013-01-31 2020-01-15 엘지디스플레이 주식회사 쉬프트 레지스터
TWI514356B (zh) * 2013-02-06 2015-12-21 Au Optronics Corp 顯示面板及其閘極驅動器
CN103198781B (zh) * 2013-03-01 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元、栅极驱动装置及显示装置
KR102084716B1 (ko) * 2013-03-13 2020-03-05 삼성디스플레이 주식회사 표시 패널
CN103236272B (zh) * 2013-03-29 2016-03-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置与显示装置
TWI490847B (zh) * 2013-04-26 2015-07-01 Chunghwa Picture Tubes Ltd 閘極驅動電路
KR102034060B1 (ko) * 2013-06-21 2019-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR102028992B1 (ko) * 2013-06-27 2019-10-07 엘지디스플레이 주식회사 쉬프트 레지스터
US9424950B2 (en) * 2013-07-10 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102085152B1 (ko) 2013-07-24 2020-03-06 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN103489483A (zh) * 2013-09-02 2014-01-01 合肥京东方光电科技有限公司 移位寄存器单元电路、移位寄存器、阵列基板及显示设备
KR102226235B1 (ko) * 2013-10-07 2021-03-11 엘지디스플레이 주식회사 쉬프트 레지스터
CN104575409B (zh) * 2013-10-16 2017-08-18 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
CN104575411B (zh) * 2013-10-22 2017-07-14 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
KR101510583B1 (ko) * 2014-01-16 2015-04-08 경희대학교 산학협력단 가변 펄스폭 쉬프트 레지스터
CN103996367B (zh) * 2014-04-18 2017-01-25 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置
KR102340936B1 (ko) * 2014-04-29 2021-12-20 엘지디스플레이 주식회사 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치
CN103985341B (zh) * 2014-04-30 2016-04-20 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路和显示装置
KR102385624B1 (ko) * 2014-05-02 2022-04-13 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
KR102180072B1 (ko) * 2014-05-02 2020-11-17 엘지디스플레이 주식회사 쉬프트 레지스터
CN105047119B (zh) * 2014-05-02 2018-01-30 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN104050910B (zh) * 2014-06-16 2016-08-31 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示面板
CN104157259B (zh) * 2014-09-10 2016-06-22 深圳市华星光电技术有限公司 基于igzo制程的栅极驱动电路
KR102266207B1 (ko) * 2014-10-22 2021-06-17 엘지디스플레이 주식회사 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
CN104299590B (zh) * 2014-10-30 2016-08-24 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
KR102157547B1 (ko) * 2014-11-07 2020-09-21 엘지디스플레이 주식회사 쉬프트 레지스터
CN104464605B (zh) * 2014-12-30 2017-12-08 上海中航光电子有限公司 一种移位寄存器及其驱动方法、栅极驱动电路及显示屏
CN104575425B (zh) * 2015-01-09 2017-04-12 深圳市华星光电技术有限公司 扫描驱动电路及其与非门逻辑运算电路
CN105895011B (zh) * 2015-01-26 2019-02-15 上海和辉光电有限公司 移位寄存器单元、栅极驱动电路及显示面板
CN104658498B (zh) * 2015-02-06 2017-04-19 昆山龙腾光电有限公司 移位寄存器与栅极驱动电路
KR20160103616A (ko) * 2015-02-24 2016-09-02 삼성디스플레이 주식회사 주사 구동부
US10074329B2 (en) * 2015-02-27 2018-09-11 Lg Display Co., Ltd. Shift register
EP3089144B1 (en) * 2015-04-29 2018-04-11 LG Display Co., Ltd. Shift register using oxide transistor and display device using the same
CN104766586B (zh) * 2015-04-29 2017-08-29 合肥京东方光电科技有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
US20160358566A1 (en) * 2015-06-08 2016-12-08 Boe Technology Group Co., Ltd. Shift register unit and driving method thereof, gate driving circuit and display device
KR102328835B1 (ko) * 2015-07-31 2021-11-19 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
CN105047168B (zh) * 2015-09-01 2018-01-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
US11127336B2 (en) 2015-09-23 2021-09-21 Boe Technology Group Co., Ltd. Gate on array (GOA) unit, gate driver circuit and display device
CN105096811B (zh) * 2015-09-23 2017-12-08 京东方科技集团股份有限公司 Goa单元、栅极驱动电路及显示装置
CN105096902B (zh) * 2015-09-28 2018-09-11 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105139822B (zh) * 2015-09-30 2017-11-10 上海中航光电子有限公司 移位寄存器及其驱动方法，栅极驱动电路
KR102460262B1 (ko) * 2015-10-30 2022-10-27 엘지디스플레이 주식회사 표시장치 및 그 구동방법
CN105185349B (zh) * 2015-11-04 2018-09-11 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
KR102485454B1 (ko) * 2015-11-25 2023-01-05 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102555084B1 (ko) * 2015-12-30 2023-07-13 엘지디스플레이 주식회사 게이트 구동 모듈 및 게이트 인 패널
CN105609136A (zh) * 2016-01-04 2016-05-25 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105427799B (zh) * 2016-01-05 2018-03-06 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、栅极驱动电路及显示装置
KR102471098B1 (ko) * 2016-03-30 2022-11-24 엘지디스플레이 주식회사 GIP(Gate-In-Panel) 구동회로와 이를 이용한 표시장치
CN105869562A (zh) * 2016-05-27 2016-08-17 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN106782338B (zh) * 2017-02-24 2018-11-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106847218A (zh) * 2017-03-07 2017-06-13 合肥京东方光电科技有限公司 具有容错机制的移位寄存器及其驱动方法和栅极驱动电路
CN106683617B (zh) * 2017-03-22 2021-01-01 京东方科技集团股份有限公司 移位寄存器单元、阵列基板和显示装置
KR102348667B1 (ko) * 2017-06-15 2022-01-06 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치
CN107274856A (zh) * 2017-08-22 2017-10-20 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
KR102392118B1 (ko) 2017-09-27 2022-04-27 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치
KR20190079855A (ko) * 2017-12-28 2019-07-08 엘지디스플레이 주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
CN108154835B (zh) * 2018-01-02 2020-12-25 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN108364618B (zh) * 2018-03-14 2021-01-01 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108766336A (zh) * 2018-05-30 2018-11-06 京东方科技集团股份有限公司 移位寄存器、反相器制作方法、栅极驱动电路及显示装置
CN108806583B (zh) 2018-07-05 2020-12-01 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN109119036B (zh) * 2018-07-26 2020-07-28 深圳市华星光电技术有限公司 液晶面板
CN108962175A (zh) * 2018-08-06 2018-12-07 深圳市华星光电技术有限公司 Goa电路
CN108682398B (zh) 2018-08-08 2020-05-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
KR102522425B1 (ko) * 2018-08-21 2023-04-19 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN109192157A (zh) * 2018-09-26 2019-01-11 深圳市华星光电技术有限公司 Goa电路及显示装置
KR102653576B1 (ko) * 2018-10-31 2024-04-03 엘지디스플레이 주식회사 쉬프트 레지스터를 포함하는 표시장치
CN109272960B (zh) * 2018-11-13 2021-08-06 昆山龙腾光电股份有限公司 栅极驱动电路及显示装置
CN109272963B (zh) * 2018-11-14 2020-03-03 成都中电熊猫显示科技有限公司 栅极驱动电路和栅极驱动器
US10923022B2 (en) 2019-02-05 2021-02-16 Apple Inc. Display gate drivers with dynamic and reduced voltage swing
WO2021005772A1 (ja) * 2019-07-11 2021-01-14 シャープＮｅｃディスプレイソリューションズ株式会社 マルチディスプレイ装置、表示装置、マルチディスプレイ装置の制御方法、および表示装置の制御方法
CN112447141B (zh) 2019-08-30 2022-04-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示面板
CN110728940B (zh) * 2019-09-17 2020-12-08 深圳市华星光电半导体显示技术有限公司 反相器、goa电路及显示面板
CN110610676B (zh) * 2019-09-30 2021-10-26 合肥京东方卓印科技有限公司 显示装置、栅极驱动电路、移位寄存电路及其驱动方法
CN110675803B (zh) * 2019-11-14 2023-06-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
JP7512702B2 (ja) * 2020-06-19 2024-07-09 Ｔｏｐｐａｎホールディングス株式会社 シフトレジスタ、及び表示装置
CN111710302B (zh) * 2020-07-14 2021-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN111754951A (zh) * 2020-07-15 2020-10-09 武汉华星光电技术有限公司 一种mog电路及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261881A (zh) * 2007-03-05 2008-09-10 三菱电机株式会社 移位寄存器电路以及具有该电路的图像显示装置
KR101020627B1 (ko) * 2008-12-18 2011-03-09 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR101032945B1 (ko) * 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101110133B1 (ko) * 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
KR101157240B1 (ko) * 2005-04-11 2012-06-15 엘지디스플레이 주식회사 쉬프트 레지스터의 구동방법, 게이트 드라이버 및 이를구비한 표시장치
KR101107703B1 (ko) * 2005-05-26 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR101183431B1 (ko) * 2005-06-23 2012-09-14 엘지디스플레이 주식회사 게이트 드라이버
KR101157981B1 (ko) * 2005-06-30 2012-07-03 엘지디스플레이 주식회사 표시장치
KR101166819B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 쉬프트 레지스터
TWI316219B (en) * 2005-08-11 2009-10-21 Au Optronics Corp A three-level driving shift register
US7310402B2 (en) * 2005-10-18 2007-12-18 Au Optronics Corporation Gate line drivers for active matrix displays
US7529333B2 (en) * 2005-10-27 2009-05-05 Lg Display Co., Ltd. Shift register
US7764087B2 (en) * 2006-02-01 2010-07-27 Wisconsin Alumni Research Foundation Low swing domino logic circuits
JP4912000B2 (ja) * 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
TWI349906B (en) * 2006-09-01 2011-10-01 Au Optronics Corp Shift register, shift register array circuit, and display apparatus
JP4646149B2 (ja) 2008-01-09 2011-03-09 東芝モバイルディスプレイ株式会社 液晶表示装置及びその製造方法
TWI390540B (zh) * 2008-03-27 2013-03-21 Au Optronics Corp 移位暫存器及其控制方法
KR101286539B1 (ko) * 2008-04-15 2013-07-17 엘지디스플레이 주식회사 쉬프트 레지스터
TWI407443B (zh) * 2009-03-05 2013-09-01 Au Optronics Corp 移位暫存器
JP5528084B2 (ja) * 2009-12-11 2014-06-25 三菱電機株式会社 シフトレジスタ回路
KR101308474B1 (ko) * 2010-04-19 2013-09-16 엘지디스플레이 주식회사 쉬프트 레지스터
TWI397259B (zh) 2010-05-10 2013-05-21 Au Optronics Corp 移位暫存器電路
JP5436324B2 (ja) * 2010-05-10 2014-03-05 三菱電機株式会社 シフトレジスタ回路
TWI433459B (zh) * 2010-07-08 2014-04-01 Au Optronics Corp 雙向移位暫存器
US8515001B2 (en) * 2010-12-24 2013-08-20 Lg Display Co., Ltd. Shift register
KR101756667B1 (ko) * 2011-04-21 2017-07-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101261881A (zh) * 2007-03-05 2008-09-10 三菱电机株式会社 移位寄存器电路以及具有该电路的图像显示装置
KR101020627B1 (ko) * 2008-12-18 2011-03-09 하이디스 테크놀로지 주식회사 액정표시장치의 구동회로

Also Published As

Publication number Publication date
KR20120119298A (ko) 2012-10-31
KR101768485B1 (ko) 2017-08-31
CN102750898A (zh) 2012-10-24
US20130243150A1 (en) 2013-09-19
US8422621B2 (en) 2013-04-16
US8867697B2 (en) 2014-10-21
US20120269316A1 (en) 2012-10-25

Similar Documents

Publication Publication Date Title
CN102750898B (zh) 移位寄存器
CN102750987B (zh) 移位寄存器
US9524797B2 (en) Shift register
US6426743B1 (en) Shift register
KR101675855B1 (ko) 쉬프트 레지스터
CN103165189B (zh) 栅极移位寄存器
CN102651207B (zh) 栅极驱动电路
KR102024116B1 (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR101920752B1 (ko) 게이트 구동회로
CN103714859B (zh) 移位寄存器
KR20120011765A (ko) 쉬프트 레지스터
CN104252851A (zh) 移位寄存器
CN109949749A (zh) 移位寄存器、栅极驱动电路、显示装置和栅极驱动方法
KR101568258B1 (ko) 쉬프트 레지스터
KR101849571B1 (ko) 게이트 구동회로
CN105637590A (zh) 移位寄存器及显示装置
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR102034046B1 (ko) 쉬프트 레지스터
KR20130110306A (ko) 쉬프트 레지스터
KR101747738B1 (ko) 쉬프트 레지스터
KR101481661B1 (ko) 쉬프트 레지스터
KR102034045B1 (ko) 쉬프트 레지스터
CN117765850A (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN116486877A (zh) 一种移位寄存器和栅极驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant