CN102738059A - 等离子体处理方法、以及元件隔离方法 - Google Patents

等离子体处理方法、以及元件隔离方法 Download PDF

Info

Publication number
CN102738059A
CN102738059A CN2012100888447A CN201210088844A CN102738059A CN 102738059 A CN102738059 A CN 102738059A CN 2012100888447 A CN2012100888447 A CN 2012100888447A CN 201210088844 A CN201210088844 A CN 201210088844A CN 102738059 A CN102738059 A CN 102738059A
Authority
CN
China
Prior art keywords
plasma
film
gas
processing
scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100888447A
Other languages
English (en)
Inventor
米泽亮太
山崎和良
佐野正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102738059A publication Critical patent/CN102738059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种STI工艺中沿着硅的沟道的内壁面形成对氧的扩散具有阻挡性的数nm左右厚度的薄膜的方法。在等离子体处理装置(100)中，通过从平面天线(31)经由微波透过板(28)放射到处理容器(1)内的微波，在处理容器(1)内形成电磁场，从而分别使Ar气和N2气等离子体化。通过等离子体中的活性种的作用，使晶片(W)的沟道的内壁面极薄地氮化，由此形成致密的内衬SiN膜。

Description

等离子体处理方法、以及元件隔离方法
技术领域
本发明涉及在形成各种半导体装置的元件隔离结构时可利用的等离子体处理方法、以及元件隔离方法。
背景技术
作为对形成于硅基板上的元件进行隔离的技术，已知有浅沟隔离(STI：Shallow Trench Isolation)。STI是通过对硅进行蚀刻来形成沟道，在其中埋入作为元件隔离膜的SiO2膜，之后进行化学机械研磨(CMP：ChemicalMechanical Polishing)处理使其平坦化来实施的。
STI中，在沟道内埋入SiO2膜的工序之前，进行沿着沟道的内壁面形成薄的绝缘膜。该绝缘膜是出于防止后面的工艺中向沟道内埋入SiO2膜时反应气体中的氧向硅内扩散的目的而形成。换言之，沿着沟道的内壁薄薄地形成的绝缘膜，作为对氧扩散的一种阻挡膜起作用。
STI中，作为在沟道的壁面形成薄绝缘膜的技术，例如，在专利文献1中公开了利用沉积法在沟道内壁面形成10～20nm的厚度的氮化硅膜的工序。另外，在专利文献2中公开了利用含有氧气和氮气的处理气体的等离子体，对沟道内进行等离子氧化处理而形成以1质量％以下浓度含有氮的硅氧化膜的工序。应予说明，该专利文献2仅仅是以硅氧化膜的形成为目的的技术，氮气是出于促进硅的氧化速率的目的添加的。
专利文献1：日本特开2008-41901
专利文献2：国际公开WO2007/136049
发明内容
伴随着半导体装置微细化的发展，设备的元件形成区域变小的同时STI中的沟道的开口宽度也在逐渐变窄。在如专利文献1中所述的沉积法中，沿着沟道内壁使氮化硅膜成膜为数nm左右的薄膜是困难的。另外，由于利用沉积法生成的氮化硅膜致密性低，所以如果对应微细化而进行薄膜化，则还存在作为阻挡膜的功能受损的问题。
因此，本发明的目的在于提供一种STI工艺中沿着硅的沟道的内壁面，形成对氧的扩散具有阻挡性的数nm左右厚度的薄膜的方法。
本发明的等离子体处理方法，其特征在于，是在利用向形成于硅上的沟道内埋入绝缘膜并将上述绝缘膜平坦化而形成元件隔离膜的STI法的元件隔离中，向上述沟道内埋入绝缘膜之前，具有利用等离子体将上述沟道的内壁面氮化处理的等离子体氮化处理工序。而且，上述等离子体氮化处理工序是利用含有含氮气体的处理气体的等离子体，在处理压力为1.3Pa～187Pa的范围内且含氮气体相对于全部处理气体的体积流量比为1％～80％的范围内的条件下进行的，并在上述沟道的内壁面形成厚度为1～10nm的范围内的氮化硅膜。
本发明的等离子体处理方法优选在上述等离子体氮化处理工序中的处理压力为1.3Pa～40Pa的范围内。
另外，本发明的等离子体处理方法优选在上述等离子体氮化处理工序之后进一步具有利用含有含氧气体的处理气体的等离子体氧化上述氮化硅膜而重整为氮氧化硅膜的等离子体氧化处理工序。此时，优选上述等离子体氧化处理工序中的处理压力为1.3Pa～1000Pa的范围内且含氧气体相对于全部处理气体的体积流量比为1％～80％的范围内。
另外，在本发明的等离子体处理方法中，优选上述等离子体氮化处理工序和上述等离子体氧化处理工序通过利用具有多个孔的平面天线向处理容器内导入微波而生成等离子体的等离子体处理装置来进行。
本发明的元件隔离方法，其特征在于，具备以下工序：在硅上形成沟道的工序、在上述沟道内埋入绝缘膜的工序、以及将上述绝缘膜平坦化而形成元件隔离膜的工序。而且，在上述沟道内埋入绝缘膜的工序之前，具有下述等离子体氮化处理工序：利用含有含氮气体的处理气体的等离子体，在处理压力为1.3Pa～187Pa的范围内且含氮气体相对于全部处理气体的体积流量比为1％～80％的范围内的条件下，将上述沟道的内壁面氮化处理，形成厚度为1～10nm的范围内的氮化硅膜。
本发明的元件隔离方法优选在上述等离子体氮化处理工序之后，进一步具有利用含有含氧气体的处理气体的等离子体氧化上述氮化硅膜而重整为氮氧化硅膜的等离子体氧化处理工序。
根据本发明的等离子体处理方法，能通过短时间的等离子体处理，就几乎不使形成于硅上的沟道的宽度和深度发生变化地形成在高温下的热氧化处理时对氧的扩散具有阻挡作用的厚度为1～10nm的范围内的内衬膜。因此，在各种半导体装置的制造工艺中，利用STI进行元件隔离时使用本发明的等离子体处理方法，从而可对应微细化且能提高半导体装置的可靠性。
附图说明
图1是表示可在本发明的第1实施方式中使用的等离子体处理装置的一个例子的简要截面图。
图2是表示平面天线的结构的图。
图3是表示控制部的构成例的说明图。
图4是表示本发明的第1实施方式的等离子体处理方法的工序图，(a)表示等离子体氮化处理前的被处理体的结构，(b)表示等离子体氮化处理后的被处理体的结构。
图5是表示可在本发明的第2实施方式中使用的等离子体处理装置的一个例子的简要截面图。
图6是本发明的第2实施方式的等离子体处理方法的工序图，(a)表示等离子体氮化处理前的被处理体的结构，(b)表示等离子体氮化处理后的被处理体的结构，(c)表示等离子体氧化处理后的被处理体的结构。
图7是表示可在本发明的第2实施方式中使用的基板处理***的简要结构的俯视图。
图8是表示实验1中的高温热氧化处理的处理温度和增膜量的关系的图。
图9是表示实验2中的等离子体氮化处理的处理时间和SiN膜的膜厚的关系的图。
图10是表示实验2中的分别在不同的等离子体氮化处理时间下的高温热氧化处理的处理温度和增膜量的关系的图。
图11是表示实验3中的等离子体氮化处理的处理压力和增膜量的关系的图。
图12是表示实验4中的基于XPS分析的SiN膜和SiON膜中氮浓度和氧浓度的图。
图13是对利用STI工艺形成元件隔离结构的顺序进行说明的晶片表面附近的截面图。
图14是使硅表面露出的状态的晶片表面附近的截面图。
图15是形成沟道后的晶片表面附近的截面图。
图16是形成内衬SiN膜(内衬SiON膜)后的晶片表面附近的截面图。
图17是形成了埋入绝缘膜的状态的晶片表面附近的截面图。
图18是形成了元件隔离结构的晶片表面附近的截面图。
符号说明
1...处理容器2...载置台3...支撑部件5...加热器12...排气管15...气体导入部16...运入出口18...气体供给装置19a...非活性气体供给源19b...含氮气体供给源19c...含氧气体供给源24...真空泵28...微波透过板29...密封部件31...平面天线32...微波放射孔37...导波管37a...同轴导波管37b...矩形导波管39...微波生成装置50...控制部51...工艺控制器52...用户界面53...存储部100、101...等离子体处理装置200...基板处理***201...硅203...氧化硅膜(SiO2膜)205...氮化硅膜(SiN膜)207...沟道207a...内壁面209...内衬SiN膜211...内衬SiON膜W...半导体晶片(基板)
具体实施方式
[第1实施方式]
以下，参照附图对本发明的实施方式进行详细说明。本实施方式的等离子体处理方法优选适用于以下情况：利用向形成于硅上的沟道内埋入绝缘膜并将所述绝缘膜平坦化而形成元件隔离膜的STI法的元件隔离中，在向上述沟道内埋入绝缘膜之前，利用等离子体对上述沟道的内壁面的硅进行氮化处理。本实施方式的等离子体处理方法可以包含下述等离子体氮化处理工序：STI工艺中，在沟道内埋入绝缘膜的工序之前，利用含有含氮气体的处理气体的等离子体，对沟道的内壁面进行氮化来形成厚度为1～10nm的范围内的氮化硅膜。这里，硅可以是硅层(单晶硅或多晶硅)，也可以是硅基板。
<等离子体处理装置>
图1是模式性表示在第1实施方式的等离子体处理方法中使用的等离子体处理装置100的简要结构的截面图。图2是表示图1的等离子体处理装置100的平面天线的俯视图。图3是表示控制图1的等离子体处理装置100的控制部的构成例的图。
等离子体处理装置100作为通过具有多个隙缝状的孔的平面天线，尤其是通过RLSA(Radial Line Slot Antenna：径向线隙缝天线)向处理容器内导入微波，从而能生成高密度且低电子温度的微波激发等离子体的RLSA微波等离子体处理装置构成。在等离子体处理装置100中，能够进行利用具有1×1010～5×1012/cm3的等离子体密度且0.7～2eV的低电子温度的等离子体的处理。因此，等离子体处理装置100在各种半导体装置的制造过程中出于进行等离子体氮化处理的目的而可优选利用。
等离子体处理装置100作为主要的构成具备以下装置：气密地构成的处理容器1、向处理容器1内供给气体的气体供给装置18、用于对处理容器1内进行减压排气的具备真空泵24的排气装置、设置在处理容器1的上部且向处理容器1内导入微波的微波导入机构27、对这些等离子体处理装置100的各构成部进行控制的控制部50。应予说明，气体供给装置18也可以不作为等离子体处理装置100的构成部分，而是将等离子体处理装置100与外部的气体供给装置连接而进行气体的供给。
处理容器1由接地的大致圆筒状的容器形成。应予说明，处理容器1也可以由有角筒形状的容器形成。处理容器1具有由铝等金属或其合金构成的底壁1a和侧壁1b。
在处理容器1的内部设置有用于水平地支撑作为被处理体的半导体晶片(以下，简记为“晶片”)W的载置台2。载置台2由热传导性高的材质例如AlN等的陶瓷构成。该载置台2被从排气室11的底部中央向上方延伸的圆筒状的支撑部件3支撑。支撑部件3例如由AlN等的陶瓷构成。
另外，在载置台2设置有用于覆盖其外缘部并引导晶片W的盖环4。该盖环4是例如由石英、AlN、Al2O3、SiN等材质构成的环状部件。优选盖环4以覆盖载置台2的表面和侧面的方式而设置。由此，能够防止对硅上的金属污染等。
另外，在载置台2中埋入有作为温度调节机构的电阻加热型的加热器5。该加热器5通过从加热器电源5a供电而加热载置台2，由其热均匀地加热作为被处理基板的晶片W。
另外，在载置台2配置有热电偶(TC)6。利用该热电偶6进行载置台2的温度测量，由此可将晶片W的加热温度控制在例如室温～900℃的范围。
另外，在载置台2设置有用于支撑晶片W并将其升降的晶片支撑销(未图示)。各晶片支撑销相对于载置台2的表面可突没地被设置。
在处理容器1的内周设置有由石英构成的圆筒状的内衬7。另外，为了使处理容器1内均匀地排气，在载置台2的外圆周侧环状地设置有具有多个排气孔8a的石英制的挡板8。该挡板8被多个支柱9支撑。
在处理容器1的底壁1a的大致中央部形成有圆形的开口部10。在底壁1a设置有与该开口部10连通并向下方突出的排气室11。该排气室11与排气管12连接，介由该排气管12与真空泵24连接。
在处理容器1的上部配置有中央部被开口且具有开闭功能的盖部件(Lid)13。开口的内周向内侧(处理容器内空间)突出，形成环状的支撑部13a。
处理容器1的侧壁1b设置有呈环状的气体导入部15。该气体导入部15与供给含氮气体、等离子体激发用气体的气体供给装置18连接。应予说明，气体导入部15可设置成喷嘴状或花洒状。
另外，在处理容器1的侧壁1b设置有等离子体处理装置100、用于在与其邻接的真空侧运送室(未图示)之间进行晶片W的运入运出的运入运出口16、以及开闭该运入运出口16的闸阀G1。
气体供给装置18具有气体供给源(例如，非活性气体供给源19a、含氮气体供给源19b)、配管(例如，气体管路20a、20b)、流量控制装置(例如，质量流量控制器21a、21b)、阀(例如，开闭阀22a、22b)。应予说明，气体供给装置18，作为上述以外的未图示的气体供给源可以具有例如在置换处理容器1内气氛时使用的吹扫气体供给源等。
作为在等离子体氮化处理中使用的等离子体生成用气体的非活性气体，例如可使用稀有气体等。作为稀有气体，例如可使用Ar气、Kr气、Xe气、He气等。在这些气体中，从经济性优异的角度出发，特别优选使用Ar气。作为含氮气体，例如可举出N2、NO、NO2、NH3等。
非活性气体和含氮气体分别从气体供给装置18的非活性气体供给源19a和含氮气体供给源19b经由气体管路20a、20b到达气体导入部15，从气体导入部15导入到处理容器1内。在与各气体供给源连接的各自的气体管路20a、20b上设置有质量流量控制器21a、21b和其前后的1组的开闭阀22a、22b。通过这样的气体供给装置18的构成，可进行被供给气体的切换、流量等控制。
排气装置具备真空泵24。真空泵24例如由涡轮分子泵等高速真空泵等构成。真空泵24介由排气管12与处理容器1的排气室11连接。处理容器1内的气体均匀地流向排气室11的空间11a内，再通过使真空泵24工作从空间11a介由排气管12向外部排气。由此，可将处理容器1内高速地减压至规定的真空度，例如0.133Pa。
接着，对微波导入机构27的构成进行说明。微波导入机构27作为主要构成具备微波透过板28、平面天线31、滞波件33、盖部件34、导波管37、匹配电路38以及微波生成装置39。
使微波透过的微波透过板28被配置在盖部件13中的向内周侧伸出的支撑部13a上。微波透过板28由介电体，例如石英、Al2O3、AlN等的陶瓷构成。该微波透过板28与支撑部13a之间将介由密封部件29气密地密封。因此，处理容器1内将保持气密。
平面天线31在微波透过板28的上方以与载置台2对置的方式设置。平面天线31呈圆板状。应予说明，平面天线31的形状不限于圆板状，例如也可以为方形板状。该平面天线31卡止在盖部件13的上端。
平面天线31例如由表面镀覆有金或银的铜板或铝板构成。平面天线31具有放射微波的多个隙缝状的微波放射孔32。微波放射孔32以规定的图案贯穿平面天线31而形成。
例如图2所示，各个微波放射孔32形成为细长的长方形状(隙缝状)。而且，典型的是与邻接的微波放射孔32配置成“T”字状。另外，这样组合配置成规定的形状(例如，T字状)的多个微波放射孔32进一步作为整体被配置成同心圆形。
微波放射孔32的长度和排列间隔，将根据导波管37内微波的波长(λg)决定。例如，微波放射孔32的间隔以成为λg/4～λg的方式进行配置。应予说明，在图2中，用Δr表示形成同心圆状的邻接的微波放射孔32彼此的间隔。应予说明，微波放射孔32的形状也可以是圆形状、圆弧状等其他形状。并且，微波放射孔32的配置方式没有特别限定，除配置成同心圆状以外，例如也可以配置成螺旋状、放射状等。
在平面天线31的上表面设置有介电常数大于真空的滞波件33。由于在真空中微波的波长变长，所以该滞波件33具有缩短微波的波长而调整等离子体的功能。作为滞波件33的材质，例如可使用石英、聚四氟乙烯树脂、聚酰亚胺树脂等。
应予说明，平面天线31和微波透过板28之间、或滞波件33与平面天线31之间各自可以接触也可以分开，但优选为接触。
在处理容器1的上部以覆盖该平面天线31和滞波件33的方式设置有盖部件34。盖部件34例如由铝或不锈钢等金属材料形成。由该盖部件34和平面天线31形成扁平导波路。盖部件13的上端和盖部件34被密封部件35密封。另外，盖部件34的内部形成有冷却水流路34a。通过使冷却水在该冷却水流路34a内流通，可将盖部件34、滞波件33、平面天线31以及微波透过板28冷却。应予说明，盖部件34接地。
在盖部件34的上壁(天井部)的中央形成有开口部36，导波管37与该开口部36连接。在导波管37的另一端侧介由匹配电路38连接有生成微波的微波生成装置39。
导波管37具有从上述盖部件34的开口部36向上方延伸的截面为圆形状的同轴导波管37a、和介由模式变换器40与该同轴导波管37a的上端部连接的沿水平方向延伸的矩形导波管37b。模式变换器40具有将在矩形导波管37b内以TE模式传播的微波变换为TEM模式的功能。
在同轴导波管37a的中心延伸设有内导体41。该内导体41在其下端部与平面天线31的中心连接固定。通过这样的构造，微波介由同轴导波管37a的内导体41向由盖部件34和平面天线31形成的扁平导波路放射状地且高效均匀地传播，并通过平面天线31的微波放射孔(隙缝)32导入到处理容器内生成等离子体。
通过如上构成的微波导入机构27，由微波生成装置39生成的微波介由导波管37向平面天线31传播，进而经由微波透过板28导入到处理容器1内。应予说明，作为微波的频率，例如可优选使用2.45GHz，除此之外，也可使用8.35GHz、1.98GHz等。
等离子体处理装置100的各构成部构成为与控制部50连接并被其控制。控制部50具有计算机，例如图3所示，具备：具有CPU的工艺控制器51、与该工艺控制器51连接的用户界面52以及存储部53。工艺控制器51是在等离子体氮化处理装置100中，将例如与温度、压力、气体流量、微波输出功率等工艺条件有关的各构成部(例如，加热器电源5a、气体供给装置18、真空泵24、微波生成装置39等)统一进行控制的控制单元。
用户界面52具有工序管理者为了管理等离子体氮化处理装置100而进行指令的输入操作等的键盘或触摸面板、使等离子体氮化处理装置100的运转状况可视化表示的显示器等。另外，存储部53中保存有用于通过工艺控制器51的控制实现等离子体氮化处理装置100中执行的各种处理的控制程序(软件)、记录有处理条件数据等的配方。
而且，根据需要，按照来自用户界面52的指示等从存储部53调出任意的方法在工艺控制器51中执行，由此，在工艺控制器51的控制下，在等离子体氮化处理装置100的处理容器1内进行所希望的处理。另外，上述控制程序、处理条件数据等的配方，能利用储存于计算机可读取的存储介质，例如CD-ROM、硬盘、软盘、闪存、DVD、蓝光盘等存储介质的状态的物，或者，也可从其他装置例如介由专用线路即时传送而在线利用。
在这样构成的等离子体处理装置100中，能够在600℃以下的低温下对衬底层等进行无损伤的等离子体处理。另外，对于等离子体处理装置100而言，由于等离子体的均匀性优异，所以即使对于例如300mm直径以上的大型晶片W，也能够实现在晶片W的面内处理的均匀性。
<等离子体处理方法>
接着，边参照图4边对在等离子体处理装置100中进行的等离子体处理方法进行说明。图4是用于说明本实施方式的等离子体处理方法的工序的晶片W表面附近的截面图。
本实施方式的等离子体处理方法中，首先准备属于处理对象的晶片W。如图4(a)所示，在晶片W的表面，依次层叠形成有硅(硅层或硅基板)201、氧化硅(SiO2)膜203、氮化硅(SiN)膜205。另外，在晶片W的硅201形成有沟道207。该沟道207是以SiN膜205为掩膜通过蚀刻而形成的，将成为埋入元件隔离膜的部分。
接着，使用等离子体处理装置100对晶片W的沟道207的内壁面进行等离子体氮化处理。通过等离子体氮化处理，使沟道207的内壁面207a被薄薄地氮化，如图4(b)所示，形成内衬SiN膜209。这里，为了实现与半导体装置微细化的对应，内衬SiN膜209的厚度例如优选为1nm～10nm的范围内。
<等离子体氮化处理的顺序>
等离子体氮化处理的顺序如下所述。首先，将处理对象的晶片W运入到等离子体处理装置100并配置在载置台2上。接着，对等离子体处理装置100的处理容器1内进行减压排气，同时从气体供给装置18的非活性气体供给源19a、含氮气体供给源19b，例如分别将Ar气、N2气以规定的流量经由气体导入部15导入到处理容器1内。如此地，将处理容器1内调节至规定的压力。
接着，将由微波生成装置39生成的规定频率例如为2.45GHz的微波经由匹配电路38导入到导波管37。被导入到导波管37中的微波依次通过矩形导波管37b和同轴导波管37a，经由内导体41供给到平面天线31。换言之，微波在矩形导波管37b内以TE模式传播，该TE模式的微波通过模式变换器40变换为TEM模式，经由同轴导波管37a在由盖部件34和平面天线31构成的扁平导波路中传播。接着，微波从贯穿形成于平面天线31的隙缝状的微波放射孔32经由微波透过板28放射到处理容器1内中的晶片W的上方空间。此时的微波输出功率例如在处理200mm直径以上的晶片W时，根据目的可从1000W～5000W的范围内进行选择。
由于从平面天线31经由透过板28放射至处理容器1内的微波，在处理容器1内形成电磁场，Ar气和N2气分别等离子体化。此时，微波从平面天线31的多个微波放射孔32被放射，由此生成大致1×1010～5×1012/cm3的高密度且在晶片W附近具有约1.2eV以下的低电子温度的等离子体。这样生成的等离子体，对衬底膜的因离子等引起的等离子体损伤少。接着，通过等离子体中的氮自由基、氮离子等活性种的作用对晶片W表面的硅201进行等离子体氮化处理。即，晶片W的沟道207的内壁面207a被氮化，形成被极薄地控制的致密的内衬SiN膜209。
如上所述形成内衬SiN膜209之后，从等离子体处理装置100运出晶片W，由此对1枚晶片W的处理结束。
<等离子体氮化处理条件>
作为上述等离子体氮化处理的处理气体，优选使用含有稀有气体和含氮气体的气体。作为稀有气体优选使用Ar气，作为含氮气体优选使用N2气。此时，从提高内衬SiN膜209中的氮浓度并形成阻氧性优异的致密的膜的观点出发，N2气相对于全部处理气体的体积流量比(N2气流量/全部处理气体流量的百分率)优选为1％～80％的范围内，更优选为10％～30％的范围内。作为处理气体流量，例如Ar气的流量优选为100mL/min(sccm)～2000mL/min(sccm)，更优选为1000mL/min(sccm)～2000mL/min(sccm)的范围内。N2气的流量优选为50mL/min(sccm)～500mL/min(sccm)的范围内，更优选为200mL/min(sccm)～500mL/min(sccm)的范围内。优选从以上的流量范围以成为上述流量比的方式设定。
另外，从提高内衬SiN膜209中的氮浓度并形成阻氧性优异的致密的膜的观点出发，处理压力优选为例如187Pa以下，更优选为1.3Pa～187Pa的范围内，最优选为1.3Pa～40Pa。当等离子体氮化处理中的处理压力超过187Pa时，由于作为等离子体中的氮化活性种的离子成分少，氮化率降低且氮剂量也降低。
另外，从在等离子体中使活性种高效地生成的观点出发，微波的功率密度优选为0.7W/cm2～4.7W/cm2的范围内，更优选为1.4W/cm2～3.5W/cm2的范围内。应予说明，微波的功率密度是指供给到每1cm2微波透过板28的面积的微波功率(以下相同)。例如处理200mm直径以上的晶片W时，优选以成为上述功率密度的方式从1000W～5000W的范围内设定微波功率。
另外，对于晶片W的加热温度而言，作为载置台2的温度，例如，优选为200℃～600℃的范围内，更优选为400℃～600℃的范围内。
另外，只要能以所希望的膜厚形成内衬SiN膜209，则对等离子体氮化处理的处理时间没有特别限制。例如，从仅将沟道207的内壁面207a的硅表层均匀地高浓度地氮化而形成1～10nm、优选2～5nm厚度的内衬SiN膜209的观点出发，例如优选为1秒～360秒的范围内，更优选为90秒～240秒的范围内，最优选为160秒～240秒的范围内。
以上条件在控制部50的存储部53作为配方被保存。进而，工艺控制器51读出该配方并向等离子体处理装置100的各构成部，例如气体供给装置18、真空泵24、微波生成装置39、加热器电源5a等送出控制信号，由此在所希望的条件下进行等离子体氮化处理。
根据本实施方式的等离子体处理方法，通过短时间的等离子体氮化处理，能够形成在利用高温下的热氧化处理，例如利用高温的CVD法将SiO2膜在沟道内进行埋入等时对反应气体中的氧的扩散起到阻挡作用的厚度为1～10nm的范围内的内衬SiN膜209。这样形成的内衬SiN膜209的厚度由于是几乎不使沟道的宽度和深度发生变化的程度的薄膜，所以不会带来例如元件的通道长度受到制约等影响。因此，在各种半导体装置的制造工艺中，利用STI进行元件隔离时，通过使用本实施方式的等离子体处理方法，能够容易地对应微细化，同时能够提高半导体装置的可靠性。
[第2实施方式]
本实施方式的等离子体处理方法，优选适用于以下情况：利用向形成于硅上的沟道内埋入绝缘膜并将所述绝缘膜平坦化而形成元件隔离膜的STI法的元件隔离中，在向上述沟道内埋入绝缘膜之前，利用等离子体对上述沟道的内壁面的硅进行氮化处理。本实施方式的等离子体处理方法可包含：向沟道内埋入绝缘膜的工序之前，利用含有含氮气体的处理气体的等离子体对沟道的内壁面进行氮化，形成厚度1～10nm的范围内的氮化硅膜的等离子体氮化处理工序；和利用含有含氧气体的处理气体的等离子体，氧化氮化硅膜而重整为氮氧化硅膜的等离子体氧化处理工序。本实施方式的等离子体处理方法在等离子体氮化处理工序之后进一步实施等离子体氧化处理工序，在这点与第1实施方式不同。
<等离子体处理装置>
在第2实施方式的等离子体处理方法中，除图1所示的等离子体处理装置100以外，还使用图5所示的等离子体处理装置101。图5是模式地表示等离子体处理装置101的简要结构的截面图。图5所示的等离子体处理装置101在气体供给装置18中具备含氧气体供给源19c来代替含氮气体供给源19b，在这点上与图1的等离子体处理装置100不同。因此，在以下的说明中，以与图1的不同点为中心进行说明，对与图1相同的构成附上相同符号省略说明。
在图5所示的等离子体处理装置101中，气体供给装置18，作为气体供给源例如具有非活性气体供给源19a和含氧气体供给源19c。另外，气体供给装置18具有：配管(例如，气体管路20a、20c)、流量控制装置(例如，质量流量控制器21a、21c)、阀(例如，开闭阀22a、22c)。应予说明，气体供给装置18，作为上述以外未图示的气体供给源可以具有例如在置换处理容器1内气氛时使用的吹扫气体供给源等。
作为非活性气体例如可使用稀有气体等。作为稀有气体，例如可使用Ar气、Kr气、Xe气、He气等。这些气体中，从经济性优异的角度出发优选使用Ar气。另外，作为在等离子体氧化处理中使用的含氧气体，例如可举出氧气(O2)、水蒸气(H2O)、一氧化氮(NO)、一氧化二氮(N2O)等。
非活性气体和含氧气体分别从气体供给装置18的非活性气体供给源19a和含氧气体供给源19c经由气体管路20a、20c到达气体导入部15，从气体导入部15导入到处理容器1内。在与各气体供给源连接的各个气体管路20a、20c上设置有质量流量控制器21a、21c和其前后的1组的开闭阀22a、22c。通过这样的气体供给装置18的构成，可进行被供给气体的切换、流量等控制。
接着，边参照图6边对本实施方式的等离子体处理方法进行说明。图6是用于说明本实施方式的等离子体处理方法的工序的晶片W表面附近的截面图。
<等离子体氮化处理工序>
本实施方式的等离子体处理方法中，首先，与第1实施方式同样地对属于处理对象的晶片W进行等离子体氮化处理。如图6(a)所示，作为被处理体的晶片W具有与第1实施方式同样地形成有沟道207的硅201。对硅201的沟道207内的内壁面207a进行等离子体氮化处理而形成内衬SiN膜209(图6(b))。在本实施方式中，因为等离子体氮化处理工序能够与第1实施方式完全相同地实施，所以省略说明。
<等离子体氧化处理工序>
接着，使用等离子体处理装置101对具有内衬SiN膜209的晶片W进行等离子体氧化处理。由此，如图6(c)所示，氧化内衬SiN膜209而形成内衬SiON膜211。
<等离子体氧化处理的顺序>
等离子体氧化处理的顺序如下所述。首先，对等离子体处理装置101的处理容器1内进行减压排气，同时从气体供给装置18的非活性气体供给源19a、含氧气体供给源19c，例如分别将Ar气、O2气以规定的流量经由气体导入部15导入到处理容器1内。如此地，将处理容器1内调节至规定的压力。
接着，将由微波生成装置39生成的规定频率例如为2.45GHz的微波经由匹配电路38导入导波管37。被导入到导波管37的微波依次通过矩形导波管37b和同轴导波管37a，经由内导体41供给到平面天线31。换言之，微波在矩形导波管37b内以TE模式传播，该TE模式的微波通过模式变换器40变换为TEM模式，经由同轴导波管37a在由盖部件34和平面天线31构成的扁平导波路中传播。接着，微波从贯穿形成于平面天线31的隙缝状的微波放射孔32经由微波透过板28放射到处理容器1内的晶片W的上方空间。此时的微波输出功率，例如在处理200mm直径以上的晶片W时，根据目的可从1000W～5000W的范围内进行选择。
由于从平面天线31经由微波透过板28放射到处理容器1的微波，在处理容器1内形成电磁场，Ar气和O2气分别等离子体化。此时，微波从平面天线31的多个微波放射孔32被放射，由此生成1×1010～5×1012/cm3的高密度且在晶片W附近具有约1.2eV以下的低电子温度的等离子体。这样生成的等离子体，对衬底膜的因离子等引起的等离子体损伤少。接着，通过等离子体中的活性种O2 +离子和O(1D2)自由基的作用对晶片W进行等离子体氧化处理。即，极薄均匀氧化形成于晶片W的沟道内的内衬SiN膜209的表面，由此代替膜中的不稳定状态的Si-N键或游离的N而形成Si-O键，形成内衬SiON膜211。另外，此时，优选在不使氧扩散至硅和内衬SiN膜209的界面的程度的等离子体氧化条件下进行处理。但是，即使氧扩散到Si/SiN界面，但只要是不使膜厚增膜的程度，则沟道宽度和其深度几乎不发生变化，所以推测几乎没有元件的通道长度受制约等的影响。
如上所述地氧化内衬SiN膜209而重整为内衬SiON膜211后，从等离子体处理装置101运出晶片W，由此对1枚晶片W的处理结束。
<等离子体氧化处理条件>
作为等离子体氧化处理的处理气体，优选使用含有稀有气体和含氧气体的气体。作为稀有气体优选使用Ar气，作为含氧气体优选使用O2气。此时，从提高氧化速率的观点出发，O2气相对于全部处理气体的体积流量比(O2气体流量/全部处理气体流量的百分率)优选为1％～80％的范围内，更优选为1％～70％的范围内，最优选为1％～15％的范围内。作为处理气体流量，例如Ar气的流量优选为100mL/min(sccm)～2000mL/min(sccm)，更优选为1000mL/min(sccm)～2000mL/min(sccm)的范围内。O2气的流量优选为5mL/min(sccm)～250mL/min(sccm)的范围内，更优选为20mL/min(sccm)～250mL/min(sccm)的范围内。优选从以上的流量范围以成为上述流量比的方式进行设定。
另外，从提高氧化速率的观点出发，处理压力例如优选为1.3Pa～1000Pa的范围内，更优选为133Pa～1000Pa的范围内，最优选为400Pa～667Pa的范围内。当等离子体氧化处理中的处理压力低于133Pa时，氧离子成分变多，氧离子在内衬SiN膜209中扩散并到达Si/SiN界面，从而氧化Si，因此实质性增膜，沟道宽度及其深度发生变化，例如有时产生元件的通道长度受到制约等的影响。另外，当处理压力超过1000Pa时，由于氧自由基成分增多，有时内衬SiN膜209不能充分完全氧化或不能均匀地氧化，所以在沟道207内以高温埋入SiO2膜时，对反应气体中的氧的阻挡性降低。
另外，从在等离子体中使氧化活性种的O2+离子或O(1D2)自由基高效地生成的观点出发，微波的功率密度优选为0.7W/cm2～4.7W/cm2的范围内，更优选为1.4W/cm2～3.5W/cm2的范围内。应予说明，微波的功率密度是指供给到每1cm2微波透过板28的面积的微波功率(以下相同)。例如处理200mm直径以上的晶片W时，优选从1000W～5000W的范围内以成为上述功率密度的方式设定微波功率。
另外，对于晶片W的加热温度而言，作为载置台2的温度，例如优选为200℃～600℃的范围内、更优选为400℃～600℃的范围内的低温下进行处理。
另外，对等离子体氧化处理的处理时间没有特别限制，但从氧不扩散至Si/SiN界面的程度或不使氮膜全部变为氧化膜的观点出发，例如优选为1秒～360秒的范围内，更优选为1秒～60秒的范围内。
以上的条件在控制部50的存储部53中作为配方保存。进而，工艺控制器51读出该配方并向等离子体处理装置101的各构成部，例如气体供给装置18、真空泵24、微波生成装置39、加热器电源5a等送出控制信号，由此在所希望的条件下进行等离子体氧化处理。
<基板处理***>
对可在第2实施方式的等离子体处理方法中优选利用的基板处理***进行说明。图7是表示以在真空条件下对晶片W连续地进行等离子体氮化处理和等离子体氧化处理的方式构成的基板处理***200的简要结构图。该基板处理***200作为多室结构的组合装置(Cluster Tool)而构成。基板处理***200作为主要构成，具备：对晶片W进行各种处理的4个工艺模块100a、100b、101a、101b，和介由闸阀G1与这些工艺模块100a、100b、101a、101b连接的真空侧运送室103，介由闸阀G2与该真空侧运送室103连接的2个真空锁(load-lock)室105a、105b，和介由闸阀G3与这2个真空锁室105a、105b连接的装载单元107。
4个工艺模块100a、100b、101a、101b可对晶片W进行相同内容的处理，或也可进行各自不同内容的处理。在本实施方式中，在工艺模块100a、100b中，通过等离子体处理装置100(图1)对晶片W上的硅的沟道的内壁面进行等离子体氮化处理而形成内衬SiN膜209。在工艺模块101a、101b中，通过等离子体处理装置101(图5)对利用等离子体氮化处理形成的内衬SiN膜209进一步进行等离子体氧化处理。
在可抽真空地构成的真空侧运送室103设置有作为对工艺模块100a、100b、101a、101b或真空锁室105a、105b进行晶片W的交接的第1基板运送装置的运送装置109。该运送装置109具有以相互对置的方式配置的一对运送臂部111a、111b。各运送臂部111a、111b以相同旋转轴为中心，可伸缩和旋转地构成。另外，在各运送臂部111a、111b的前端设置有用于分别载置保持晶片W的夹板113a、113b。运送装置109以在这些夹板113a、113b上载置晶片W的状态在工艺模块100a、100b、101a、101b间，或在工艺模块100a、100b、101a、101b和真空锁室105a、105b间进行晶片W的运送。
在真空锁室105a、105b内设置有分别载置晶片W的载置台106a、106b。真空锁室105a、105b以可切换为真空状态和大气开放状态的方式构成。介由该真空锁室105a、105b的载置台106a、106b在真空侧运送室103和大气侧运送室119(后述)之间进行晶片W的交接。
装载单元107具有以下装置：作为进行晶片W的运送的第2基板运送装置设置有运送装置117的大气侧运送室119、与该大气侧运送室119邻接配置的3个装载端口LP、以及与大气侧运送室119的另一个侧面邻接配置的作为进行晶片W的位置测定的位置测定装置的***121。
大气侧运送室119具备例如使氮气或清洁空气向下流动的循环设备(省略图示)，维持清洁的环境。大气侧运送室119呈俯视图为矩形的形状，沿其长度方向设置有导轨123。运送装置117在该导轨123上可滑动移动地被支撑。换言之，运送装置117通过未图示的驱动机构沿着导轨123向X方向可移动地构成。该运送装置117具有配置在上下2段的一对运送臂部125a、125b。各运送臂部125a、125b可伸缩和旋转地构成。在各运送臂部125a、125b的前端设置有作为分别载置保持晶片W的保持部件的夹板127a、127b。运送装置117以将晶片W载置于这些夹板127a、127b上的状态在装载端口LP的晶片盒CR、真空锁室105a、105b以及***121之间进行晶片W的运送。
装载端口LP可载置晶片盒CR。晶片盒CR以能够将多枚晶片W以相同间隔多段载置并收容的方式构成。
***121具备通过未图示的驱动电机而旋转的旋转板133、和设置在该旋转板133的外圆周位置的用于检测晶片W的周边部的光学传感器135。
<晶片处理的顺序>
在基板处理***200中，按以下的顺序对晶片W进行等离子体氮化处理和等离子体氧化处理。首先，使用大气侧运送室119的运送装置117的夹板127a、127b中的任一个，从装载端口LP的晶片盒CR取出1枚晶片W，利用***121使其定位后，运入到真空锁室105a(或105b)。在晶片W载置于载置台106a(或者106b)的状态的真空锁室105a(或105b)中，关闭闸阀G3，内部被减压排气为真空状态。其后，打开闸阀G2，通过真空侧运送室103内的运送装置109的夹板113a、113b从真空锁室105a(或105b)运出晶片W。
被运送装置109从真空锁室105a(或105b)运出的晶片W，首先，被运入到工艺模块100a、100b中的任一个，关闭闸阀G1后对晶片W进行等离子体氮化处理。
接着，打开上述闸阀G1，将形成有内衬SiN膜209的晶片W保持真空状态地通过运送装置109从工艺模块100a(或100b)运入到工艺模块101a、101b中的任一方。接着，关闭闸阀G1后对晶片W进行等离子体氧化处理，内衬SiN膜209被重整为内衬SiON膜211。
接着，打开上述闸阀G1，将形成有内衬SiON膜211的晶片W保持真空状态地通过运送装置109从工艺模块101a(或者101b)运出，运入到真空锁室105a(或105b)。接着，按照与上述相反的顺序，将处理完毕的晶片W收纳在装载端口LP的晶片盒CR中，由此结束基板处理***200中的对1枚晶片W的处理。应予说明，基板处理***200中的各处理装置的配置只要是能高效地进行处理的配置，可以是任何的配置构成。并且，基板处理***200中的工艺模块的数量并不限于4个，也可以是5个以上。
根据本实施方式的等离子体处理方法，通过短时间的等离子体处理，就能几乎不使沟道的宽度和深度发生变化地形成在高温下的热氧化处理时对氧的扩散作为阻挡膜起作用的厚度为1～10nm的范围内的内衬SiON膜211。因此，在各种半导体装置的制造工艺中，进行利用STI的元件隔离时，通过使用本实施方式的等离子体处理方法，由此可对应微细化的同时，能够提高半导体装置的可靠性。
本实施方式中其他构成和效果与第1实施方式相同。
[实验例]
接着，对确认到本发明的效果的实验数据进行说明。
实验1：
对硅基板进行以下A～D的处理，形成SiN膜、SiON膜或SiO2膜之后，以700℃、750℃、800℃或850℃，各自进行30分钟的热氧化处理(以下，有时记为“高温热氧化处理”)。测定高温热氧化处理后的各膜的膜厚的增膜量，评价作为氧扩散的阻挡膜的有效性。
[处理A：基于热氧化处理的SiO2膜的形成]
按下述条件实施热氧化处理来形成SiO2膜a。
<热氧化处理条件>
处理温度：800℃
处理时间：1800秒
膜厚(SiO2)：约6nm
[处理B：基于热氧化处理+等离子体氮化处理的SiON膜的形成]
在与处理A相同的条件下进行热氧化处理后，在下述条件下进一步实施等离子体氮化处理，形成SiON膜b。
<等离子体氮化处理条件>
Ar气流量：350mL/min(sccm)
N2气流量：250mL/min(sccm)
处理压力：26Pa
载置台的温度：500℃
微波功率：2400W(功率密度：1.23W/cm2)
处理时间：240秒
膜厚(SiON)：约6nm
[处理C：基于等离子体氮化处理的SiN膜的形成]
在下述条件下实施等离子体氮化处理，形成SiN膜c。
<等离子体氮化处理条件>
Ar气流量：350mL/min(sccm)
N2气流量：250mL/min(sccm)
处理压力：26Pa
载置台的温度：500℃
微波功率：2400W(功率密度：1.23W/cm2)
处理时间：240秒
膜厚(SiN)：约4nm
[处理D：基于等离子体氮化处理+等离子体氧化处理的SiON膜的形成]
在与处理C相同的条件下进行等离子体氮化处理后，在下述条件下进一步实施等离子体氧化处理，形成SiON膜d。
<等离子体氧化处理条件>
Ar气流量：990mL/min(sccm)
O2气流量：10mL/min(sccm)
处理压力：133Pa
载置台的温度：500℃
微波功率：4000W(功率密度：2.04W/cm2)
处理时间：30秒
膜厚(SiON)：约4nm
实验结果在图8中示出。图8的纵轴表示高温热氧化处理后的增膜量(＝高温热氧化处理后的膜厚-高温热氧化处理前的膜厚)，横轴表示高温热氧化处理的温度。通过该图8可知，在为基于处理A的SiO2膜a时，随着高温热氧化处理的温度上升增膜量显著增大。在基于处理B(热氧化处理后的等离子体氮化处理)的SiON膜b中也观察到了伴随高温热氧化处理中的温度上升的增膜的趋势。另一方面，在为基于处理C(等离子体氮化处理)的SiN膜c、基于处理D(等离子体氮化处理后的等离子体氧化处理)的SiON膜d时，完全观察不到由高温热氧化处理引起的增膜。
实验2：
对硅基板，在以下的条件下，改变处理时间进行等离子体氮化处理而形成Si膜后，以700℃、750℃、800℃或850℃，分别进行30分钟的热氧化处理。测定高温热氧化处理后的各膜的膜厚的增膜量，评价作为氧扩散的阻挡膜的有效性。
<等离子体氮化处理条件>
Ar气流量：350mL/min(sccm)
N2气流量：250mL/min(sccm)
处理压力：26Pa
载置台的温度：500℃
微波功率：2400W(功率密度：1.23W/cm2)
处理时间：90秒、160秒、以及240秒
图9表示处理时间(横轴)和SiN膜的膜厚(纵轴)的关系。另外，图10表示不同处理时间下的增膜量。图10的纵轴表示高温热氧化处理后的增膜量(＝高温热氧化处理后的膜厚-高温热氧化处理前的膜厚)，横轴表示高温热氧化处理的温度。从图9和图10可知，随着处理时间增加，SiN膜的膜厚在增加，但由高温热氧化处理引起的增膜量反而减少。从该结果可知，例如以4nm左右膜厚形成内衬SiN膜时，在上述等离子体氮化处理条件中优选处理时间在90秒～240秒的范围内，更优选在160秒～240秒的范围内。
实验3：
对硅基板，在以下的条件下，改变处理压力进行等离子体氮化处理而形成SiN膜后，在850℃下分别进行30分钟的高温热氧化处理。测定高温热氧化处理后的各膜的膜厚的增膜量，评价作为氧扩散的阻挡膜的有效性。
<等离子体氮化处理条件>
Ar气流量：350mL/min(sccm)
N2气流量：250mL/min(sccm)
处理压力：26Pa、667Pa、1066Pa
载置台的温度：500℃
微波功率：2400W(功率密度：1.23W/cm2)
处理时间：240秒
图11表示不同处理压力下的增膜量。图11的纵轴表示高温热氧化处理后的增膜量(＝高温热氧化处理后的膜厚-高温热氧化处理前的膜厚)，横轴表示处理压力。从图11可知，随着处理压力变大，由高温热氧化处理引起的增膜量增大。因此，能够确认等离子体氮化处理的处理压力越低越为优选。例如，为了将增膜量抑制在20nm以下，在上述等离子体氮化处理条件中优选处理压力为187Pa以下，更优选为1.3Pa～187Pa的范围内，最优选为1.3Pa～40Pa的范围内。
实验4：
对在实验1的处理C和处理D中得到的SiN膜c和SiON膜d进行X射线光电子能谱(XPS)分析。将通过XPS分析测定的SiN膜c和SiON膜d的化学组成分布一并在图12中示出。图12的纵轴表示氮浓度和氧浓度(均为原子％)，横轴表示离膜表面(0nm)的深度。在SiN膜c中，氮沿膜厚方向大致等同地分布，但在SiON膜d中，能够确认氮的峰在与Si的界面附近位移。推测基于处理D的SiON膜d中，在界面附近存在氮的峰，由此在高温热氧化处理时，氧在向Si界面扩散的途中在氮浓度高的区域被阻滞，妨碍与Si结合，结果能得到优异的阻挡性。
从以上的实验结果可确认在与本发明的第1实施方式相当的实施了等离子体氮化处理的处理C、以及与第2实施方式相当的实施了等离子体氮化处理和等离子体氧化处理的处理D中，SiN膜c和SiON膜d均作为优异的阻挡膜起作用，能够有效地防止在高温热氧化处理中的氧的扩散。通过与处理B比较可以理解这样的对氧扩散的阻挡功能，并不是单纯地因膜组成的不同(SiON或SiN)而引起的。
[对STI工艺的适用例]
接着，举出一个例子对利用本发明的等离子体处理方法来形成基于STI工艺的元件隔离结构的顺序进行说明。图13～图18是表示STI工艺的主要工序的晶片表面附近的截面图。
首先，如图13所示，准备依次层叠形成有硅(硅层或硅基板)201、SiO2膜203、SiN膜205的晶片W。接着，在SiN膜205上设置光致抗蚀剂层PR。接着，虽省略图示，但以露出想要形成沟道的区域上的SiN205的方式，利用光刻技术使光致抗蚀剂层PR图案化。并且，将图案化了的光致抗蚀剂层PR作为掩膜，如图14所示，依次对SiN膜205和SiO2膜203进行干式蚀刻直至硅201表面露出。
接着，除去光致抗蚀剂层PR后，将SiN膜205作为掩膜对露出的硅201的表面进行干式蚀刻，如图15所示地形成沟道207。
接着，通过在第1实施方式中说明的方法，对沟道207的内壁面207a实施等离子体氮化处理，如图16所示地形成内衬SiN膜209。应予说明，也可以通过在第2实施方式中说明的方法，在等离子体氮化处理后进行等离子体氧化处理，形成内衬SiON膜211。内衬SiN膜209(或内衬SiON膜211)的膜厚例如优选为1～10nm的范围内，更优选2～5nm的范围内。
接着，如图17所示，从内衬SiN膜209(或内衬SiON膜211)的上方以填充沟道207的方式形成埋入绝缘膜213。埋入绝缘膜213典型的是通过高温下的热氧化形成的SiO2膜。在其以下工序中，内衬SiN膜209(或者内衬SiON膜211)将作为防止氧从埋入绝缘膜213向硅201的内部浸入的阻挡膜起作用。
接着，虽然省略了图示，但直至SiN膜205露出为止进行CMP，使埋入绝缘膜213的上部平坦化。并且，通过湿式蚀刻除去SiN膜205、SiO2膜203、以及埋入绝缘膜213的上部，如图18所示，形成目标元件隔离结构。在这样形成的元件隔离结构中，由于内衬SiN膜209(或内衬SiON膜211)将成为阻挡氧扩散的阻挡膜，所以能够抑制沟道207的周围的硅被氧化。结果，能够抑制埋入绝缘膜213的增膜，可应对微小设计的同时，提高元件隔离结构的可靠性，进而能够提高半导体装置的可靠性。
以上，叙述了本发明的实施方式，但本发明并不受上述实施方式制约，可进行各种变形。例如，在上述实施方式中，等离子体氮化处理和等离子体氧化处理中使用RLSA方式的微波等离子体处理装置，但也可使用例如ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控管等离子体方式等其他方式的等离子体处理装置。
另外，作为被处理体的基板并不限于半导体晶片，只要是具有形成有沟道的硅层的基板即可。例如也可将平板显示器用基板或太阳能电池用基板等作为处理对象。

Claims (7)

1.一种等离子体处理方法，其特征在于，在利用向形成于硅上的沟道内埋入绝缘膜并将所述绝缘膜平坦化而形成元件隔离膜的STI法的元件隔离中，在向所述沟道内埋入绝缘膜之前，具有利用等离子体将所述沟道的内壁面的硅氮化处理的等离子体氮化处理工序；
所述等离子体氮化处理工序是利用含有含氮气体的处理气体的等离子体，在处理压力为1.3Pa～187Pa的范围内且含氮气体相对于全部处理气体的体积流量比为1％～80％的范围内的条件下进行的，并在所述沟道的内壁面形成厚度为1～10nm的范围内的氮化硅膜。
2.根据权利要求1所述的等离子体处理方法，其中，所述等离子体氮化处理工序中的处理压力为1.3Pa～40Pa的范围内。
3.根据权利要求1或2所述的等离子体处理方法，其中，在所述等离子体氮化处理工序之后进一步具有利用含有含氧气体的处理气体的等离子体氧化所述氮化硅膜而重整为氮氧化硅膜的等离子体氧化处理工序。
4.根据权利要求3所述的等离子体处理方法，其中，所述等离子体氧化处理工序中的处理压力为1.3Pa～1000Pa的范围内且含氧气体相对于全部处理气体的体积流量比为1％～80％的范围内。
5.根据权利要求3或4所述的等离子体处理方法，其中，所述等离子体氮化处理工序和所述等离子体氧化处理工序是通过利用具有多个孔的平面天线向处理容器内导入微波而生成等离子体的等离子体处理装置来进行的。
6.一种元件隔离方法，其特征在于，具有在硅上形成沟道的工序、在所述沟道内埋入绝缘膜的工序、以及将所述绝缘膜平坦化而形成元件隔离膜的工序，其中，
在所述沟道内埋入绝缘膜的工序之前，具有下述等离子体氮化处理工序：利用含有含氮气体的处理气体的等离子体，在处理压力为1.3Pa～187Pa的范围内且含氮气体相对于全部处理气体的体积流量比为1％～80％的范围内的条件下，将所述沟道的内壁面氮化处理，形成厚度为1～10nm的范围内的氮化硅膜。
7.根据权利要求6所述的元件隔离方法，其中，在所述等离子体氮化处理工序之后，进一步具有利用含有含氧气体的处理气体的等离子体氧化所述氮化硅膜而重整为氮氧化硅膜的等离子体氧化处理工序。
CN2012100888447A 2011-03-31 2012-03-29 等离子体处理方法、以及元件隔离方法 Pending CN102738059A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-080076 2011-03-31
JP2011080076A JP2012216632A (ja) 2011-03-31 2011-03-31 プラズマ処理方法、及び素子分離方法

Publications (1)

Publication Number Publication Date
CN102738059A true CN102738059A (zh) 2012-10-17

Family

ID=46927782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100888447A Pending CN102738059A (zh) 2011-03-31 2012-03-29 等离子体处理方法、以及元件隔离方法

Country Status (5)

Country Link
US (1) US20120252188A1 (zh)
JP (1) JP2012216632A (zh)
KR (1) KR20120112237A (zh)
CN (1) CN102738059A (zh)
TW (1) TW201303999A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835775A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制备方法
WO2018192064A1 (zh) * 2017-04-20 2018-10-25 北京北方华创微电子装备有限公司 表面波等离子体加工设备
CN109559968A (zh) * 2017-09-26 2019-04-02 东京毅力科创株式会社 等离子体处理装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
CN105430862A (zh) * 2014-09-23 2016-03-23 北京北方微电子基地设备工艺研究中心有限责任公司 一种表面波等离子体设备
JP6523091B2 (ja) * 2015-07-24 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US20170186607A1 (en) * 2015-12-28 2017-06-29 United Microelectronics Corp. Method of forming a semiconductor device
US10483102B2 (en) * 2017-04-07 2019-11-19 Applied Materials, Inc. Surface modification to improve amorphous silicon gapfill

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040242010A1 (en) * 2003-05-30 2004-12-02 International Business Machines Corporation Sti stress modification by nitrogen plasma treatment for improving performance in small width devices
US20060166446A1 (en) * 2003-09-26 2006-07-27 Tokyo Electron Limited Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program
CN101156233A (zh) * 2005-03-31 2008-04-02 东京毅力科创株式会社 氧化硅膜的制造方法、其控制程序、存储介质和等离子体处理装置
CN101681836A (zh) * 2007-05-29 2010-03-24 东京毅力科创株式会社 等离子体氮化处理中的腔室内的前处理方法、等离子体处理方法、和等离子体处理装置
US20100247805A1 (en) * 2006-05-22 2010-09-30 Tokyo Electron Limited Method and apparatus for forming silicon oxide film

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040242010A1 (en) * 2003-05-30 2004-12-02 International Business Machines Corporation Sti stress modification by nitrogen plasma treatment for improving performance in small width devices
US20060166446A1 (en) * 2003-09-26 2006-07-27 Tokyo Electron Limited Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program
CN101156233A (zh) * 2005-03-31 2008-04-02 东京毅力科创株式会社 氧化硅膜的制造方法、其控制程序、存储介质和等离子体处理装置
US20100247805A1 (en) * 2006-05-22 2010-09-30 Tokyo Electron Limited Method and apparatus for forming silicon oxide film
CN101681836A (zh) * 2007-05-29 2010-03-24 东京毅力科创株式会社 等离子体氮化处理中的腔室内的前处理方法、等离子体处理方法、和等离子体处理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835775A (zh) * 2014-02-08 2015-08-12 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制备方法
CN104835775B (zh) * 2014-02-08 2018-01-30 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制备方法
WO2018192064A1 (zh) * 2017-04-20 2018-10-25 北京北方华创微电子装备有限公司 表面波等离子体加工设备
CN109559968A (zh) * 2017-09-26 2019-04-02 东京毅力科创株式会社 等离子体处理装置

Also Published As

Publication number Publication date
JP2012216632A (ja) 2012-11-08
US20120252188A1 (en) 2012-10-04
KR20120112237A (ko) 2012-10-11
TW201303999A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN102738059A (zh) 等离子体处理方法、以及元件隔离方法
KR101364834B1 (ko) 플라즈마 질화 처리 방법
KR101076470B1 (ko) 반도체 장치 및 그 제조 방법
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
CN100587923C (zh) 选择性等离子体处理方法和等离子体处理装置
CN101689501A (zh) 半导体装置的制造方法、半导体装置、半导体制造装置和存储介质
CN107424955B (zh) 用于钴的锰阻挡层和粘附层
US11631591B2 (en) Methods for depositing dielectric material
KR20100106576A (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
US9741584B1 (en) Densification of dielectric film using inductively coupled high density plasma
US11972943B2 (en) Methods and apparatus for depositing dielectric material
TW200402093A (en) Manufacturing method of electronic device material
TW200402790A (en) Method of oxidizing member to be treated
WO2004017396A1 (ja) 半導体基体上の絶縁膜を形成する方法
CN102737987A (zh) 等离子体氮化处理方法和装置、及半导体装置的制造方法
CN102446728A (zh) 绝缘膜的改性方法
JP2008270706A (ja) 窒化珪素膜および不揮発性半導体メモリ装置
JP4974585B2 (ja) 窒素濃度の測定方法、シリコン酸窒化膜の形成方法および半導体装置の製造方法
CN107851608B (zh) 减低互连介电阻挡堆叠中陷阱引发的电容的方法
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP6950315B2 (ja) 成膜方法、ボロン膜、及び成膜装置
TWI792005B (zh) 可流動cvd薄膜之表面粗糙度
TW202302906A (zh) 可流動ｃｖｄ膜缺陷減少
JP2023018486A (ja) 基板表面に形成された凹部に対してルテニウムを埋め込む方法及び装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121017