TW201303999A - 電漿處理方法及元件分離方法 - Google Patents

電漿處理方法及元件分離方法 Download PDF

Info

Publication number
TW201303999A
TW201303999A TW101110793A TW101110793A TW201303999A TW 201303999 A TW201303999 A TW 201303999A TW 101110793 A TW101110793 A TW 101110793A TW 101110793 A TW101110793 A TW 101110793A TW 201303999 A TW201303999 A TW 201303999A
Authority
TW
Taiwan
Prior art keywords
plasma
gas
film
treatment
trench
Prior art date
Application number
TW101110793A
Other languages
English (en)
Inventor
Ryota Yonezawa
Kazuyoshi Yamazaki
Masaki Sano
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201303999A publication Critical patent/TW201303999A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

本發明的課題是在於提供一種STI製程之沿著矽的溝槽的內壁面來形成對氧的擴散具有阻擋性之數nm程度的厚度的薄膜的方法。其解決手段，電漿處理裝置(100)是藉由從平面天線(31)經由微波透過板(28)來放射至處理容器(1)內的微波，在處理容器(1)內形成電磁場，分別使Ar氣體及N2氣體電漿化。藉由電漿中的活性種的作用來使晶圓(W)的溝槽的內壁面極薄地氮化，藉此形成緻密的襯裡SiN膜。

Description

電漿處理方法及元件分離方法
本發明是有關可利用在形成各種半導體裝置的元件分離構造時的電漿處理方法、及元件分離方法。
作為分離形成於矽基板上的元件的技術，有淺溝槽隔離製程(STI；Shallow Trench Isolation)為人所知。STI是蝕刻矽而形成溝槽，在其中埋入成為元件分離膜的SiO2膜之後，藉由化學機械研磨(CMP；Chemieal Mechanical Polishing)處理來平坦化而實施。
STI是在溝槽內埋入SiO2膜的工程之前，沿著溝槽的內壁面來形成薄的絕緣膜。此絕緣膜是在之後的製程，在溝槽內埋入SiO2膜時，防止反應氣體中的氧擴散於矽內之目的形成。亦即，沿著溝槽的內壁來薄薄地形成的絕緣膜是對於氧的擴散具有作為一種阻擋膜的機能。
在STI中，作為在溝槽的壁面形成薄的絕緣膜之技術，例如在專利文獻1揭示一藉由堆積法在溝槽內壁面形成10~20nm的厚度的氮化矽膜之工程。並且，在專利文獻2揭示一藉由包括氧氣體及氮氣體的處理氣體的電漿來電漿氧化處理溝槽內而形成以1質量%以下的濃度含氮的矽氧化膜之工程。另外，此專利文獻2終究是以矽氧化膜的形成作為目的之技術，氮氣體是以促進矽的氧化速率之目的添加。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開2008-41901
[專利文獻2]國際公開WO2007/136049
隨著半導體裝置的微細化的進展，裝置的元件形成領域變小，且STI之溝槽的開口寬也變窄。就專利文獻1那樣的堆積法而言，難以沿著溝槽內壁來將氮化矽膜形成數nm程度的薄膜。並且，根據堆積法的氮化矽膜，因為緻密性低，所以一旦對應於微細化來薄膜化，則有損於作為阻擋膜的機能。
因此，本發明的目的是在於提供一種STI製程之沿著矽的溝槽的內壁面來形成對氧的擴散具有阻擋性之數nm程度的厚度的薄膜的方法。
本發明的電漿處理方法，係於矽上所形成的溝槽內埋入絕緣膜，使前述絕緣膜平坦化而形成元件分離膜之STI法的元件分離中，在絕緣膜埋入至前述溝槽內之前，具有藉由電漿來氮化處理前述溝槽的內壁面的矽之電漿氮化處理工程，其特徵為：前述電漿氮化處理工程係藉由包括含氮氣體的處理氣 體的電漿，在處理壓力為1.3Pa以上187Pa以下的範圍內，且含氮氣體對全處理氣體的體積流量比率為1%以上80%以下的範圍內的條件下進行，在前述溝槽的內壁面形成厚度1~10nm的範圍內的矽氮化膜。
本發明的電漿處理方法，前述電漿氮化處理工程的處理壓力為13Pa以上40Pa以下的範圍內為理想。
又，本發明的電漿處理方法，在前述電漿氮化處理工程之後，更具有電漿氧化處理工程為理想，其係藉由包括含氧氣體的處理氣體的電漿來氧化前述矽氮化膜，改質成矽氧氮化膜。
此情況，前述電漿氧化處理工程的處理壓力為1.3Pa以上1000Pa以下的範圍內，含氧氣體對全處理氣體的體積流量比率為1%以上80%以下的範圍內為理想。
又，本發明的電漿處理方法中，前述電漿氮化處理工程及前述電漿氧化處理工程係藉由具有複數個孔的平面天線來導入微波至處理容器內而使電漿生成之電漿處理裝置所進行。
本發明的元件分離方法，係具備：在矽形成溝槽的工程、及在前述溝槽內埋入絕緣膜的工程、及使前述絕緣膜平坦化而形成元件分離膜的工程，其特徵為：在前述溝槽內埋入絕緣膜的工程之前，具有電漿氮化處理工程，其係藉由包括含氮氣體的處理氣體的電漿，在處理壓力為1.3Pa以上187Pa以下的範圍內，且含氮氣體對全處理氣體的體積流量比率為1%以上80%以下的範圍 內的條件下，氮化處理前述溝槽的內壁面，形成厚度1~10nm的範圍內的矽氮化膜。
本發明的元件分離方法，在前述電漿氮化處理工程之後，更具有電漿氧化處理工程，其係藉由包括含氧氣體的處理氣體的電漿來氧化前述矽氮化膜，改質成矽氧氮化膜。
若根據本發明的電漿處理方法，則可在短時間的電漿處理，幾乎不使形成於矽的溝槽的寬度或深度變化地形成在高溫的熱氧化處理時對氧的擴散具有阻擋機能之厚度1~10nm的範圍內的襯裡膜。因此，在各種半導體裝置的製造製程中，進行STI的元件分離時藉由適用本實施形態的電漿處理方法，可一面對應於微細化，一面提升半導體裝置的可靠度。
[第1實施形態]
以下，參照圖面詳細說明有關本發明的實施形態。本實施形態的電漿處理方法是在形成於矽上的溝槽內埋入絕緣膜，使前述絕緣膜平坦化而形成元件分離膜的STI法之元件分離中，埋入絕緣膜至前述溝槽內之前，藉由電漿來氮化處理前述溝槽的內壁面的矽時最適。本實施形態的電漿處理方法是在STI製程中，在溝槽內埋入絕緣膜的工程 之前，可含藉由包括含氮氣體的處理氣體的電漿來氮化溝槽的內壁面，形成厚度1~10nm的範圍內的矽氮化膜的電漿氮化處理工程。在此，矽可為矽層(単結晶矽或多晶矽)，或矽基板。
<電漿處理裝置>
圖1是模式性地顯示使用於第1實施形態的電漿處理方法的電漿處理裝置100的概略構成的剖面圖。圖2是表示圖1的電漿處理裝置100的平面天線的平面圖。圖3是表示控制圖1的電漿處理裝置100的控制部的構成例的圖面。
電漿處理裝置100是以具有複數個狹槽狀的孔的平面天線，特別是RLSA(Radial Line Slot Antenna；徑向線槽天線)來導入微波至處理容器內，藉此構成為可使高密度且低電子溫度的微波激發起電漿產生的RLSA微波電漿處理裝置。在電漿處理裝置100可進行1×1010~5×1012/cm3的電漿密度，且具有0.7~2eV的低電子溫度的電漿之處理。因此，電漿處理裝置100是在各種半導體裝置的製造過程中，可適合利用在進行電漿氮化處理的目的。
電漿處理裝置100的主要構成是具備：處理容器1，其係構成氣密；氣體供給裝置18，其係對處理容器1內供給氣體；排氣裝置，其係用以將處理容器1內減壓排氣，具備真空泵24； 微波導入機構27，其係設於處理容器1的上部，對處理容器1內導入微波；及控制部50，其係控制該等電漿處理裝置100的各構成部。
另外，氣體供給裝置18亦可不作為電漿處理裝置100的構成部分，將電漿處理裝置100連接至外部的氣體供給裝置來進行氣體的供給。
處理容器1是藉由被接地的大致圓筒狀的容器所形成。另外，處理容器1亦可藉由方筒形狀的容器所形成。處理容器1是具有由鋁等的金屬或其合金所構成的底壁1a及側壁1b。
在處理容器1的內部設有用以水平支撐被處理體的半導體晶圓(以下簡稱「晶圓」)W的載置台2。載置台2是藉由熱傳導性高的材質例如AIN等的陶瓷所構成。此載置台2是藉由從排氣室11的底部中央延伸至上方的圓筒狀的支撐構件3所支撐。支撐構件3是例如藉由AlN等的陶瓷所構成。
並且，在載置台2設有用以罩蓋其外緣部，引導晶圓W的罩環4。此罩環4是例如以石英、AIN、Al203、SiN等的材質所構成的環狀構件。罩環4是以能夠覆蓋載置台2的表面及側面的方式為理想。藉此，可防止往矽上的金屬污染等。
而且，在載置台2中埋入作為溫度調節機構的電阻加熱型的加熱器5。此加熱器5是藉由從加熱器電源5a給 電來加熱載置台2，而以其熱來均一地加熱被處理體的晶圓W。
並且，在載置台2配備有熱電偶(TC)6。利用此熱電偶6來進行載置台2的溫度計測，藉此可將晶圓W的加熱溫度控制於例如室溫~900℃的範圍。
並且，在載置台2設有用以支撐晶圓W來使昇降的晶圓支撐銷(未圖示)。各晶圓支撐銷是設成可對載置台2的表面突没。
在處理容器1的內周設有由石英所構成的圓筒狀的襯裡7。並且，在載置台2的外周側，為了將處理容器1內予以均一排氣，而環狀地設置具有多數的排氣孔8a之石英製環狀的擋板8。此擋板8是藉由複數的支柱9所支撐。
在處理容器1的底壁1a的大致中央部形成有圓形的開口部10。在底壁1a設有與此開口部10連通，朝下方突出的排氣室11。在此排氣室11連接排氣管12，經由此排氣管12來連接至真空泵24。
在處理容器1的上部配備有中央部開口且具有開閉機能的蓋構件(Lid)13。開口的內周是朝內側(處理容器內空間)突出，形成環狀的支撐部13a。
在處理容器1的側壁1b設有形成環狀的氣體導入部15。此氣體導入部15是被連接至供給含氮氣體或電漿激發起用氣體的氣體供給裝置18。另外，氣體導入部15亦可設成噴嘴狀或淋浴狀。
並且，在處理容器1的側壁1b設有：用以在電漿處理裝置100與鄰接的真空側搬送室(未圖示)之間進行晶圓W的搬出入之搬出入口16、及開閉此搬出入口16的閘閥G1。
氣體供給裝置18是具有氣體供給源(例如惰性氣體供給源19a、含氮氣體供給源19b)、配管(例如氣體管線20a、20b)、流量控制裝置(例如質量流控制器21a、21b)、及閥(例如開閉閥22a，22b)。另外，氣體供給裝置18是例如具有在置換處理容器1內環境時使用的淨化氣體供給源等，作為上述以外未圖示的氣體供給源。
作為使用於電漿氮化處理的電漿生成用氣體的惰性氣體，例如可使用稀有氣體等。稀有氣體，例如可使用Ar氣體、Kr氣體、Xe氣體、He氣體等。該等之中，基於經濟性良好的點，使用Ar氣體特別理想。含氮氣體，例如可舉N2、NO、NO2、NH3等。
惰性氣體及含氮氣體是從氣體供給裝置18的惰性氣體供給源19a及含氮氣體供給源19b分別經由氣體管線20a、20b來到氣體導入部15，從氣體導入部15導入至處理容器1內。在連接至各氣體供給源的各個氣體管線20a、20b設有質量流控制器21a、21b及其前後的1組開閉閥22a，22b。藉由如此的氣體供給裝置18的構成，可進行所被供給的氣體的切換或流量等的控制。
排氣裝置是具備真空泵24。真空泵24是例如藉由渦輪分子泵等的高速真空泵等所構成。真空泵24是經由排 氣管12來連接至處理容器1的排氣室11。處理容器1內的氣體是均一地流往排氣室11的空間11a內，更藉由使真空泵24作動，從空間11a經由排氣管12來往外部排氣。藉此，可將處理容器1內高速地減壓至預定的真空度、例如0.133Pa。
其次，說明有關微波導入裝置27的構成。微波導入裝置27的主要構成是具備：微波透過板28、平面天線31、慢波材33、罩構件34、導波管37、匹配電路38及微波產生裝置39。
使微波透過的微波透過板28是被配備於蓋構件13中突出至內周側的支撐部13a上。微波透過板28是以介電質例如石英或Al2O3、AIN等的陶瓷等的構件所構成。此微波透過板28與支撐部13a之間是經由密封構件29來氣密地密封。因此，處理容器1內是被保持於氣密。
平面天線31是在微波透過板28的上方設成與載置台2對向。平面天線31是呈圓板狀。另外，平面天線31的形狀並非限於圓板狀，亦可例如為四角板狀。此平面天線31是卡止於蓋構件13的上端。
平面天線31是例如由表面被鍍金或銀的銅板或鋁板所構成。平面天線31是具有放射微波的多數個狹槽狀的微波放射孔32。微波放射孔32是以預定的圖案來貫通平面天線31而形成。
各個的微波放射孔32是例如圖2所示，呈細長的長方形狀(狹槽狀)。而且，典型鄰接的微波放射孔32會被 配置成「T」字狀。並且，如此組合成預定的形狀(例如T字狀)而配置的微波放射孔32全體更配置成同心圓狀。
微波放射孔32的長度或配列間隔是按照導波管37內的微波的波長(λg)來決定。例如，微波放射孔32的間隔是配置成λg/4~λg。在圖2中是以△r來表示形成同心圓狀之鄰接的微波放射孔32彼此間的間隔。另外，微波放射孔32的形狀亦可為圓形狀、圓弧狀等其他的形狀。而且，微波放射孔32的配置形態並無特別加以限定，除了同心圓狀以外，例如亦可配置成螺旋狀、放射狀等。
在平面天線31的上面設置具有比真空更大的介電常數的慢波材33。此慢波材33是因為在真空中微波的波長會變長，所以具有縮短微波的波長來調整電漿的機能。慢波材33的材質是例如可使用石英、聚四氟乙烯樹脂、聚醯亞胺樹脂等。
另外，在平面天線31與微波透過板28之間，且慢波材33與平面天線31之間，可分別使接觸或離間，但最好使接觸。
在處理容器1的上部設有罩構件34，而使能夠覆蓋該等平面天線31及慢波材33。罩構件34是例如藉由鋁或不鏽鋼等的金屬材料來形成。藉由罩構件34及平面天線31來形成偏平導波路。蓋構件13的上端與罩構件34是藉由密封構件35來密封。並且，在罩構件34的內部形成有冷卻水流路34a。藉由使冷卻水通流於此冷卻水流路34a，可冷卻罩構件34、慢波材33、平面天線31及微波 透過板28。另外，罩構件34是被接地。
在罩構件34的上壁(頂部)的中央形成有開口部36，在此開口部36連接導波管37。在導波管37的另一端側是經由匹配電路38來連接產生微波的微波產生裝置39。
導波管37是具有：從上述罩構件34的開口部36往上方延伸之剖面圓形狀的同軸導波管37a、及在此同軸導波管37a的上端部經由模式變換器40來連接之延伸於水平方向的矩形導波管37b。模式變換器40是具有將以TE模式來傳播於矩形導波管37b內的微波變換成TEM模式的機能。
在同軸導波管37a的中心是有內導體41延伸著。此內導體41是在其下端部連接固定於平面天線31的中心。藉由如此的構造，微波是經由同軸導波管37a的內導體41來放射狀效率佳均一地往藉由罩構件34及平面天線31所形成的偏平導波路傳播，由平面天線31的微波放射孔(狹槽)32來導入至處理容器內，生成電漿。
藉由以上那樣構成的微波導入裝置27，在微波產生裝置39發生的微波會經由導波管37來往平面天線31傳播，更經由微波透過板28來導入至處理容器1內。另外，微波的頻率是例如使用2.45GHz為理想，其他亦可使用8.35GHz、1.98GHz等。
電漿處理裝置100的各構成部是形成被連接至控制部50來控制的構成。控制部50是具有電腦，例如圖3所示具有：具備CPU的製程控制器51、及連接至此製程控制 器51的使用者介面52及記憶部53。製程控制器51是在電漿處理裝置100中統括控制例如與溫度、壓力、氣體流量、微波輸出等的製程條件有關的各構成部(例如加熱器電源5a、氣體供給裝置18、真空泵24、微波產生裝置39等)之控制手段。
使用者介面52具有：工程管理者為了管理電漿處理裝置100而進行指令的輸入操作等的鍵盤、及使電漿處理裝置100的運轉狀況可視化顯示的顯示器等。並且，在記憶部53中保存有記錄控制程式(軟體)或處理條件資料等的處方，該控制程式(軟體)是用以在製程控制器51的控制下實現被執行於電漿處理裝置100的各種處理者。
然後，因應所需，以來自使用者介面52的指示等，從記憶部53叫出任意的處方，使執行於製程控制器51，在製程控制器51的控制下，於電漿處理裝置100的處理容器1內進行所望的處理。並且，上述控制程式及處理條件資料等的處方可利用被儲存於電腦可讀取的記憶媒體、例如CD-ROM、硬碟、軟碟、快閃記憶體、DVD、藍光光碟等的狀態者，或亦可從其他的裝置例如經由專線來隨時傳送，上線利用。
如此構成的電漿處理裝置100可在600℃以下的低溫進行對底層膜等無損傷的電漿處理。並且，電漿處理裝置100因為電漿的均一性佳，所以即使對於例如直徑300mm以上的大型的晶圓W，照樣可在晶圓W的面內實現處理的均一性。
<電漿處理方法>
其次，一邊參照圖4，一邊說明有關在電漿處理裝置100中所進行的電漿處理方法。圖4是用以說明本實施形態的電漿處理方法的工程的晶圓W表面附近的剖面圖。
本實施形態的電漿處理方法，首先準備處理對象的晶圓W。如圖4(a)所示般，在晶圓W的表面依序層疊形成有矽(矽層或矽基板)201、氧化矽(SiO2)膜203、氮化矽(SiN)膜205。並且，在晶圓W的矽201形成有溝槽207。此溝槽207是以SiN膜205作為光罩，藉由蝕刻來形成者，形成埋入元件分離膜的部分。
其次，利用電漿處理裝置100來電漿氮化處理晶圓W的溝槽207的內壁面。藉由電漿氮化處理，溝槽207的內壁面207a會被薄薄地氮化，如圖4(b)所示般，形成襯裡SiN膜209。在此，襯裡SiN膜209的厚度，為了對應半導體裝置的微細化，例如1nm以上10nm以下的範圍內為理想。
<電漿氮化處理的程序>
電漿氮化處理的程序是如以下般。首先，將處理對象的晶圓W搬入至電漿處理裝置100，配置於載置台2上。其次，一邊將電漿處理裝置100的處理容器1內減壓排氣，一邊從氣體供給裝置18的惰性氣體供給源19a、含氮氣體供給源19b，例如將Ar氣體、N2氣體以預定的流量來分別經由氣體導入部15導入至處理容器1內。如此， 將處理容器1內調節成預定的壓力。
其次，經由匹配電路38來引導在微波產生裝置39所產生之預定頻率例如為2.45GHz的微波至導波管37。被引導至導波管37的微波是依序通過矩形導波管37b及同軸導波管37a，經由內導體41來供給至平面天線31。亦即，微波是在矩形導波管37b內以TE模式來傳播，此TE模式的微波是在模式變換器40變換成TEM模式，經由同軸導波管37a來傳播於藉由罩構件34及平面天線31所構成的偏平導波路。然後，微波從被貫通形成於平面天線31的狹槽狀的微波放射孔32經由微波透過板28來放射至處理容器1內的晶圓W的上方空間。此時的微波輸出是例如在處理直徑200mm以上的晶圓W時，可由1000W以上5000W以下的範圍內按照目的來選擇。
藉由從平面天線31經由微波透過板28來放射至處理容器1內的微波，在處理容器1內形成電磁場，分別使Ar氣體及N2氣體電漿化。此時，藉由微波從平面天線31的多數個微波放射孔32放射，可大略以1×1010~5×1012/cm3的高密度，且在晶圓W附近，生成大略1.2eV以下的低電子溫度的電漿。如此生成的電漿是離子等對底層膜所產生的電漿損傷少。而且，藉由電漿中的氮自由基、氮離子等的活性種的作用來對晶圓W表面的矽201進行電漿氮化處理。亦即，晶圓W的溝槽207的內壁面207a會被氮化，而形成被控制極薄之緻密的襯裡SiN膜209。
如以上般形成襯裡SiN膜209之後，從電漿處理裝置100搬出晶圓W，藉此完成對1片晶圓W的處理。
<電漿氮化處理條件>
上述的電漿氮化處理的處理氣體是使用包括稀有氣體及含氮氣體的氣體為理想。分別使用Ar氣體作為稀有氣體，使用N2氣體作為含氮氣體為理想。此時，N2氣體對全處理氣體的體積流量比率(N2氣體流量/全處理氣體流量的百分率)，由提高襯裡SiN膜209中的氮濃度來形成氧阻擋性佳的緻密膜的觀點來看，較理想是1%以上80%以下的範圍內，更理想是10%以上30%以下的範圍內。處理氣體流量，例如Ar氣體的流量是100mL/min(sccm)以上2000mL/min(sccm)以下為理想，更理想是1000mL/min(sccm)以上2000mL/min(sccm)以下的範圍內。N2氣體的流量是50mL/min(sccm)以上500mL/min(sccm)以下的範圍內為理想，更理想是200mL/min(sccm)以上500mL/min(sccm)以下的範圍內。由以上的流量範圍來設定成上述流量比為理想。
並且，處理壓力，由提高襯裡SiN膜209中的氮濃度來形成氧阻擋性佳的緻密膜的觀點來看，例如187Pa以下為理想，更理想是1.3Pa以上187Pa以下的範圍內，最理想是1.3Pa以上40Pa以下。若電漿氮化處理的處理壓力超過187Pa，則由於作為電漿中的氮化活性種的離子成分少，因此氮化速率會降低，且氮劑量也會降低。
而且，微波的功率密度，由在電漿中使活性種有效率地生成的觀點來看，0.7W/cm2以上4.7W/cm2以下的範圍內為理想，更理想是1.4W/cm2以上3.5W/cm2的範圍內。另外，微波的功率密度是意指微波透過板28的面積每1cm2所被供給的微波功率(以下同樣)。例如在處理直徑200mm以上的晶圓W時，最好由1000W以上5000W以下的範圍內來將微波功率設定成上述功率密度。
並且，晶圓W的加熱溫度是例如將載置台2的溫度設定為200℃以上600℃以下的範圍內為理想，更理想是400℃以上600℃以下的範圍內。
而且，電漿氮化處理的處理時間是只要以所望的膜厚形成襯裡SiN膜209即可，並無特別加以制限。例如由只將溝槽207的內壁面207a的矽表層均一地高濃度氮化形成1~10nm較理想是2~5nm的厚度的襯裡SiN膜209的觀點來看，例如1秒以上360秒以下的範圍內為理想，更理想是90秒以上240秒以下的範圍內，最好是160秒以上240秒以下的範圍內。
以上的條件是作為處方來保持於控制部50的記憶部53。然後，製程控制器51會讀出該處方來往電漿處理裝置100的各構成部例如氣體供給裝置18、真空泵24、微波產生裝置39、加熱器電源5a等送出控制訊號，藉此以所望的條件來進行電漿氮化處理。
若根據本實施形態的電漿處理方法，則藉由短時間的電漿氮化處理，可形成在高溫的熱氧化處理例如高溫的 CVD法將SiO2膜埋入溝槽內等時對於反應氣體中的氧的擴散具有作為阻擋膜的機能之厚度為1~10nm的範圍內的襯裡SiN膜209。如此形成的襯裡SiN膜2()9的厚度是使溝槽的寬度或深度幾乎不變化的程度的薄膜，不會給予例如元件的通道長受限等的影響。因此，在各種半導體裝置的製造製程中，進行STI的元件分離時藉由適用本實施形態的電漿處理方法，可一面容易對應於微細化，一面提升半導體裝置的可靠度。
[第2實施形態]
本實施形態的電漿處理方法是可適用於在矽上所形成的溝槽內埋入絕緣膜，使前述絕緣膜平坦化而形成元件分離膜之STI法的元件分離中，在絕緣膜埋入前述溝槽內之前，藉由電漿來氮化處理前述溝槽的內壁面的矽時。
本實施形態的電漿處理方法可包括：電漿氮化處理工程，其係於溝槽內埋入絕緣膜的工程之前，藉由包括含氮氣體的處理氣體的電漿來氮化溝槽的內壁面，形成厚度1~10nm的範圍內的矽氮化膜；及電漿氧化處理工程，其係藉由包括含氧氣體的處理氣體的電漿來氧化矽氮化膜，改質成矽氧氮化膜。
本實施形態的電漿處理方法是在電漿氮化處理工程之後，更實施電漿氧化處理工程的點與第1實施形態不同。
<電漿處理裝置>
第2實施形態的電漿處理方法是除圖1所示的電漿處理裝置100外，還使用圖5所示的電漿處理裝置101。圖5是模式性地顯示電漿處理裝置101的概略構成的剖面圖。圖5所示的電漿處理裝置101是在氣體供給裝置18中，取代含氮氣體供給源19b，而具備含氧氣體供給源19c，此點與圖1的電漿處理裝置100不同。因此，在以下的說明是以和圖1不同的點來進行說明，對於和圖1相同的構成附上同一符號而省略說明。
在圖5所示的電漿處理裝置101中，氣體供給裝置18是例如具有惰性氣體供給源19a及含氧氣體供給源19c作為氣體供給源。並且，氣體供給裝置18具有配管(例如氣體管線20a、20c)、流量控制裝置(例如質量流控制器21a、21c)、及閥(例如開閉閥22a，22c)。另外，氣體供給裝置18亦可例如具有在置換處理容器1內環境時使用的淨化氣體供給源等，作為上述以外未圖示的氣體供給源。
惰性氣體，例如可使用稀有氣體等。稀有氣體，例如可使用Ar氣體、Kr氣體、Xe氣體、He氣體等。該等之中，基於經濟性良好的點，使用Ar氣體特別理想。並且，作為使用於電漿氧化處理的含氧氣體，例如可舉氧氣體(02)、水蒸氣(H20)、一氧化氮(NO)、一氧化二氮(N20)等。
惰性氣體及含氧氣體是從氣體供給裝置18的惰性氣體供給源19a及含氧氣體供給源19c分別經由氣體管線 20a、20c來到氣體導入部15，從氣體導入部15導入至處理容器1內。在連接至各氣體供給源的各個氣體管線20a、20c設有質量流控制器21a、21c及其前後的1組開閉閥22a，22c。藉由如此的氣體供給裝置18的構成，可進行所被供給的氣體的切換或流量等的控制。
其次，一邊參照圖6一邊說明有關本實施形態的電漿處理方法。圖6是用以說明本實施形態的電漿處理方法的工程的晶圓W表面附近的剖面圖。
<電漿氮化處理工程>
本實施形態的電漿處理方法，首先與第1實施形態同樣，對處理對象的晶圓W進行電漿氮化處理。如圖6(a)所示般，被處理體的晶圓W是與第1實施形態同樣具有形成溝槽207的矽201。將矽201的溝槽207內的內壁面207a予以電漿氮化處理，而形成襯裡SiN膜209(圖6(b))。在本實施形態中，電漿氮化處理工程是可與第1實施形態完全同樣實施，因此省略說明。
<電漿氧化處理工程>
其次，對於具有襯裡SiN膜209的晶圓W，利用電漿處理裝置101來進行電漿氧化處理。藉此，如圖6(c)所示，襯裡SiN膜209會被氧化，形成襯裡SiON膜211。
<電漿氧化處理的程序>
電漿氧化處理的程序是如以下般。首先，一邊將電漿處理裝置101的處理容器1內減壓排氣，一邊從氣體供給裝置18的惰性氣體供給源19a、含氧氣體供給源19c，例如將Ar氣體、O2氣體以預定的流量來分別經由氣體導入部15導入至處理容器1內。如此，將處理容器1內調節於預定的壓力。
其次，經由匹配電路38來引導在微波產生裝置39所產生之預定頻率例如為2.45GHz的微波至導波管37。被引導至導波管37的微波是依序通過矩形導波管37b及同軸導波管37a，經由內導體41來供給至平面天線31。亦即，微波是在矩形導波管37b內以TE模式來傳播，此TE模式的微波是在模式變換器40變換成TEM模式，經由同軸導波管37a來傳播於藉由罩構件34及平面天線31所構成的偏平導波路。然後，微波從被貫通形成於平面天線31的狹槽狀的微波放射孔32經由微波透過板28來放射至處理容器1內的晶圓W的上方空間。此時的微波輸出是例如在處理直徑200mm以上的晶圓W時，可由1000W以上5000W以下的範圍內按照目的來選擇。
藉由從平面天線31經由微波透過板28來放射至處理容器1內的微波，在處理容器1內形成電磁場，分別使Ar氣體及O2氣體電漿化。此時，藉由微波從平面天線31的多數個微波放射孔32放射，可大略以1×1010~5×1012/cm3的高密度，且在晶圓W附近，生成大略1.2eV以下的低電子溫度的電漿。如此生成的電漿是離 子等對底層膜所產生的電漿損傷少。而且，藉由電漿中的活性種O2 +離子或O(1D2)自由基的作用來對晶圓W進行電漿氧化處理。亦即，使形成於晶圓W的溝槽內的襯裡SiN膜209的表面極薄地均一氧化，藉此取代膜中之不安定狀態的Si-N結合或遊離的N，形成Si-0結合，而形成襯裡SiON膜211。並且，此時，以氧不會擴散於矽與襯裡SiN膜209的界面之程度的電漿氧化條件來處理為理想。但，即使氧擴散至Si/SiN界面，只要是膜厚不增膜的程度，溝槽寬度及其深度便不太會變化，因此可想像幾乎沒有元件的通道長受到限制等的影響。
如以上般將襯裡SiN膜209氧化而改質成襯裡SiON膜211之後，從電漿處理裝置101搬出晶圓W，藉此完成對1片的晶圓W的處理。
<電漿氧化處理條件>
電漿氧化處理的處理氣體是使用包括稀有氣體及含氧氣體的氣體為理想。分別使用Ar氣體作為稀有氣體，使用O2氣體作為含氧氣體為理想。此時，O2氣體對全處理氣體的體積流量比率(O2氣體流量/全處理氣體流量的百分率)，由提高氧化速率的觀點來看，較理想設為1%以上80%以下的範圍內，更理想是設為1%以上70%以下的範圍內，最理想是設為1%以上15%以下的範圍內。處理氣體流量，例如Ar氣體的流量是100mL/min(sccm)以上2000mL/min(sccm)以下為理想，更理想是 1000mL/min(sccm)以上2000mL/min(sccm)以下的範圍內。O2氣體的流量是5mL/min(sccm)以上250mL/min(sccm)以下的範圍內為理想，更理想是20mL/min(sccm)以上250mL/min(sccm)以下的範圍內。由以上的流量範圍來設定成上述流量比為理想。
並且，處理壓力，由提高氧化速率的觀點來看，例如1.3Pa以上1000Pa以下的範圍內為理想，更理想是133Pa以上1000Pa以下的範圍內，最好是400Pa以上667Pa以下的範圍內。若電漿氧化處理的處理壓力未滿133Pa，則氧離子成分會變多，氧離子會擴散於襯裡SiN膜209中而到達Si/SiN界面，將Si氧化，因此實質形成增膜，溝槽寬度及其深度會變化，例如有時會發生元件的通道長受到限制等的影響。又，若處理壓力超過1000Pa，則因為氧自由基成分變多，所以有時會不夠充分地氧化襯裡SiN膜209，或不被均一地氧化，在溝槽207內以高溫來埋入SiO2膜時，對反應氣體中的氧之阻擋性會降低。
而且，微波的功率密度，由在電漿中使氧化活性種的O2 +離子或O(1D2)自由基有效率地生成的觀點來看，0.7W/cm2以上4.7W/cm2以下的範圍內為理想，更理想是1.4W/cm2以上3.5W/cm2的範圍內。另外，微波的功率密度是意指微波透過板28的面積每1cm2所被供給的微波功率(以下同樣)。例如在處理直徑200mm以上的晶圓W時，最好由1000W以上5000W以下的範圍內來將微波功率設定成上述功率密度。
並且，晶圓W的加熱溫度是例如將載置台2的溫度設定為200℃以上600℃以下的範圍內為理想，更理想是400℃以上600℃以下的範圍內。
而且，電漿氧化處理的處理時間並無特別加以制限，由氧不會擴散至Si/SiN界面的程度、或不會將氮膜全部形成氧化膜的觀點來看，例如1秒以上360秒以下的範圍內為理想，更理想是1秒以上60秒以下的範圍內。
以上的條件是作為處方來保存於控制部50的記憶部53。然後，製程控制器51會讀出該處方來往電漿處理裝置101的各構成部例如氣體供給裝置18、真空泵24、微波產生裝置39、加熱器電源5a等送出控制訊號，藉此以所望的條件來進行電漿氧化處理。
<基板處理系統>
說明有關可理想地利用於第2實施形態的電漿處理方法的基板處理系統。圖7是表示構成可在真空條件下連續地對晶圓W進行電漿氮化處理及電漿氧化處理的基板處理系統200的概略構成圖。此基板處理系統200是構成為多腔室構造的多腔室(cluster tool)。基板處理系統200的主要構成是具備：對晶圓W進行各種處理的4個製程模組100a，100b，101a，101b、及對於該等的製程模組100a，100b，101a，101b經由閘閥G1來連接的真空側搬送室103、及經由閘閥G2來連接至此真空側搬送室103的2個裝載鎖定室105a，105b、及對於該等2個裝載鎖 定室105a，105b經由閘閥G3來連接的裝載機單元107。
4個的製程模組100a，100b，101a，101b對於晶圓W可進行同內容的處理，或亦可進行各個不同內容的處理。本實施形態是在製程模組100a，100b藉由電漿處理裝置100(圖1)來電漿氮化處理晶圓W上的矽的溝槽的內壁面而形成襯裡SiN膜209。在製程模組101a，101b更藉由電漿處理裝置101(圖5)來將藉由電漿氮化處理所形成的襯裡SiN膜209予以電漿氧化處理。
在構成抽真空的真空側搬送室103設有作為第1基板搬送裝置的搬送裝置109，其係對於製程模組100a，100b，101a，101b或裝載鎖定室105a，105b進行晶圓W的交接。此搬送裝置109是具有配置成彼此對向的一對搬送臂部111a，111b。各搬送臂部111a，111b是以同一的旋轉軸作為中心，構成可伸縮及迴旋。並且，在各搬送臂部111a，111b的前端分別設有用以載置保持晶圓W的叉子113a，113b。搬送裝置109是在該等的叉子113a，113b上載置晶圓W的狀態下，在製程模組100a，100b，101a，101b間、或製程模組100a，100b，101a，101b與裝載鎖定室105a，105b之間進行晶圓W的搬送。
在裝載鎖定室105a，105b內分別設有載置晶圓W的載置台106a，106b。裝載鎖定室105a，105b是構成可切換真空狀態及大氣開放狀態。經由此裝載鎖定室105a，105b的載置台106a，106b，在真空側搬送室103與大氣側搬送室119(後述)之間進行晶圓W的交接。
裝載機單元107是具有：大氣側搬送室119，其係設有作為進行晶圓W的搬送的第2基板搬送裝置之搬送裝置117；3個的裝載埠LP，其係與此大氣側搬送室119鄰接配備；及定向機構121，其係與大氣側搬送室119的另一側面鄰接配備，作用進行晶圓W的位置測定的位置測定裝置。
大氣側搬送室119是具備例如使氮氣體或清淨空氣向下流(downflow)的循環設備(圖示省略)，維持清潔的環境。大氣側搬送室119是形成平面視矩形，沿著其長度方向設有導軌123。搬送裝置117可滑移地被此導軌123支撐。亦即，搬送裝置117是構成可藉由未圖示的驅動機構來沿著導軌123往X方向移動。此搬送裝置117是具有被配置成上下2段的一對搬送臂部125a，125b。各搬送臂部125a，125b是構成可伸縮及迴旋。在各搬送臂部125a，125b的前端分別設有作為載置晶圓W而保持的保持構件之叉子127a，127b。搬送裝置117是在該等的叉子127a，127b上載置晶圓W的狀態下，在裝載埠LP的晶圓卡匣CR、裝載鎖定室105a，105b及定向機構121之間進行晶圓W的搬送。
裝載埠LP是形成可載置晶圓卡匣CR。晶圓卡匣CR是構成以同間隔來多段載置收容複數片的晶圓W。
定向機構121是具備：藉由未圖示的驅動馬達來旋轉 的旋轉板133、及設於此旋轉板133的外周位置，用以檢測出晶圓W的周緣部的光學感測器135。
<晶圓處理的程序>
在基板處理系統200中是藉以下的程序來對晶圓W進行電漿氮化處理、及電漿氧化處理。首先，利用大氣側搬送室119的搬送裝置117的叉子127a，127b的其中任一個，由裝載埠LP的晶圓卡匣CR取出1片的晶圓W，在定向機構121對位之後，搬入至裝載鎖定室105a(或105b)。在晶圓W被載置於載置台106a(或106b)的狀態的裝載鎖定室105a(或105b)是閘閥G3會被關閉，內部會被減壓排氣成真空狀態。然後，閘閥G2會被開放，藉由真空側搬送室103內的搬送裝置109的叉子113a，113b來從裝載鎖定室105a(或105b)搬出晶圓W。
藉由搬送裝置109來從裝載鎖定室105a(或105b)搬出的晶圓W是首先被搬入至製程模組100a，100b的其中任一個，在關閉閘閥G1後對晶圓W進行電漿氮化處理。
其次，前述閘閥G1會被開放，形成有襯裡SiN膜209的晶圓W會藉由搬送裝置109來從製程模組100a(或100b)維持真空狀態下搬入至製程模組101a，101b的其中任一方。而且，在關閉閘閥G1之後對晶圓W進行電漿氧化處理，襯裡SiN膜209會被改質成襯裡SiON膜211。
其次，前述閘閥G1會被開放，形成有襯裡SiON膜211的晶圓W會藉由搬送裝置109來從製程模組101a(或 101b)維持真空狀態下搬出，搬入至裝載鎖定室105a(或105b)。然後，以和前述相反的程序，在裝載埠LP的晶圓卡匣CR收納處理完成的晶圓W，完成基板處理系統200對1片的晶圓W的處理。另外，基板處理系統200的各處理裝置的配置是只要能夠有效率地進行處理的配置即可，怎樣的配置構成皆可。而且，基板處理系統200的製程模組數並非限於4個，亦可為5個以上。
若根據本實施形態的電漿處理方法，則可在短時間的電漿處理，幾乎不使溝槽的寬度或深度變化地形成在高溫的熱氧化處理時對氧的擴散具有作為阻擋膜的機能之厚度1~10nm的範圍內的襯裡SiON膜211。因此，在各種半導體裝置的製造製程中，進行STI的元件分離時藉由適用本實施形態的電漿處理方法，可一面對應於微細化，一面提升半導體裝置的可靠度。
本實施形態的其他構成及效果是與第1實施形態同樣。
[實驗例]
其次，說明有關確認本發明的效果的實驗資料。
實驗1：
對矽基板進行以下的A~D的處理，形成SiN膜、SiON膜或SiO2膜之後，以700℃、750℃、800℃或850℃來分別進行30分鐘的熱氧化處理(以下有時記載成「高溫 熱氧化處理」)。測定高溫熱氧化處理後的各膜的膜厚的增膜量，評價作為對氧的擴散之阻擋膜的有效性。
[處理A；根據熱氧化處理之SiO2膜的形成]
以下述的條件來實施熱氧化處理，形成SiO2膜a。
<熱氧化處理條件>
處理溫度：800℃
處理時間：1800秒
膜厚(SO2)；約6nm
[處理B；根據熱氧化處理+電漿氮化處理之SiON膜的形成]
以和處理A同樣的條件來進行熱氧化處理之後，更以下述的條件來實施電漿氮化處理，形成SiON膜b。
<電漿氮化處理條件>
Ar氣體流量；350mL/min(sccm)
N2氣體流量；250mL/min(sccm)
處理壓力；26Pa
載置台的溫度；500℃
微波功率；2400W(功率密度；1.23W/cm2)
處理時間；240秒
膜厚(SiON)；約6nm
[處理C；根據電漿氮化處理之SiN膜的形成]
以下述的條件來實施電漿氮化處理，形成SiN膜c。
<電漿氮化處理條件>
Ar氣體流量；350mL/min(sccm)
N2氣體流量；250mL/min(sccm)
處理壓力；26Pa
載置台的溫度；500℃
微波功率；2400W(功率密度；1.23W/cm2)
處理時間；240秒
膜厚(SiON)；約4nm
[處理D；根據電漿氮化處理+電漿氧化處理之SiON膜的形成]
以和處理C同樣的條件來進行電漿氮化處理之後，更以下述的條件來實施電漿氧化處理，形成SiON膜d。
<電漿氧化處理條件>
Ar氣體流量；990mL/min(sccm)
O2氣體流量；10mL/min(sccm)
處理壓力；133Pa
載置台的溫度；500℃
微波功率；4000W(功率密度；2.04W/cm2)
處理時間；30秒
膜厚(SiON)；約4nm
將實驗結果顯示於圖8。圖8的縱軸是表示高溫熱氧化處理後的增膜量(=高溫熱氧化處理後的膜厚一高溫熱氧化處理前的膜厚)，橫軸是表示高溫熱氧化處理的溫度。由此圖8可知，根據處理A的SiO2膜a時，隨著高溫熱氧化處理的溫度上昇，增膜量會顯著地增大。隨高溫熱氧化處理的溫度上昇之增膜的傾向是有關藉由處理B(熱氧化處理後的電漿氮化處理)所形成的SiON膜b也被觀察到。另一方面，根據處理C(電漿氮化處理)的SiN膜c、根據處理D(電漿氮化處理後的電漿氧化處理)的SiON膜d是高溫熱氧化處理的增膜完全未被觀察到。
實驗2：
對矽基板，藉以下的條件，改變處理時間來進行電漿氮化處理，形成SiN膜之後，以700℃、750℃、800℃或850℃來分別進行30分鐘的高溫熱氧化處理。測定高溫熱氧化處理後的各膜的膜厚的增膜量，評價作為對氧的擴散之阻擋膜的有效性。
<電漿氮化處理條件>
Ar氣體流量；350mL/min(sccm)
N2氣體流量；250mL/min(sccm)
處理壓力；26Pa
載置台的溫度；500℃
微波功率；2400W(功率密度；1.23W/cm2)
處理時間；90秒、160秒、及240秒
在圖9顯示處理時間(橫軸)與SiN膜的膜厚(縱軸)的關係。並且，在圖10顯示處理時間別的增膜量。圖10的縱軸是表示高溫熱氧化處理後的增膜量(=高溫熱氧化處理後的膜厚一高溫熱氧化處理前的膜厚)，橫軸是表示高溫熱氧化處理的溫度。由圖9及圖10可知，隨著處理時間變長，SiN膜的膜厚增加，但根據高溫熱氧化處理的增膜量反而減少。由此結果，例如以4nm程度的膜厚來形成襯裡SiN膜時，可想像在上述電漿氮化處理條件中將處理時間設為90秒以上240秒以下的範圍內為理想，更理想是160秒以上240秒以下的範圍內。
實驗3：
對矽基板，藉以下的條件，改變處理壓力來進行電漿氮化處理，形成SiN膜之後，以850℃來分別進行30分鐘的高溫熱氧化處理。測定高溫熱氧化處理後的各膜的膜厚的增膜量，評價作為對氧的擴散之阻擋膜的有效性。
<電漿氮化處理條件>
Ar氣體流量；350mL/min(sccm)
N2氣體流量；250mL/min(sccm)
處理壓力；26Pa、667Pa、1066Pa
載置台的溫度；500℃
微波功率；2400W(功率密度；1.23W/cm2)
處理時間；240秒
在圖11顯示處理壓力別的增膜量。圖11的縱軸是表示高溫熱氧化處理後的增膜量(=高溫熱氧化處理後的膜厚一高溫熱氧化處理前的膜厚)，橫軸是表示處理壓力。由圖11可知，隨著處理壓力變大，根據高溫熱氧化處理的增膜量會變大。因此，可確認電漿氮化處理的處理壓力是越低越好。例如，為了將增膜量壓在20nm以下，可想像在上述電漿氮化處理條件中將處理壓力設為187Pa以下為理想，更理想是1.3Pa以上187Pa以下的範圍內，最好是1.3Pa以上40Pa以下的範圍內。
實驗4：
針對在實驗1的處理C及處理D所取得的SiN膜c及SiON膜d進行X線光電子分光(XPS)分析。將藉由XPS分析所測定後的SiN膜c及SiON膜d的化學組成輪廓顯示於圖12。圖12的縱軸是表示氮濃度及氧濃度(皆為原子%)，橫軸是表示來自膜表面(0nm)的深度。就SiN膜c而言，氮在膜厚方向幾乎均等地分布，但就SiON膜d而言，氮的峰值會移動至與Si的界面附近。就處理D的SiON膜d而言，藉由氮的峰值存在於界面附近，在高 溫熱氧化處理時，在氧朝Si界面擴散的途中會被攔在氮濃度高的領域，阻止與Si的結合，其結果可取得良好的阻擋性。
由以上的實驗結果，相當於本發明的第1實施形態之實施電漿氮化處理的處理C、及相當於第2實施形態之實施電漿氮化處理及電漿氧化處理的處理D，可確認SiN膜c及SiON膜d皆具有作為良好的阻擋膜之機能，可有效地防止高溫熱氧化處理之氧的擴散。如此對氧的擴散之阻擋機能並非只是膜組成的不同(SiON或SiN)可藉由與處理B的比較而理解。
[對STI製程的適用例]
其次，舉一例說明有關利用本發明的電漿處理方法來形成STI製程的元件分離構造的程序。圖13~圖18是表示STI製程的主要工程的晶圓表面附近的剖面圖。
首先，如圖13所示般，準備一依矽(矽層或矽基板)201及SiO2膜203、SiN膜205的順序層疊形成的晶圓W。其次，在SiN膜205上設置光阻劑層PR。而且，雖圖示省略，但實際以所欲形成溝槽的領域上的SiN205能夠露出的方式，藉由光微影蝕刻技術來使光阻劑層PR圖案化。而且，以被圖案化的光阻劑層PR作為光罩，如圖14所示般，至矽201表面露出為止，依序乾蝕刻SiN膜205及SiO2膜203。
其次，除去光阻劑層PR之後，以SiN膜205作為光 罩來乾蝕刻露出的矽201的表面，如圖15所示般形成溝槽207。
其次，對溝槽207的內壁面207a，藉由在第1實施形態所說明過的方法來實施電漿氮化處理，如圖16所示般，形成襯裡SiN膜209。另外，亦可藉由在第2實施形態所說明過的方法，在電漿氮化處理後進行電漿氧化處理，形成襯裡SiON膜211。襯裡SiN膜209(或襯裡SiON膜211)的膜厚是例如1~10nm的範圍內為理想，更理想是2~5nm的範圍內。
其次，如圖17所示般，從襯裡SiN膜209(或襯裡SiON膜211)的上面，以能夠充填溝槽207的方式形成埋入絕緣膜213。埋入絕緣膜213典型的是藉由高溫的熱氧化所形成的SiO2膜。在以後的工程，襯裡SiN膜209(或襯裡SiON膜211)是具有作為防止氧從埋入絕緣膜213侵入至矽201的內部之阻擋膜的機能。
其次，雖圖示省略，但實際至SiN膜205露出為止進行CMP，使埋入絕緣膜213的上部平坦化。而且，藉由濕蝕刻來除去SiN膜205、SiO2膜203、及埋入絕緣膜213的上部，如圖18所示般，形成目的之元件分離構造。就如此形成的元件分離構造而言，因為襯裡SiN膜209(或襯裡SiON膜211)會成為對氧的擴散之阻擋膜，所以可抑制溝槽207的周圍的矽被氧化。其結果，埋入絕緣膜213的增膜會被抑制，可一面對應於微細設計，一面提升元件分離構造的可靠度，且可使半導體裝置的可靠度提 升。
以上，敘述本發明的實施形態，但本發明並非限於上述實施形態，亦可實施各種的變形。例如，上述實施形態是在電漿氮化處理及電漿氧化處理使用RLSA方式的微波電漿處理裝置，但例如亦可使用ICP電漿方式、ECR電漿方式、表面反射波電漿方式、磁控管電漿方式等其他方式的電漿處理裝置。
又，被處理體的基板並非限於半導體晶圓，只要是具有形成溝槽的矽層之基板即可。例如亦可以平板顯示器用基板或太陽電池用基板等作為處理對象。
1‧‧‧處理容器
2‧‧‧載置台
3‧‧‧支撐構件
5‧‧‧加熱器
12‧‧‧排氣管
15‧‧‧氣體導入部
16‧‧‧搬出入口
18‧‧‧氣體供給裝置
19a‧‧‧惰性氣體供給源
19b‧‧‧含氮氣體供給源
19c‧‧‧含氧氣體供給源
24‧‧‧真空泵
28‧‧‧微波透過板
29‧‧‧密封構件
31‧‧‧平面天線
32‧‧‧微波放射孔
37‧‧‧導波管
37a‧‧‧同軸導波管
37b‧‧‧矩形導波管
39‧‧‧微波產生裝置
50‧‧‧控制部
51‧‧‧製程控制器
52‧‧‧使用者介面
53‧‧‧記憶部
100，101‧‧‧電漿處理裝置
200‧‧‧基板處理系統
201‧‧‧矽
203‧‧‧氧化矽膜(SiO2膜)
205‧‧‧氮化矽膜(SiN膜)
207‧‧‧溝槽
207a‧‧‧內壁面
209‧‧‧襯裡SiN膜
211‧‧‧襯裡SiON膜
W‧‧‧半導體晶圓(基板)
圖1是表示可使用在本發明的第1實施形態的電漿處理裝置之一例的概略剖面圖。
圖2是表示平面天線的構造的圖面。
圖3是表示控制部的構成例的說明圖。
圖4是本發明的第1實施形態的電漿處理方法的工程圖，(a)是表示電漿氮化處理前的被處理體的構造，(b)是表示電漿氮化處理後的被處理體的構造。
圖5是表示可使用在本發明的第2實施形態的電漿處理裝置之一例的概略剖面圖。
圖6是本發明的第2實施形態的電漿處理方法的工程圖，(a)是表示電漿氮化處理前的被處理體的構造，(b)是表示電漿氮化處理後的被處理體的構造，(c)是表示電漿 氧化處理後的被處理體的構造。
圖7是表示可使用在本發明的第2實施形態的基板處理系統的概略構成的平面圖。
圖8是表示實驗1的高溫熱氧化處理的處理溫度與增膜量的關係圖表。
圖9是表示實驗2的電漿氮化處理的處理時間與SiN膜的膜厚的關係圖表。
圖10是依電漿氮化處理的處理時間別來表示實驗2的高溫熱氧化處理的處理溫度與增膜量的關係圖表。
圖11是表示實驗3的電漿氮化處理的處理壓力與增膜量的關係圖表。
圖12是表示實驗4的XPS分析之SiN膜及SiON膜中的氮濃度及氧濃度的圖面。
圖13是說明STI製程之形成元件分離構造的程序的晶圓表面附近的剖面圖。
圖14是使矽表面露出的狀態的晶圓表面附近的剖面圖。
圖15是形成溝槽後的晶圓表面附近的剖面圖。
圖16是形成襯裡SiN膜(襯裡SiON膜)後的晶圓表面附近的剖面圖。
圖17是形成埋入絕緣膜的狀態的晶圓表面附近的剖面圖。
圖18是形成元件分離構造的晶圓表面附近的剖面圖。
1‧‧‧處理容器
1a‧‧‧底壁
1b‧‧‧側壁
2‧‧‧載置台
3‧‧‧支撐構件
4‧‧‧罩環
5‧‧‧加熱器
5a‧‧‧加熱器電源
6‧‧‧熱電偶
7‧‧‧襯裡
8‧‧‧擋板
8a‧‧‧排氣孔
9‧‧‧支柱
10‧‧‧開口部
11‧‧‧排氣室
11a‧‧‧空間
12‧‧‧排氣管
13‧‧‧蓋構件
13a‧‧‧支撐部
15‧‧‧氣體導入部
16‧‧‧搬出入口
18‧‧‧氣體供給裝置
19a‧‧‧惰性氣體供給源
19b‧‧‧含氮氣體供給源
20a、20b‧‧‧氣體管線
21a、21b‧‧‧質量流控制器
22a、22b‧‧‧開閉閥
24‧‧‧真空泵
27‧‧‧微波導入裝置
28‧‧‧微波透過板
29‧‧‧密封構件
31‧‧‧平面天線
32‧‧‧微波放射孔
33‧‧‧慢波材
34‧‧‧罩構件
34a‧‧‧水流路
35‧‧‧密封構件
36‧‧‧開口部
37‧‧‧導波管
37a‧‧‧同軸導波管
37b‧‧‧矩形導波管
38‧‧‧匹配電路
39‧‧‧微波產生裝置
40‧‧‧模式變換器
50‧‧‧控制部
100‧‧‧電漿處理裝置
W‧‧‧半導體晶圓(基板)
G1‧‧‧閘閥

Claims (7)

  1. 一種電漿處理方法，係於矽上所形成的溝槽內埋入絕緣膜，使前述絕緣膜平坦化而形成元件分離膜之STI法的元件分離中，在絕緣膜埋入至前述溝槽內之前，具有藉由電漿來氮化處理前述溝槽的內壁面的矽之電漿氮化處理工程，其特徵為：前述電漿氮化處理工程係藉由包括含氮氣體的處理氣體的電漿，在處理壓力為1.3Pa以上187Pa以下的範圍內，且含氮氣體對全處理氣體的體積流量比率為1%以上80%以下的範圍內的條件下進行，在前述溝槽的內壁面形成厚度1~10nm的範圍內的矽氮化膜。
  2. 如申請專利範圍第1項之電漿處理方法，其中，前述電漿氮化處理工程的處理壓力為1.3Pa以上40Pa以下的範圍內。
  3. 如申請專利範圍第1或2項之電漿處理方法，其中，在前述電漿氮化處理工程之後，更具有電漿氧化處理工程，其係藉由包括含氧氣體的處理氣體的電漿來氧化前述矽氮化膜，改質成矽氧氮化膜。
  4. 如申請專利範圍第3項之電漿處理方法，其中，前述電漿氧化處理工程的處理壓力為1.3Pa以上1000Pa以下的範圍內，含氧氣體對全處理氣體的體積流量比率為1%以上80%以下的範圍內。
  5. 如申請專利範圍第3或4項之電漿處理方法，其中，前述電漿氮化處理工程及前述電漿氧化處理工程係藉由 具有複數個孔的平面天線來導入微波至處理容器內而使電漿生成之電漿處理裝置所進行。
  6. 一種元件分離方法，係具備：在矽形成溝槽的工程、及在前述溝槽內埋入絕緣膜的工程、及使前述絕緣膜平坦化而形成元件分離膜的工程，其特徵為：在前述溝槽內埋入絕緣膜的工程之前，具有電漿氮化處理工程，其係藉由包括含氮氣體的處理氣體的電漿，在處理壓力為1.3Pa以上187Pa以下的範圍內，且含氮氣體對全處理氣體的體積流量比率為1%以上80%以下的範圍內的條件下，氮化處理前述溝槽的內壁面，形成厚度1~10nm的範圍內的矽氮化膜。
  7. 如申請專利範圍第6項之元件分離方法，其中，在前述電漿氮化處理工程之後，更具有電漿氧化處理工程，其係藉由包括含氧氣體的處理氣體的電漿來氧化前述矽氮化膜，改質成矽氧氮化膜。
TW101110793A 2011-03-31 2012-03-28 電漿處理方法及元件分離方法 TW201303999A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011080076A JP2012216632A (ja) 2011-03-31 2011-03-31 プラズマ処理方法、及び素子分離方法

Publications (1)

Publication Number Publication Date
TW201303999A true TW201303999A (zh) 2013-01-16

Family

ID=46927782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110793A TW201303999A (zh) 2011-03-31 2012-03-28 電漿處理方法及元件分離方法

Country Status (5)

Country Link
US (1) US20120252188A1 (zh)
JP (1) JP2012216632A (zh)
KR (1) KR20120112237A (zh)
CN (1) CN102738059A (zh)
TW (1) TW201303999A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104835775B (zh) * 2014-02-08 2018-01-30 中芯国际集成电路制造(上海)有限公司 一种浅沟道隔离结构的制备方法
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
CN105430862A (zh) * 2014-09-23 2016-03-23 北京北方微电子基地设备工艺研究中心有限责任公司 一种表面波等离子体设备
JP6523091B2 (ja) * 2015-07-24 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US20170186607A1 (en) * 2015-12-28 2017-06-29 United Microelectronics Corp. Method of forming a semiconductor device
US10483102B2 (en) * 2017-04-07 2019-11-19 Applied Materials, Inc. Surface modification to improve amorphous silicon gapfill
CN108735567B (zh) * 2017-04-20 2019-11-29 北京北方华创微电子装备有限公司 表面波等离子体加工设备
JP6836976B2 (ja) * 2017-09-26 2021-03-03 東京エレクトロン株式会社 プラズマ処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887798B2 (en) * 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
US7524774B2 (en) * 2003-09-26 2009-04-28 Tokyo Electron Limited Manufacturing method of semiconductor device, semiconductor manufacturing apparatus, plasma nitridation method, computer recording medium, and program
WO2006106666A1 (ja) * 2005-03-31 2006-10-12 Tokyo Electron Limited シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
TW200805501A (en) * 2006-05-22 2008-01-16 Tokyo Electron Ltd Method and apparatus for forming silicon oxide film
WO2008146805A1 (ja) * 2007-05-29 2008-12-04 Tokyo Electron Limited プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、およびプラズマ処理装置

Also Published As

Publication number Publication date
KR20120112237A (ko) 2012-10-11
CN102738059A (zh) 2012-10-17
US20120252188A1 (en) 2012-10-04
JP2012216632A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
KR101364834B1 (ko) 플라즈마 질화 처리 방법
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
KR100956705B1 (ko) 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
JP4633729B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
KR100997868B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US6897149B2 (en) Method of producing electronic device material
US7906440B2 (en) Semiconductor device manufacturing method and plasma oxidation method
TW201303999A (zh) 電漿處理方法及元件分離方法
WO2007139141A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
JP2006332555A (ja) プラズマ処理方法
JP4906659B2 (ja) シリコン酸化膜の形成方法
KR20100106576A (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
US20100093185A1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP5271702B2 (ja) シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
KR20120112244A (ko) 플라즈마 질화 처리 방법, 플라즈마 질화 처리 장치 및 반도체 장치의 제조 방법
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム