CN102881630A - 超低介电常数层的制作方法 - Google Patents
超低介电常数层的制作方法 Download PDFInfo
- Publication number
- CN102881630A CN102881630A CN2011101938241A CN201110193824A CN102881630A CN 102881630 A CN102881630 A CN 102881630A CN 2011101938241 A CN2011101938241 A CN 2011101938241A CN 201110193824 A CN201110193824 A CN 201110193824A CN 102881630 A CN102881630 A CN 102881630A
- Authority
- CN
- China
- Prior art keywords
- dielectric constant
- layer
- constant layer
- metal
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种超低介电常数层的制作方法，该方法包括：在硅片的金属层上沉积低介电常数层，采用光刻方式在所述低介电常数层上形成具有沟槽和通孔的图案的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述低介电常数层，形成沟槽和通孔；湿法清洗去除光刻胶层后，在沟槽和通孔沉积金属后，抛光金属至所述低介电常数层表面，在所述低介电常数层中形成金属连线；对所述低介电常数层采用紫外光照射，形成超低介电常数层；在具有金属连线的所述低介电常数层上沉积第二金属阻挡层后，抛光，覆盖住金属连线。本发明可以防止所制作的超低介电常数层中的介电常数材料的迁移。
Description
技术领域
本发明涉及半导体器件的制作领域，特别涉及一种超低介电常数层的制作方法。
背景技术
在半导体器件的制作过程中，需要制作层间介质。层间介质充当了各层金属间及第一金属层与半导体器件的硅衬底之间的介质材料。通常，层间介质都是采用二氧化硅作为材料的，但是寄生电阻值比较高，会影响最终制作的半导体器件的性能，尤其随着半导体技术的发展，半导体器件的特征尺寸越来越小，这种情况就越来越严重。因此，在介质层上增加了可以降低寄生电阻值的低介电常数层，该低介电常数层采用低介电常数材料，例如含有硅、氧、碳和氢元素的类似氧化物的黑钻石(black diamond，BD)等，这样就可以降低整个介质层的寄生电阻值。
为了更进一步地降低整个介质层的寄生电阻值，在低介电常数层的基础上出现了超低介电常数层，也就是对低介电常数层进行紫外线(UV)照射后，形成多孔结构的超低介电常数层，其的寄生电阻值可以比低介电常数层少40％。但是，将超低介电常数层作为层间介质，在后续制作金属连线的过程中，常常会引起介电常数材料的迁移，从而会提高寄生电阻值。
图1为现有技术制作具有金属连线的超低介电常数层的方法流程图，结合图2a～图2d所示的现有技术制作具有金属连线的超低介电常数层的结构简化剖面图，对该方法进行详细说明：
步骤101、在金属层11上沉积低介电常数层12，如图2a所示；
在本步骤之前，已经在硅片上制作了器件层，包括栅极及有源区等，然后在器件层之上制作金属层11，由于与本发明无关，在图2a中没有体现；
步骤102、对低介电常数层12采用UV照射，形成具有多孔结构的超低介电常数层12’，如图2b所示；
步骤103、对具有多孔结构的超低介电常数层12’进行光刻，也就是在超低介电常数层12’上依次涂覆抗反射层(BARC)13和光刻胶层14，然后对光刻胶层14进行曝光和显影，在光刻胶层14上形成金属通孔和沟槽的图案，如图2c所示；
步骤104、以具有金属通孔和沟槽的图案的光刻胶层14为掩膜，依次刻蚀BARC13和超低介电常数层12’，在超低介电常数层形成金属通孔和沟槽；
在本步骤中，由于超低介电常数层12’具有多孔结构，所以在刻蚀时由于对超低介电常数层12’的作用，会引起介电常数材料的迁移；
步骤105、湿法清洗去除剩余的光刻胶层14和BARC13，然后采用物理气相淀积(PVD，physical vapor deposition)方法在沟槽和通孔中沉积满金属，最后采用化学机械平坦化(CMP，chemical mechanical planarization)方式抛光超低介电常数层12’表面的金属，形成金属连线，如图2d所示；
在本步骤中，由于超低介电常数层12’具有多孔结构，所以由于在PVD方式沉积金属和CMP方式抛光金属过程中对超低介电常数层12’的作用，会引起介电常数材料的迁移。
从上述过程可以看出，由于超低介电常数层12’具有多孔结构，也就是结构比较稀疏，在刻蚀、PVC和CMP时就会对结构稀疏的超低介电常数层12’产生比较大影响，造成其中的介电常数材料的迁移，而其中的介电常数材料的迁移，又会使得超低介电常数层12’的寄生电阻值升高，会最终降低制作的半导体器件的性能。
发明内容
有鉴于此，本发明提供一种超低介电常数层的制作方法，该方法能够防止所制作的超低介电常数层中的介电常数材料的迁移。
为达到上述目的，本发明实施的技术方案具体是这样实现的：
一种超低介电常数层的制作方法，该方法包括：
在硅片的金属层上沉积低介电常数层，采用光刻方式在所述低介电常数层上形成具有沟槽和通孔的图案的光刻胶层；
以所述光刻胶层为掩膜，刻蚀所述低介电常数层，形成沟槽和通孔；
湿法清洗去除光刻胶层后，在沟槽和通孔沉积金属后，抛光金属至所述低介电常数层表面，在所述低介电常数层中形成金属连线；
对所述低介电常数层采用紫外光照射，形成超低介电常数层；
在具有金属连线的所述低介电常数层上沉积金属阻挡层后，抛光，覆盖住金属连线。
所述金属阻挡层为低介电常数层。
所述沉积金属阻挡层的厚度为100～3000埃。
所述抛光采用化学机械平坦化CMP方式进行，抛光后剩余的金属阻挡层的厚度为100～500埃。
所述对所述低介电常数层采用紫外光照射的时间为50～100秒，功率powder为100瓦。
所述抛光金属至所述低介电常数层表面的磨料为氨水NH4OH和双氧水的混合溶剂。
由上述技术方案可见，本发明在低介电常数层上先依次采用光刻、刻蚀、PVD及CMP方式制作金属连线后，再将低介电常数层采用UV照射形成超低介电常数层，这样，就不会像现有技术那样，在刻蚀、PVC和CMP时就会对已经形成的结构稀疏的超低介电常数层产生比较大影响，造成其中的介电常数材料的迁移。最后才将低介电常数层形成超低介电常数层，由于采用UV照射会收缩，使得金属连线高于超低介电常数层，所以还需要在具有金属连线的所述低介电常数层上沉积金属阻挡层后，抛光，覆盖住金属连线，防止金属连线短路。因此，本发明提供的方法防止所制作的超低介电常数层中的介电常数材料的迁移。
附图说明
图1为现有技术制作具有金属连线的超低介电常数层的方法流程图；
图2a～图2d为现有技术制作具有金属连线的超低介电常数层的结构简化剖面图；
图3为本发明制作具有金属连线的超低介电常数层的方法流程图；
图4a～4f为本发明制作具有金属连线的超低介电常数层的结构简化剖面图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
从现有技术可以看出，导致超低介电常数层其中的介电常数材料的迁移的原因是，在超低介电常数层中制作金属连线时会采用刻蚀、PVD和CMP，这些都会对结构稀疏的超低介电常数层产生比较大影响。因此，本发明为了克服这个问题，采用了在低介电常数层上先依次采用光刻、刻蚀、PVD及CMP方式制作金属连线后，再将低介电常数层采用UV照射形成超低介电常数层。由于低介电常数层的结构致密，所以不会在制作金属连线时采用的刻蚀、PVD和CMP产生影响，导致其中的介电常数材料的迁移，最后再制作超低介电常数层会进一步降低寄生电阻。
更进一步地，在由低介电常数层形成超低介电常数层时，会收缩，而形成在其中的金属连线不会收缩，这就会造成金属连线表面与最终形成的超低介电常数层表面不在同一平面上，而是高于超低介电常数层表面。为了克服这个问题，还需要在具有金属连线的所述低介电常数层上沉积金属阻挡层后，抛光，覆盖住金属连线。
在这里，金属阻挡层可以为低介电常数层或二氧化硅层。
图3为本发明制作具有金属连线的超低介电常数层的方法流程图，结合图4a～4f为本发明制作具有金属连线的超低介电常数层的结构简化剖面图，对本发明进行详细说明：
步骤301、在金属层11上沉积低介电常数层12，如图4a所示；
在本步骤之前，已经在硅片上制作了器件层，包括栅极及有源区等，然后在器件层之上制作金属层11，由于与本发明无关，在图4a中没有体现；
步骤302、对低介电常数层12进行光刻，也就是在低介电常数层12上依次涂覆BARC13和光刻胶层14，然后对光刻胶层14进行曝光和显影，在光刻胶层14上形成金属通孔和沟槽的图案，如图4b所示；
步骤303、以具有金属通孔和沟槽的图案的光刻胶层14为掩膜，依次刻蚀BARC13和低介电常数层12，在超低介电常数层形成金属通孔和沟槽；
步骤304、湿法清洗去除剩余的光刻胶层14和BARC13，然后采用PVD，方法在沟槽和通孔中沉积满金属，最后采用CMP方式抛光低介电常数层12表面的金属，形成金属连线，如图4c所示；
在该步骤中，为了在CMP时快速去除低介电常数层12表面的多余金属采用高选择比的磨料进行，该磨料为氨水(NH4OH)和双氧水的混合溶剂；
步骤305、对具有金属连线的低介电常数层12采用UV照射，形成具有金属连线的多孔结构的超低介电常数层12’，如图4d所示；
在该步骤中，UV照射时间为50～100秒，功率powder为100瓦；
在该步骤中，由于采用UV照射会收缩，使得金属连线高于超低介电常数层12’；
步骤306、在具有金属连线的低介电常数层12’上沉积金属阻挡层22。如图4e所示；
在本步骤中，沉积的金属阻挡层22的厚度为100～3000埃；
步骤307、对所沉积的金属阻挡层22抛光，覆盖住金属连线，如图4f所示；
在本步骤中，抛光采用CMP方式进行，抛光后剩余的金属阻挡层的厚度为100～500埃。
在该实施例中，BARC可以省略，且金属层的材料可以为铜。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种超低介电常数层的制作方法，该方法包括：
在硅片的金属层上沉积低介电常数层，采用光刻方式在所述低介电常数层上形成具有沟槽和通孔的图案的光刻胶层；
以所述光刻胶层为掩膜，刻蚀所述低介电常数层，形成沟槽和通孔；
湿法清洗去除光刻胶层后，在沟槽和通孔沉积金属后，抛光金属至所述低介电常数层表面，在所述低介电常数层中形成金属连线；
对所述低介电常数层采用紫外光照射，形成超低介电常数层；
在具有金属连线的所述低介电常数层上沉积金属阻挡层后，抛光，覆盖住金属连线。
2.如权利要去1所述的方法，其特征在于，所述金属阻挡层为低介电常数层。
3.如权利要求1或2所述的方法，其特征在于，所述沉积金属阻挡层的厚度为100～3000埃。
4.如权利要求3所述的方法，其特征在于，所述抛光采用化学机械平坦化CMP方式进行，抛光后剩余的金属阻挡层的厚度为100～500埃。
5.如权利要求1或2所述的方法，其特征在于，所述对所述低介电常数层采用紫外光照射的时间为50～100秒，功率powder为100瓦。
6.如权利要求1或2所述的方法，其特征在于，所述抛光金属至所述低介电常数层表面的磨料为氨水NH4OH和双氧水的混合溶剂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101938241A CN102881630A (zh) | 2011-07-12 | 2011-07-12 | 超低介电常数层的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101938241A CN102881630A (zh) | 2011-07-12 | 2011-07-12 | 超低介电常数层的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102881630A true CN102881630A (zh) | 2013-01-16 |
Family
ID=47482910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101938241A Pending CN102881630A (zh) | 2011-07-12 | 2011-07-12 | 超低介电常数层的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102881630A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104112702A (zh) * | 2013-04-18 | 2014-10-22 | 中芯国际集成电路制造(上海)有限公司 | 在半导体制造中降低超低k介电层损伤的方法 |
| CN104900580A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1610091A (zh) * | 2003-10-17 | 2005-04-27 | 学校法人早稻田大学 | 半导体多层布线板及其形成方法 |
| CN1832128A (zh) * | 2005-02-22 | 2006-09-13 | 国际商业机器公司 | 制造互连结构的方法及由其制造的互连结构 |
| US20090280637A1 (en) * | 2008-05-07 | 2009-11-12 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device including ultra low dielectric constant layer |
-
2011
- 2011-07-12 CN CN2011101938241A patent/CN102881630A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1610091A (zh) * | 2003-10-17 | 2005-04-27 | 学校法人早稻田大学 | 半导体多层布线板及其形成方法 |
| CN1832128A (zh) * | 2005-02-22 | 2006-09-13 | 国际商业机器公司 | 制造互连结构的方法及由其制造的互连结构 |
| US20090280637A1 (en) * | 2008-05-07 | 2009-11-12 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device including ultra low dielectric constant layer |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104112702A (zh) * | 2013-04-18 | 2014-10-22 | 中芯国际集成电路制造(上海)有限公司 | 在半导体制造中降低超低k介电层损伤的方法 |
| CN104112702B (zh) * | 2013-04-18 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 在半导体制造中降低超低k介电层损伤的方法 |
| CN104900580A (zh) * | 2014-03-04 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN104900580B (zh) * | 2014-03-04 | 2018-05-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100515671C (zh) | 化学机械研磨的流程与基底上铜层氧化物研磨制程 | |
| CN107665829B (zh) | 晶圆混合键合中提高金属引线制程安全性的方法 | |
| US9099400B2 (en) | Semiconductor device manufacturing methods | |
| TWI518765B (zh) | 改善化學機械硏磨平坦化的方法與裝置 | |
| CN105575887A (zh) | 互连结构的形成方法 | |
| TW201338225A (zh) | 製造元件之方法 | |
| CN104701143B (zh) | 用于鲁棒金属化剖面的双层硬掩模 | |
| US20140097539A1 (en) | Technique for uniform cmp | |
| CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
| CN102881630A (zh) | 超低介电常数层的制作方法 | |
| US8673768B2 (en) | Fabrication method for improving surface planarity after tungsten chemical mechanical polishing | |
| CN109887880B (zh) | 一种半导体连接结构及其制作方法 | |
| US9330989B2 (en) | System and method for chemical-mechanical planarization of a metal layer | |
| CN102881584A (zh) | 超低介电常数层的制作方法 | |
| US8354341B2 (en) | Method for forming an interconnect structure | |
| CN104821279B (zh) | 半导体器件的形成方法 | |
| KR100641992B1 (ko) | 구리 배선 형성 방법 | |
| CN103794545A (zh) | 一种制作金属互连线的方法 | |
| CN112259501B (zh) | 一种接触孔化学机械平坦化的优化方法 | |
| CN104302811B (zh) | 全部在一整合蚀刻中的金属硬掩模 | |
| CN105742183A (zh) | 半导体结构的形成方法 | |
| CN106971973B (zh) | 一种半导体器件及其制造方法、电子装置 | |
| JP2008251741A (ja) | 半導体装置の製造方法 | |
| CN103151300A (zh) | 一种去除硬质掩膜结构中缺陷的方法 | |
| KR100664788B1 (ko) | 반도체 소자의 금속막 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130116 |