TW201906081A - 射流組裝基板及製造此基板之方法 - Google Patents

射流組裝基板及製造此基板之方法 Download PDF

Info

Publication number
TW201906081A
TW201906081A TW107118945A TW107118945A TW201906081A TW 201906081 A TW201906081 A TW 201906081A TW 107118945 A TW107118945 A TW 107118945A TW 107118945 A TW107118945 A TW 107118945A TW 201906081 A TW201906081 A TW 201906081A
Authority
TW
Taiwan
Prior art keywords
transparent substrate
inorganic material
substrate
layer
inorganic
Prior art date
Application number
TW107118945A
Other languages
English (en)
Inventor
羅伯特艾倫 貝爾曼
拉傑許 瓦迪
Original Assignee
美商康寧公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商康寧公司 filed Critical 美商康寧公司
Publication of TW201906081A publication Critical patent/TW201906081A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/02—Surface treatment of glass, not in the form of fibres or filaments, by coating with glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment
    • C03C2218/328—Partly or completely removing a coating
    • C03C2218/33—Partly or completely removing a coating by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95122—Active alignment, i.e. by apparatus steering by applying vibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Micromachines (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

實施例關於具有一或更多井結構的基板，井結構之各者展現實質上垂直的側壁及實質上平坦的底部。

Description

射流組裝基板及製造此基板之方法
本申請案主張於2017年6月2日申請之美國臨時申請案第62/514,196號的優先權，此案之內容被本文所依賴並以引用之方式整體併入本文，如下文完整闡述一樣。
實施例關於具有一或更多井結構的基板，井結構之各者展現實質上垂直的側壁及實質上平坦的底部。
LED顯示器、LED顯示部件及陣列的LED裝置包括放置於橫跨顯示器或裝置之表面上界定的位置處的大量的二極體。射流組件可用以相對於基板組裝二極體。此組裝通常為隨機處理，藉此將LED裝置沉積於基板上的井中。使用傳統方式將此等井形成至基板的表面中通常依賴在沉積於玻璃基板上的聚合物薄膜中形成井。此等聚合物薄膜展現差的透明度及熱穩定度。差的透明度可導致從顯示器散發出黃或灰的色調。受限的熱穩定度限制與後續電氣接觸成形及鈍化的處理相容性。
因此，至少為了以上所述之原因，本領域中存在對用於在基板上製造實體結構之先進系統及方法的需求。
實施例關於具有一或更多井結構的基板，井結構之各者展現實質上垂直的側壁及實質上平坦的底部。
此發明內容僅提供本發明一些實施例的大致概觀。「在一個實施例中」、「根據一個實施例」、「在各種實施例中」、「在一或更多實施例中」、「在特定實施例中」及類似者的詞彙大致意謂著隨著此詞彙的特定特色、結構或特徵包括在本發明的至少一個實施例中，且可包括在本發明不只一個實施例中。更重要地，此等詞彙並非必須參考相同的實施例。本發明的許多其他實施例從以下詳細說明、隨附申請專利範圍及隨附圖式而將更為顯而易見。
實施例關於具有一或更多井結構的基板，井結構之各者展現實質上垂直的側壁及實質上平坦的底部。
本發明的各種實施例為射流組件基板。此等射流組件基板包括：透明基板及無機射流結構層。無機射流結構層佈置在透明基板上，且以無機材料形成。無機射流結構層包括複數個結構，各個結構暴露透明基板的頂部表面之一部分。
在上述實施例的一些實例中，透明基板以玻璃作成，且無機材料為二氧化矽。在上述實施例的各種實例中，複數個結構為井。在一些此等實例中，各個井的側壁相對於透明基板的頂部表面為實質上垂直的。在特定情況中，各個井的側壁從透明基板的頂部表面量測，展現大於91度且小於105度的角度。在其他特定情況中，各個井的側壁從透明基板的頂部表面量測，展現大於80度且小於90度的角度。
在上述實施例的一或更多實例中，藉由複數個結構之各者所暴露的透明基板的頂部表面為實質上平坦的。在上述實施例的各種實例中，電氣連接層佈置於透明基板與無機射流結構層之間，其中電氣連接層的一部分暴露於複數個結構之至少一者的底部處。在上述實施例其中複數個結構為井的一些實例中，各個井展現大於3微米的深度及大於40微米的寬度。在上述實施例的一些實例中，透明基板及無機材料的結合在高達攝氏600度的溫度下為機械穩定的。
本發明的其他實施例提供用於製造射流組件結構的方法。此等方法包括以下步驟：提供透明基板；在透明基板上沉積無機材料，以形成無機材料層；在無機材料層的頂部形成圖案化硬遮罩，其中對應於結構位置的開口暴露無機材料層之部分；及實行藉由圖案化硬遮罩引導的乾式蝕刻，以開啟無機材料層中延伸至透明基板的頂部表面的結構。
在上述實施例的一些實例中，透明基板以玻璃製成，且無機材料為二氧化矽。在上述實施例的各種實例中，於透明基板上沉積無機材料之步驟包括在透明基板上實行SiO2 的電漿強化的化學氣相沉積。此SiO2 的沉積可利用正矽酸四乙酯作為前驅物。包括但非限於矽烷、DABS、SiCl4 的其他前驅物可與不同實施例相關聯而使用。作為無機材料層的替代材料，組成物空間SiO2 -GeO2 -B2 O3 -P2 O5 中的氧化玻璃薄膜。仍為無機材料層的另一替代材料，可添加氟或氮陰離子至沉積的薄膜以生產例如SiO2 、SiON、PSG（SiO2 -P2 O5 ）或BPSG（SiO2 -B2 O3 -P2 O5 ）。在上述實施例的一或更多實例中，在無機材料層的頂部形成圖案化硬遮罩，其中對應於結構位置的開口暴露無機材料層之部分的步驟包括以下步驟：在無機材料層的頂部上沉積鎳；實行光蝕刻以界定開口；及實行濕式蝕刻以對應於開口暴露無機材料層之頂部表面的部分。
在上述實施例的各種實例中，濕式蝕刻選擇自以下構成之群組：反應離子蝕刻（RIE）、及電感耦合電漿及反應離子蝕刻（ICP-RIE）。在上述實施例的一或更多實例中，無機材料層中的結構為井，且各個井的側壁相對於透明基板的頂部表面為實質上垂直的。
在上述實施例的一或更多實例中，在無機材料層中藉由各個結構暴露的透明基板的頂部表面為實質上平坦的。在上述實施例的一些實例中，方法進一步包括以下步驟：在透明基板上沉積無機材料之前，於透明基板的頂部上形成電氣連接層，以在透明基板及電氣連接層兩者上形成無機材料層。在一些此等實例中，電氣連接層的一部分在無機材料層中的結構之至少一者的底部處藉由乾式蝕刻而暴露。
在上述實施例的一些實例中，在無機材料層中的結構為井，各個井具有大於3微米之深度及大於40微米之寬度。在上述實施例的一或更多實例中，透明基板及無機材料層的結合在高達攝氏600度的溫度下為機械穩定的。
本發明的各種實施例涉及大面積玻璃井板及用於製造此之方法。此等方法導致精確地圖案化井的陣列，其中平坦的底部適合用於藉由微裝置的流體自組裝來製作大面積的顯示器。井板以玻璃基板及無機層組成，其中藉由消減圖案化處理形成複數個井。因為選擇無機層以比玻璃基板更快地蝕刻，所以實現平坦的井。井的深度及側壁角度可如所需地在製作中調整，以促進製作且製成電氣接觸。當待自組裝的裝置為微發光二極體時，井板可設計成容納頂部及底部電氣接觸之一者或兩者。可藉由被動矩陣或主動矩陣任一者完成微發光二極體的驅動。可在形成井之前或形成井之後形成底部電氣接觸。在特定情況中，微發光二極體為圓柱形，具有數十微米的直徑及大於1且小於10微米的高度。如一特定範例，微發光二極體可展現約50微米的直徑及約5微米的高度。
轉向第1a圖，根據本發明的一或更多實施例，顯示射流組件系統100，其能夠在基板140的表面頂部移動由承載液體115及關於無機射流結構層190的複數個實體物件130所組成的懸浮液110。儘管關於第1a-1b圖所論述的範例聚焦於流體沉積的實體物件，包括射流結構層的基板可與其他組裝方法關聯使用，例如拾起及放置或其他變化。實體物件130可包括電子元件、二極體、微型LED及其他物件。在一些情況中，於基板140的頂部上沉積材料，以形成射流結構層190的未圖案化前身。接著在未圖案化材料上形成硬遮罩，暴露相對應至井142的區域。接著實行乾式蝕刻，以蝕刻井142至未圖案化材料中，下降至基板140的頂部表面。接著移除硬遮罩，留下射流結構層190。基板140及無機射流結構層190的塗佈、沉積或結合的其他建立可在基板140及射流結構層190之一或更多者上形成電子電路之前或之後來完成。在一些情況中，基板140及無機射流結構層190的結合可為剛性的，且在其他情況中，結合可為撓性的。如一個範例，此方式允許製作可容納大量微發光二極體裝置的大面積射流組件板，各個微發光二極體裝置沉積於井142之相應一者中，以形成顯示面板。此方式實用的其他範例可包括但非限於大面積照明及標牌、及射頻識別標籤。
在一些實施例中，用以形成基板140的材料為玻璃，且用以形成無機射流結構層190的材料為無機材料。玻璃及無機材料之結合經選擇使得對開啟井142所實行之乾式蝕刻的敏感性（即，以比另一者不同的速率來蝕刻一種材料）在無機材料中比在玻璃中更大，從而允許基板140的頂部表面使用作為乾式蝕刻處理的停止。在蝕刻敏感性中的此差異及使用基板140作為蝕刻停止導致井142具有藉由基板140的上部表面所界定的實質上平坦的底部。此外，藉由上述硬遮罩引導的乾式蝕刻處理之使用導致井142的側壁實質上垂直的。基板140的玻璃及無機射流結構層190的無機材料進一步經選擇以當暴露至大於攝氏600度（600℃）時為機械相容的。除此之外，此等處理溫度亦適於薄膜電晶體製作、焊料回流及共晶鍵合處理。
在一些情況中，實體物件130可為微型二極體，然而，在其他情況中，實體物件可為其他電子裝置或非電子裝置。轉向第1b圖，顯示基板140的表面的範例性頂部視圖199，其中井的陣列（顯視為圓形）延伸至射流結構層190中。各個井142具有直徑192及深度194。應注意，儘管井142在剖面中顯視為圓形，但亦可使用與不同實施例相關聯的其他形狀。舉例而言，可使用本發明的不同實施例支援例如方形、梯形的其他形狀或其他任意形狀。再者，儘管井142大致顯示為具有平滑、圓形的外部邊緣，部分歸因於類似於第1c圖中所顯示的硬遮罩所使用的材料之粒度，外部邊緣可展現一些粗糙度。在一個特定實施例中，硬遮罩以鎳（Ni）作成。
在一些實施例中，基板140為玻璃基板且形成於無機射流結構層190中的直徑192為40微米或更大，而直徑192之間具有500微米或更小的位移193。深度194大於3微米。應注意，儘管在一些實施例中，井的底部以基板140的頂部表面之一部分形成，其中在射流結構層190中形成穿孔，但在其他實施例中，基板140及無機射流結構層190為相同材料的單一層，其中界定的井142僅部分延伸穿過單一層。
在一些情況中，無機射流結構層190的厚度實質上等於實體物件130的高度，其中上述的蝕刻用以形成延伸至基板140的頂部表面之穿孔。在其他情況中，無機射流結構層190的厚度大於實體物件130的厚度，其中井142全部形成於射流結構層190之中。在其他情況中，射流結構層190的厚度小於實體物件的厚度。應注意可將具有不同尺寸、形狀、厚度及組成物之各種實體物件組裝至包括射流結構層的基板上。井142的入口開口大於實體物件130的寬度，使得僅一個實體物件130沉積在任何給定的井142中。應注意，儘管實施例論述沉積實體物件130至井142中，其他裝置或物件亦可根據本發明的不同實施例而沉積。
沉積裝置150在基板140的表面上沉積懸浮液110，其中懸浮液110藉由大壩結構的側面120保持在基板140的頂部。在一些實施例中，沉積裝置150為幫浦，而能夠進入懸浮液110的貯藏器。懸浮液移動裝置160攪拌佈置於基板140上的懸浮液110，使得實體物件130相對於基板140的表面移動。隨著實體物件130相對於基板140的表面移動，其沉積至井142中。在一些實施例中，懸浮液移動裝置160為以三維移動的刷子。基於此處所提供的揭露案，本領域技藝人士將理解可用以實行懸浮液移動裝置160之功能的各種裝置，包括但非限於幫浦。
捕捉裝置170包括延伸至懸浮液110中的入口，且能夠提取懸浮液110之部分，包括承載液體115及未沉積的實體物件130之部分，且返回提取的材料用於再次使用。在一些實施例中，捕捉裝置170為幫浦。在一些情況中，基板140及無機射流結構層190的結合使用下文關於第2-5圖所論述的一或更多處理來形成。
基板140及無機射流結構層190的結合不僅可展現例如顯示於射流組件系統100中之井142、射流通道或其他實體表面結構的實體特色，亦展現以上所論述的類似剛性或撓性的機械特徵，亦可經選擇或形成以展現特定光學特性。舉例而言，在光學特性的形式下，基板140及無機射流結構層190的結合可實質上維持透明的、具有不透明以阻擋或隔絕光的區域、具有特定光吸收的區域、或具有經控制的光散射的區域。基板140及無機射流結構層190的結合之圖案化可僅發生在如射流組件系統100中所顯示的頂部表面，或在頂部及底部表面兩者上。實體特色的二維形狀可使用適當的光罩控制，且在第1圖中顯示為完全垂直的實體結構的垂直側壁角度可經角度設計或者另外塑形。
轉向第2a-2b圖，根據本發明的一些實施例顯示包括井結構240之射流組件基板的部分的頂部視圖200及對應側視圖250。如所顯示，井結構240延伸至無機結構層210中，至基板220的頂部表面225。井結構240展現寬度230及深度270。井結構240的側壁245展現從頂部表面225所量測的側壁角度260。側壁245從頂部表面225實質上垂直地延伸。如此處所使用，「實質上垂直」一詞以其最廣泛的意義使用，意謂介於80度與110度之間的側壁角度260的任何值。再者，頂部表面225為實質上平坦的。如此處所使用，「實質上平坦」一詞以其最廣泛的意義使用，意謂具有小於200µm的TIR（總指標讀數或總指標偏差）之任何表面。
在一些實施例中，用以形成基板220的材料為玻璃，且用以形成無機結構層210的材料為無機材料。玻璃及無機材料之結合經選擇，使得對開啟井240所實行的對乾式蝕刻之敏感性（即，以比另一者不同的速率來蝕刻一種材料）在無機材料中比在玻璃中更大，從而允許基板220的頂部表面225使用作為乾式蝕刻處理的停止。在蝕刻敏感性中的此差異及使用基板220作為蝕刻停止導致井240具有藉由基板220的頂部表面225所界定的實質上平坦的底部。如下文關於第3圖中更完全地論述，藉由佈置於無機結構層210上的硬遮罩引導的乾式蝕刻處理導致井240的側壁245從頂部表面225具有實質上垂直的角度。基板220的玻璃及無機結構層210的無機材料進一步經選擇以當暴露至大於攝氏600度（600℃）之處理溫度時為機械相容的。除此之外，此等處理溫度亦適於薄膜電晶體製作、焊料回流及共晶鍵合處理。在一個特定實施例中，無機材料為二氧化矽。
轉向第2c圖，根據本發明的一些實施例，來自掃描電子顯微鏡之影像280顯示可達成的井240之實質上垂直的側壁245。如所顯示，側壁245的角度260從井240的頂部表面225量測為99又10分之2度。應注意，側壁245的此垂直性為使用此處所揭露之技術可達成的許多範例之一者。
轉向第3圖，根據本發明的各種實施例，流程圖300描繪在射流組件基板中用於形成井結構之方法。隨著流程圖300，形成透明基板（方塊305）。透明基板可為但非限於使用本領域中已知的處理形成的Corning Eagle XG®超薄玻璃基板。在特定實例中，Corning Eagle XG®超薄玻璃基板為700微米的厚度。基於此處所提供的揭露案，本領域中技藝人士將理解可與本發明的不同實施例關聯使用的其他透明基板及厚度。
接著在透明基板上沉積無機材料，以在透明基板上產生無機層（方塊310）。在一些實施例中，無機材料為二氧化矽，且無機層為5微米的厚度。在特定情況中，無機層藉由電漿強化的化學氣相沉積（PECVD）形成，而使用以下的處理條件：650W、13.56MHz RF、9Torr的壓力、210 mils間隙、透過38C TEOS 噴口的1250sccm He、600sccm的O2 及使用Applied Materials P5000攝氏390度的沉積溫度。基於此處所提供的揭露案，本領域中技藝人士將理解亦可與本發明的不同實施例關聯使用其他無機材料、厚度及成形處理。
在無機層上方形成硬遮罩（方塊315）。硬遮罩包括在無機層中待形成井之位置處暴露無機層的開口。在一些實施例中，硬遮罩為2000埃（Angstrom）厚度的鎳（Ni）層，其使用e束揮發沉積在無機層上。基於此處所提供的揭露案，本領域中技藝人士將理解亦可根據本發明的一或更多實施例使用其他硬遮罩材料、厚度及成形處理。
圖案化且蝕刻硬遮罩以界定井的位置（方塊320）。在一些情況中，使用光蝕刻以在硬遮罩中界定開口的位置。一旦完成光蝕刻之後，暴露硬遮罩至濕式蝕刻以開啟硬遮罩中的孔洞，從而於無機層中待形成井的位置處暴露無機層。在硬遮罩以鎳（Ni）形成的一個特定情況中，濕式蝕刻藉由將硬遮罩層暴露至硝酸、乙酸及硫酸的混和物而實行。上述混和物於攝氏60度下產生每秒500埃的蝕刻率。
使用硬遮罩作為引導且透明基板作為蝕刻停止施加乾式蝕刻處理，以在無機層中產生井（方塊325）。透明基板充當良好的蝕刻停止，其中透明基板比無機層對乾式蝕刻處理具有實質上更低的敏感性。因為透明基板比無機層對乾式蝕刻處理具有實質上更低的敏感性，所以所形成的井的深度實質上等於無機層的厚度，且井的底部為實質上平坦的。在一些情況中，乾式蝕刻處理為非等向乾式蝕刻處理，例如移除TEOS層而沒有微部件之射流組件所欲的實質下切的反應離子蝕刻（RIE）或電感耦合電漿及反應離子蝕刻（ICP-RIE）。在一些情況中，在無機層中乾式蝕刻井使用C4F8及O2來實行，其中無機層為TEOS。在此情況中，TEOS的蝕刻率及TEOS對Ni的蝕刻選擇性分別為大約3150A/min及35：1。
在形成井之後，從無機層剝離硬遮罩（方塊330）。此剝離步驟可使用用以在硬遮罩層中界定開口的相同的濕式蝕刻處理來完成。基於此處所提供的揭露案，本領域中技藝人士將理解可與本發明的不同實施例關聯使用各種剝離處理。所得到包括佈置於透明基板上之井的無機層形成射流組件基板。
轉向第4a-4b圖，根據本發明的一些實施例，顯示包括井結構440之一部分射流組件基板的頂部視圖400及對應側視圖450。如所顯示，井結構440延伸至無機結構層410中，至基板420的頂部表面425。井結構440展現寬度430及深度470。井結構440的側壁445展現從頂部表面425所量測的側壁角度460。側壁445從頂部表面425實質上垂直地延伸。再者，頂部表面425為實質上平坦的。電氣連接層444在頂部表面425上於井440的邊緣四周圖案化。如第4b圖中所顯示，電氣連接層444在無機結構層410下方部分地延伸，其中電氣連接層444的部分暴露在井440的底部處。
在一些實施例中，用以形成基板420的材料為玻璃，且用以形成無機結構層410的材料為無機材料。玻璃及無機材料之結合經選擇，使得對開啟井440所實行的對乾式蝕刻之敏感性（即，以比另一者不同的速率來蝕刻一種材料）在無機材料中比在玻璃中更大，從而允許基板420的頂部表面425使用作為乾式蝕刻處理的停止。在蝕刻敏感性中的此差異及使用基板420作為蝕刻停止導致井440具有藉由基板420的頂部表面425所界定的實質上平坦的底部。如下文關於第5圖中更完全地論述，藉由佈置於無機結構層410上的硬遮罩引導的乾式蝕刻處理導致井440的側壁445之側壁角度460從頂部表面425具有實質上垂直的角度。基板420的玻璃及無機結構層410的無機材料進一步經選擇以當暴露至大於攝氏600度（600℃）之處理溫度時為機械相容的。除此之外，此等處理溫度亦適於薄膜電晶體製作、焊料回流及共晶鍵合處理。在一個特定實施例中，無機材料為二氧化矽。
轉向第5圖，根據本發明的各種實施例，流程圖500描繪在射流組件基板中用於形成井結構之方法。隨著流程圖500，形成透明基板（方塊505）。透明基板可為但非限於使用本領域中已知的處理形成的Corning Eagle XG®超薄玻璃基板。在特定實例中，Corning Eagle XG®超薄玻璃基板為700微米的厚度。基於此處所提供的揭露案，本領域中技藝人士將理解可與本發明的不同實施例關聯使用的其他透明基板及厚度。
電氣連接層形成於透明基板的頂部（方塊510）。電氣連接層的成形可使用本領域中已知用於形成電氣接觸的任何處理來完成。一旦完成之後，電氣接觸將提供形成於透明基板上方之井的底部之連接性。基於此處所提供的揭露案，本領域中技藝人士將理解亦可與本發明的不同實施例關聯使用各種處理及材料，用於形成電氣連接層。
接著在透明基板及圖案化的電氣連接層上沉積無機材料，以在透明基板上產生無機層（方塊515）。在一些實施例中，無機材料為二氧化矽，且無機層為5微米的厚度。在特定情況中，無機層藉由在Applied Materials P5000上使用正矽酸四乙酯（TEOS）的PECVD沉積而形成。基於此處所提供的揭露案，本領域中技藝人士將理解亦可與本發明的不同實施例關聯使用其他無機材料、厚度及成形處理。
在無機層上方形成硬遮罩（方塊520）。硬遮罩包括在無機層中待形成井之位置處暴露無機層的開口。在一些實施例中，硬遮罩為2000埃（Angstrom）厚度的鎳（Ni）層，其使用e束揮發沉積在無機層上。基於此處所提供的揭露案，本領域中技藝人士將理解亦可根據本發明的一或更多實施例使用其他硬遮罩材料、厚度及成形處理。
圖案化且蝕刻硬遮罩以界定井的位置（方塊525）。在一些情況中，使用光蝕刻以在硬遮罩中界定開口的位置。一旦完成光蝕刻之後，暴露硬遮罩至濕式蝕刻以開啟硬遮罩中的孔洞，從而於無機層中待形成井的位置處暴露無機層。在硬遮罩以鎳（Ni）形成的一個特定情況中，濕式蝕刻藉由將硬遮罩層暴露至硝酸、乙酸及硫酸的混和物而實行。上述混和物於攝氏60度下產生每秒500埃的蝕刻率。
使用硬遮罩作為引導且透明基板作為蝕刻停止施加乾式蝕刻處理，以在無機層中產生井（方塊530）。透明基板充當良好的蝕刻停止，其中透明基板比無機層對乾式蝕刻處理具有實質上更低的敏感性。類似地，用於圖案化電氣連接層且在使用乾式蝕刻形成的井之底部處所暴露的材料經選擇，使其比無機層的材料對乾式蝕刻之敏感性更低。因為透明基板及電氣連接層兩者比無機層對乾式蝕刻處理具有實質上更低的敏感性，所以所形成的井的深度實質上等於無機層的厚度，且除了形成於透明基板的表面上之電氣連接層升高之外，井的底部為實質上平坦的。在一些情況中，乾式蝕刻處理為非等向乾式蝕刻處理，例如移除TEOS層而沒有微部件之射流組件所欲的實質下切的反應離子蝕刻（RIE）或電感耦合電漿及反應離子蝕刻（ICP-RIE）。在一些情況中，在無機層中乾式蝕刻井使用C4F8及O2來實行，其中無機層為TEOS。在此情況中，TEOS的蝕刻率及TEOS對Ni的蝕刻選擇性分別為大約5150A/min及55：1。
在形成井之後，從無機層剝離硬遮罩（方塊535）。此剝離步驟可使用用以在硬遮罩層中界定開口的相同的濕式蝕刻處理來完成。基於此處所提供的揭露案，本領域中技藝人士將理解亦可與本發明的不同實施例關聯使用各種剝離處理。所得到包括具有部分暴露的電氣連接層的井的無機層形成射流組件基板，該部分暴露的電氣連接層暴露於佈置於透明基板上之井中。
結論為，本發明提供用於在基板上形成結構的新穎的系統、裝置、方法及安排。儘管已於以上給定本發明的一或更多實施例之詳細說明，對本領域中技藝人士而言，各種替代、修改及等同物將為顯而易見的，而不會改變本發明之精神。此外，具有此等圖案化特色的基板可在各種裝置組裝方法中使用，包括射流組件、拾起及放置組件或其他方法。因此，以上說明不應視為對本發明之範疇的限制，本發明之範疇藉由隨附申請專利範圍界定。
100‧‧‧射流組件系統
110‧‧‧懸浮液
115‧‧‧承載液體
120‧‧‧側面
130‧‧‧實體物件
140‧‧‧基板
142‧‧‧井
150‧‧‧沉積裝置
160‧‧‧懸浮液移動裝置
170‧‧‧捕捉裝置
190‧‧‧射流結構層
192‧‧‧直徑
193‧‧‧位移
194‧‧‧深度
199‧‧‧頂部視圖
200‧‧‧頂部視圖
210‧‧‧無機結構層
220‧‧‧基板
225‧‧‧頂部表面
230‧‧‧寬度
240‧‧‧井結構
245‧‧‧側壁
250‧‧‧側視圖
260‧‧‧側壁角度
270‧‧‧深度
280‧‧‧影像
300‧‧‧流程圖
305-330‧‧‧方塊
400‧‧‧頂部視圖
410‧‧‧無機結構層
420‧‧‧基板
425‧‧‧頂部表面
430‧‧‧寬度
440‧‧‧井結構
444‧‧‧電氣連接層
445‧‧‧側壁
450‧‧‧側視圖
460‧‧‧側壁角度
470‧‧‧深度
500‧‧‧流程圖
505-535‧‧‧方塊
本發明之各種實施例的進一步理解可藉由參考說明書其餘部分中所述之圖式來實現。在圖式中，類似的元件符號貫穿數個圖式而使用以代表類似的部件。在一些實例中，由下標組成的子標記與元件符號相關聯以標誌多個類似部件之一者。當參考元件符號而未說明存在的子標記時，意圖代表所有此等多個類似的部件。
第1a-1b圖根據本發明的一或更多實施例，描繪能夠移動由承載液體及包括數個井而與射流組件基板有關之複數個實體物件組成的懸浮液之射流組件系統；
第1c圖根據本發明的一些實施例，為來自掃描電子顯微鏡的影像，顯示部分歸因於選擇用於硬遮罩之材料的粒度的井側壁的非均勻外部邊緣；
第2a-2b圖根據本發明的一些實施例，描繪井結構；
第2c圖根據本發明的一些實施例，為來自掃描電子顯微鏡的影像，顯示可達成的井的實質上垂直側壁；
第3圖為流程圖，描繪根據本發明的各種實施例，用於在射流組件基板中形成井結構之方法；
第4a-4b圖根據本發明的其他實施例，描繪井結構；及
第5圖為流程圖，描繪根據本發明的進一步實施例，用於在射流組件基板中形成井結構之方法。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (20)

  1. 一種射流組件基板，該射流組件基板包含： 一透明基板；及佈置於該透明基板上的一無機射流結構層，其中該無機射流結構層以一無機材料形成，且其中該無機射流結構層包括複數個結構，該等複數個結構之各者暴露該透明基板的一頂部表面的一部分。
  2. 如請求項1所述之射流組件結構，其中該透明基板以一第一類型的玻璃作成，且其中該無機材料為一第二類型的玻璃，該第二類型的玻璃展現不同於該第一類型的玻璃之對蝕刻的一敏感性（susceptibility）。
  3. 如請求項1所述之射流組件基板，其中該等複數個結構為井，且其中該等井之各者的一側壁相對於該透明基板的該頂部表面為實質上垂直的。
  4. 如請求項3所述之射流組件基板，其中該等井之各者的該側壁從該透明基板的該頂部表面量測，展現大於91度且小於105度之一角度。
  5. 如請求項3所述之射流組件基板，其中該等井之各者的該側壁從該透明基板的該頂部表面量測，展現大於80度且小於90度之一角度。
  6. 如請求項1所述之射流組件基板，其中藉由該等複數個結構之各者暴露的該透明基板的該頂部表面為實質上平坦的。
  7. 如請求項1所述之射流組件基板，其中一電氣連接層佈置於該透明基板與該無機射流結構層之間，其中該電氣連接層之一部分暴露於該等複數個結構之至少一者的底部處。
  8. 如請求項1所述之射流組件基板，其中該等複數個結構為井，該等井之各者具有大於3微米的一深度及大於40微米的一寬度。
  9. 如請求項1所述之射流組件基板，其中該透明基板及該無機材料的一結合在高達攝氏600度的溫度下為機械穩定的。
  10. 一種製造一射流組件基板之方法，該方法包含以下步驟： 提供一透明基板；在該透明基板上方沉積一無機材料，以形成一無機材料層；在該無機材料層的頂部形成一圖案化硬遮罩，其中對應於結構位置的開口暴露該無機材料層之部分；及實行藉由該圖案化硬遮罩引導的一乾式蝕刻，以開啟該無機材料層中延伸至該透明基板的一頂部表面的結構。
  11. 如請求項10所述之方法，其中該透明基板以一第一類型的玻璃製成，且其中該無機材料為一第二類型的玻璃，該第二類型的玻璃展現不同於該第一類型的玻璃之對蝕刻的一敏感性。
  12. 如請求項11所述之方法，其中在該透明基板上沉積該無機材料之步驟包括以下步驟：在該透明基板上實行正矽酸四乙酯的電漿強化的化學氣相沉積。
  13. 如請求項10所述之方法，其中在該無機材料層的頂部形成該圖案化硬遮罩，其中對應於結構位置的開口暴露該無機材料層之部分的步驟包括以下步驟： 在該無機材料層的頂部上沉積鎳；實行光蝕刻以界定該等開口；及實行一濕式蝕刻以對應於該等開口暴露該無機材料層之一頂部表面的部分。
  14. 如請求項10所述之方法，其中該乾式蝕刻選擇自以下構成之群組：一反應離子蝕刻（RIE）、及一電感耦合電漿及反應離子蝕刻（ICP-RIE）。
  15. 如請求項10所述之方法，其中在該無機材料層中的該等結構為井，且其中該等井之各者的一側壁相對於該透明基板的該頂部表面為實質上垂直的。
  16. 如請求項10所述之方法，其中在該無機材料層中藉由該等結構之各者暴露的該透明基板的該頂部表面為實質上平坦的。
  17. 如請求項10所述之方法，該方法進一步包含以下步驟： 在該透明基板上沉積該無機材料之前，於該透明基板的頂部上形成一電氣連接層，以在該透明基板及該電氣連接層兩者上形成該無機材料層。
  18. 如請求項17所述之方法，其中該電氣連接層的一部分在該無機材料層中的該等結構之至少一者的底部處藉由該乾式蝕刻而暴露。
  19. 如請求項10所述之方法，其中在該無機材料層中的該等結構為井，該等井之各者具有大於3微米之一深度及大於40微米之一寬度。
  20. 如請求項10所述之方法，其中該透明基板及該無機材料層的一結合在高達攝氏600度的溫度下為機械穩定的。
TW107118945A 2017-06-02 2018-06-01 射流組裝基板及製造此基板之方法 TW201906081A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762514196P 2017-06-02 2017-06-02
US62/514,196 2017-06-02

Publications (1)

Publication Number Publication Date
TW201906081A true TW201906081A (zh) 2019-02-01

Family

ID=64456116

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107118945A TW201906081A (zh) 2017-06-02 2018-06-01 射流組裝基板及製造此基板之方法

Country Status (6)

Country Link
US (1) US11257728B2 (zh)
JP (1) JP2020527850A (zh)
KR (1) KR20200004442A (zh)
CN (1) CN110741470A (zh)
TW (1) TW201906081A (zh)
WO (1) WO2018222938A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4012755A1 (en) * 2020-12-11 2022-06-15 Samsung Electronics Co., Ltd. Micro-semiconductor chip wetting align apparatus
EP4266386A1 (en) * 2021-06-30 2023-10-25 Samsung Electronics Co., Ltd. Inorganic light-emitting element, display module, and manufacturing method therefor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6527964B1 (en) * 1999-11-02 2003-03-04 Alien Technology Corporation Methods and apparatuses for improved flow in performing fluidic self assembly
US6520627B2 (en) * 2000-06-26 2003-02-18 Hewlett-Packard Company Direct imaging polymer fluid jet orifice
JP2004119620A (ja) 2002-09-25 2004-04-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7572385B2 (en) * 2003-11-17 2009-08-11 Micron Technology, Inc. Method of forming micro-lenses
JP5057981B2 (ja) * 2005-09-05 2012-10-24 シャープ株式会社 半導体装置及びその製造方法並びに表示装置
KR100763894B1 (ko) * 2006-03-21 2007-10-05 삼성에스디아이 주식회사 Ｌｅｄ 칩을 이용한 디스플레이 장치의 제조방법
CN101043059A (zh) * 2006-03-24 2007-09-26 中国科学院半导体研究所 采用衬底表面粗化技术的倒装结构发光二极管制作方法
US7988875B2 (en) * 2007-02-08 2011-08-02 Applied Materials, Inc. Differential etch rate control of layers deposited by chemical vapor deposition
GB0722750D0 (en) * 2007-11-20 2008-01-02 Cambridge Display Technology O Organic thin film transistors active matrix organic optical devices and emthods of making the same
US9328417B2 (en) * 2008-11-01 2016-05-03 Ultratech, Inc. System and method for thin film deposition
US9196603B2 (en) 2011-05-10 2015-11-24 Imec Method for fluid guided self-assembly of microcomponents
JP5292456B2 (ja) * 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法
US9799592B2 (en) * 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
CN102945832B (zh) * 2012-11-20 2016-08-17 上海华虹宏力半导体制造有限公司 闪存器件的形成方法
US9371982B2 (en) * 2013-08-15 2016-06-21 Maxim Integrated Products, Inc. Glass based multichip package
US20150364651A1 (en) * 2014-06-12 2015-12-17 Toshiba Corporation Flip-Chip Light Emitting Diode Assembly With Relief Channel
US9892944B2 (en) * 2016-06-23 2018-02-13 Sharp Kabushiki Kaisha Diodes offering asymmetric stability during fluidic assembly
US9722145B2 (en) * 2015-06-24 2017-08-01 Sharp Laboratories Of America, Inc. Light emitting device and fluidic manufacture thereof
US9917226B1 (en) * 2016-09-15 2018-03-13 Sharp Kabushiki Kaisha Substrate features for enhanced fluidic assembly of electronic devices

Also Published As

Publication number Publication date
US20200194323A1 (en) 2020-06-18
KR20200004442A (ko) 2020-01-13
WO2018222938A1 (en) 2018-12-06
US11257728B2 (en) 2022-02-22
CN110741470A (zh) 2020-01-31
JP2020527850A (ja) 2020-09-10

Similar Documents

Publication Publication Date Title
TWI785052B (zh) 包括穿透孔洞貫孔的組件基板及其製作方法
US10626492B2 (en) Mask assembly for thin film deposition and method of manufacturing the same
WO2009154173A1 (ja) 多段型基板の製造方法
US6458494B2 (en) Etching method
US20150091140A1 (en) Multiple silicon trenches forming method for mems sealing cap wafer and etching mask structure thereof
US8486608B2 (en) Printing substrate for liquid crystal display, and manufacturing method thereof
TW201906081A (zh) 射流組裝基板及製造此基板之方法
JP2006509229A (ja) ディスプレイの製造方法
JPH07506227A (ja) エッチング可能な基板における完全な外部コーナー作成のためのミクロ機械加工方法
US20130069731A1 (en) Method of multi-stage substrate etching and terahertz oscillator manufactured using the same method
KR100273704B1 (ko) 반도체기판제조방법
TW201933301A (zh) 可撓性顯示器及其製造方法
US10062674B1 (en) Systems and methods for display formation using photo-machinable material substrate layers
JP2008284656A (ja) 構造体の製造方法
KR102088584B1 (ko) Mems 멤브레인 구조체 및 그 제조방법
CN102120561B (zh) 形成晶圆穿通孔的方法
US20230031623A1 (en) Corrugated high-resolution shadow masks
WO2023138081A1 (en) Corrugated high-resolution shadow masks
KR20050045879A (ko) 마이크로 렌즈의 제조 방법, 고체 촬상 소자의 제조 방법및 고체 촬상 소자
CN110520392B (zh) 制造由玻璃支承件支承的金属薄膜的方法
KR101386004B1 (ko) 웨이퍼 접합 기술을 활용한 마이크로 그리드 구조물 제조 방법
JP2005254637A (ja) 撥水性構造およびその製造方法
JP2005089771A (ja) 撥水性構造およびその製造方法
CN103130177A (zh) 一种悬浮结构mems器件及其制造方法
KR20070050783A (ko) 오엘이디 디스플레이 소자의 격벽 형성방법