CN102592561B - 栅极驱动电路 - Google Patents
栅极驱动电路 Download PDFInfo
- Publication number
- CN102592561B CN102592561B CN 201210067721 CN201210067721A CN102592561B CN 102592561 B CN102592561 B CN 102592561B CN 201210067721 CN201210067721 CN 201210067721 CN 201210067721 A CN201210067721 A CN 201210067721A CN 102592561 B CN102592561 B CN 102592561B
- Authority
- CN
- China
- Prior art keywords
- switch element
- coupled
- unit
- voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 40
- 238000004146 energy storage Methods 0.000 claims description 18
- 238000007600 charging Methods 0.000 claims description 8
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 12
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 12
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 12
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Images
Landscapes
- Shift Register Type Memory (AREA)
- Electronic Switches (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Power Conversion In General (AREA)
Abstract
栅极驱动电路包括二输入单元、上拉单元、进位单元及下拉单元。该二输入单元系用来输出驱动控制电压,该上拉单元是用来根据该驱动控制电压上拉栅极信号,该进位单元是用以输出启始脉冲信号,该下拉单元是用来下拉该驱动控制电压。该下拉单元包括第一开关单元、第二开关单元、第三开关单元及第四开关单元。该第二开关单元是用以根据该启始脉冲信号下拉该第一开关单元的控制端的电位,该第四开关单元是用以根据该启始脉冲信号下拉该第三开关单元的控制端的电位,以通过分别关闭该第一开关单元及该第三开关单元来停止下拉该驱动控制电压。
Description
技术领域
本发明是有关于一种栅极驱动电路,尤指一种低漏电的栅极驱动电路。
背景技术
液晶显示装置(Liquid Crystal Display,LCD)是目前广泛使用的一种平面显示器,其具有外型轻薄、省电以及无辐射等优点。液晶显示装置的工作原理是利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状态,用以改变液晶层的透光性,再配合背光模组所提供的光源以显示影像。一般而言,液晶显示装置包括多个像素单元、源极驱动器以及移位暂存器电路。源极驱动器是用来提供多个数据信号至多个像素单元。移位暂存器电路包括多个级栅极驱动电路以产生多个栅极信号馈入多个像素单元,据以控制多个数据信号的写入运作。因此,栅极驱动电路即为控制数据信号写入操作的关键性元件。
然而,习知的移位暂存器在操作时,由于电晶体特性,特别是当工作环境的温度升高时,栅极驱动电路往往会产生漏电路径,漏电的情形更为显著,导致栅极驱动电路因漏电过大而无法持续进行传输。
发明内容
本发明的实施例是关于一种栅极驱动电路,该栅极驱动电路包括第一输入单元、第二输入单元、上拉单元、进位单元及下拉单元。该第一输入单元是用来接收第一启始脉冲信号,以输出驱动控制电压。该第二输入单元是用来接收第二启始脉冲信号,以输出该驱动控制电压。该上拉单元具有耦接于该第一输入单元及该第二输入单元的控制端,用以接收***时脉信号的第一端,及耦接于栅极线的第二端,该上拉单元是用来根据该驱动控制电压与该***时脉信号上拉栅极信号。该进位单元具有耦接于该第一输入单元及该第二输入单元的控制端,用以接收该***时脉信号的第一端,及用来根据该驱动控制电压与该***时脉信号以输出第三启始脉冲信号的第二端。该下拉单元是耦接于该第一输入单元、该第二输入单元与共电压端,用来将该驱动控制电压下拉至第一预设电压,该下拉单元包括第一开关单元、第二开关单元、第三开关单元及第四开关单元。该第一开关单元具有耦接于该第一输入单元及该第二输入单元的第一端,用来接收第四启始脉冲信号的控制端,及耦接于该共电压端的第二端。该第二开关单元是用以根据该第三启始脉冲信号下拉该第一开关单元的控制端至第二预设电压。该第三开关单元具有耦接于该第一输入单元及该第二输入单元的第一端,用来接收第五启始脉冲信号的控制端,及耦接于该共电压端的第二端。该第四开关单元是用以根据该第三启始脉冲信号下拉该第三开关单元的控制端至该第二预设电压。
另包括一第一控制单元,用以产生一第一控制信号,该第一控制单元包括:一第五开关单元,具有一用来接收一第一时脉信号的第一端,一控制端,及一用来输出该第一控制信号的第二端;一第六开关单元,具有一耦接于该第五开关单元的第二端的第一端,一用来接收该驱动控制电压控制端,及一耦接于该共电压端的第二端;一第七开关单元,具有一用来接收该第一时脉信号的一第一端,一用来接收该第一时脉信号的控制端,及一耦接于该第五开关单元的控制端的第二端;及一第八开关单元,具有一耦接于该第五开关单元的控制端的第一端,一用来接收该驱动控制电压的控制端,及一耦接于该共电压端的第二端。
另包括一第一辅助下拉单元,该第一辅助下拉单元包括:一第九开关单元,具有一耦接于该第一输入单元及该第二输入单元的第一端,一耦接于该第五开关单元的第二端的控制端,及一耦接至该共电压端或该栅极线的第二端;及一第十开关单元,具有一耦接于该栅极线的第一端,一耦接于该第五开关单元的第二端的控制端,及一耦接于该共电压端的第二端。
另包括一第二控制单元,用以产生一第二控制信号该第二控制单元包括:一第十一开关单元,具有一用来接收一第二时脉信号的第一端,一控制端,及一用来输出该第二控制信号的第二端;一第十二开关单元,具有一耦接于该第十一开关单元的第二端的第一端,一用来接收该驱动控制电压的控制端,及一耦接于该共电压端的第二端;一第十三开关单元,具有一用来接收该第二时脉信号的第一端,一用来接收该第二时脉信号的控制端,及一耦接于该第十一开关单元的控制端的第二端;及一第十四开关单元,具有一耦接于该第十三开关单元的第二端的第一端,一用来接收该驱动控制电压的控制端,及一耦接于该共电压端的第二端;其中当该驱动控制电压是为低位准时,该第二时脉信号与该第一时脉信号在逻辑上是为反相。
另包括一第二辅助下拉单元,该第二辅助下拉单元包括:一第十五开关单元,具有一耦接于该第一输入单元及该第二输入单元的第一端,一耦接于该第十一开关单元的第二端的控制端,及一耦接于该共电压端或该栅极线的第二端;及一第十六开关单元,具有一耦接于该栅极线的第一端,一耦接于该第十一开关单元的第二端的控制端,及一耦接于该共电压端的第二端。
该第二预设电压是为一偏负电压,且该第二预设电压是低于该第一预设电压,用以下拉该第一开关单元及该第三开关单元的控制端的电位。
另包括一储能单元,具有一耦接于该第一输入单元与该第二输入单元的第一端,及一耦接于该栅极线的第二端,用来根据该驱动控制电压执行一充电程序或一放电程序。
该第二开关单元具有一耦接于该第一开关单元的控制端的第一端,一用来接收该第三启始脉冲信号的控制端,及一用来接收该第二预设电压的第二端;该第四开关单元具有一耦接于该第三开关单元的控制端的第一端,一用来接收该第三启始脉冲信号的控制端,及一用来接收该第二预设电压的第二端。
本发明的另一实施例是关于一种栅极驱动电路产生栅极信号的方法,该栅极驱动电路包括第一输入单元、第二输入单元、上拉单元、进位单元及下拉单元。该下拉单元包括第一开关单元,第二开关单元,第三开关单元及第四开关单元。该方法包括使用该第一输入单元接收第一启始脉冲信号及使用该第二输入单元接收第二启始脉冲信号,并输出驱动控制电压;该上拉单元根据该驱动控制电压与***时脉信号上拉该栅极信号;该进位单元根据该驱动控制电压与该***时脉信号以输出第三启始脉冲信号;当该第三启始脉冲信号开启该第二开关单元时,将该第一开关单元的控制端的电压下拉至第二预设电压;当第四启始脉冲信号开启该第一开关单元时,关闭该第二开关单元,并开启该第一开关单元以将该驱动控制电压下拉至第一预设电压;当第五启始脉冲信号开启该第三开关单元时,将该驱动控制电压下拉至该第一预设电压;及当该第三启始脉冲信号开启该第四开关单元时,将该第三开关单元的控制端的电压下拉至该第二预设电压,以关闭该第三开关单元。
该栅极驱动电路另包括一第一辅助下拉单元及一第一控制单元,该方法另包括:当该驱动控制电压是为低位准且一第一时脉信号是为高位准时,该第一控制单元开启该第一辅助下拉单元,以将该驱动控制电压及该栅极信号下拉至该第一预设电压;及当该驱动控制电压是为高位准且该第一时脉信号是为低位准时,该第一控制单元关闭该第一辅助下拉单元。
该栅极驱动电路另包括一第二辅助下拉单元及一第二控制单元,该方法另包括:当该驱动控制电压是为低位准且一第二时脉信号是为高位准时,该第二控制单元开启该第二辅助下拉单元,以将该驱动控制电压及该栅极信号下拉至该第一预设电压;及当该驱动控制电压是为高位准且该第二时脉信号是为低位准时,该第二控制单元关闭该第二辅助下拉单元;其中当该驱动控制电压是为低位准时,该第二时脉信号与该第一时脉信号在逻辑上是为反相。
另包括使用该第二预设电压下拉该第一开关单元及该第三开关单元的控制端的电位,其中该第二预设电压是为一偏负电压,且该第二预设电压是低于该第一预设电压。
该栅极驱动电路另包括一储能单元,该方法另包括:将该第一启始脉冲信号及该第二启始脉冲信号设为高位准,以对该储能单元充电。
本发明的另一实施例是关于一种栅极驱动电路,包括输入单元、上拉单元及下拉单元。该输入单元包括第一开关单元及第二开关单元。该第一开关单元具有用以接收第一驱动控制电压的控制端,耦接于第一***时脉信号的第一端,及第二端。该第二开关单元具有耦接于该第一开关单元的第二端的控制端,用以接收第一栅极信号的第一端,及用以输出第二驱动控制电压的第二端。该上拉单元具有耦接于该第二开关单元的第二端的控制端,用以接收第二***时脉信号的第一端,及耦接于栅极线的第二端。该上拉单元是用来根据该第二驱动控制电压与该第二***时脉信号上拉第二栅极信号。该下拉单元是耦接于该输入单元与共电压端,用来将该第二驱动控制电压下拉至第一预设电压,该下拉单元包括第三开关单元及第四开关单元。该第三开关单元具有耦接于该第二开关单元的第二端的第一端,用来接收第三驱动控制电压的控制端,及耦接于该共电压端的第二端。该第四开关单元是用以根据该第二栅极信号下拉该第三开关单元的控制端至第二预设电压。
另包括一第一控制单元,用以产生一第一控制信号,该第一控制单元包括:一第五开关单元,具有一用来接收一第一时脉信号的第一端,一控制端,及一用来输出该第一控制信号的第二端;一第六开关单元,具有一耦接于该第五开关单元的第二端的第一端,一用来接收该第二驱动控制电压的控制端,及一耦接于该共电压端的第二端;一第七开关单元,具有一用来接收该第一时脉信号的第一端,一用来接收该第一时脉信号的控制端,及一耦接于该第五开关单元的控制端的第二端;及一第八开关单元,具有一耦接于该第五开关单元的控制端的第一端,一用来接收该第二驱动控制电压的控制端,及一耦接于该共电压端的第二端。
另包括一第一辅助下拉单元,该第一辅助下拉单元包括:一第九开关单元,具有一耦接于该输入单元的第一端,一耦接于该第五开关单元的第二端的控制端,及一耦接至该共电压端或该栅极线的第二端;及一第十开关单元,具有一耦接于该栅极线的第一端,一耦接于该第五开关单元的第二端的控制端,及一耦接于该共电压端的第二端。
另包括一第二控制单元,用以产生一第二控制信号,该第二控制单元包括:一第十一开关单元,具有一用来接收一第二时脉信号的第一端,一控制端,及一用来输出该第二控制信号的第二端;一第十二开关单元,具有一耦接于该第十一开关单元的第二端的第一端,一用来接收该第二驱动控制电压的控制端,及一耦接于该共电压端的第二端;一第十三开关单元,具有一用来接收该第二时脉信号的第一端,一用来接收该第二时脉信号的控制端,及一耦接于该第十一开关单元的控制端的第二端;及一第十四开关单元,具有一耦接于该第十三开关单元的第二端的第一端,一用来接收该第二驱动控制电压的控制端,及一耦接于该共电压端的第二端;其中当该第二驱动控制电压是为低位准时,该第二时脉信号与该第一时脉信号在逻辑上是为反相。
另包括一第二辅助下拉单元,该第二辅助下拉单元包括:一第十五开关单元,具有一耦接于该输入单元的第一端,一耦接于该第十一开关单元的第二端的控制端,及一耦接于该共电压端或该栅极线的第二端;及一第十六开关单元,具有一耦接于该栅极线的第一端,一耦接于该第十一开关单元的第二端的控制端,及一耦接于该共电压端的第二端。
该第二预设电压是为一偏负电压,且该第二预设电压是低于该第三开关单元的控制端的电位,用以下拉该第三开关单元的控制端的电位。
另包括一储能单元,具有一耦接于该输入单元的第一端,及一耦接于该栅极线的第二端,用来根据该第二驱动控制电压执行一充电程序或一放电程序。
另包括一第二下拉单元,包括:一第十七开关单元,具有一耦接于该栅极线的第一端,一用来接收该第三栅极信号的控制端,及一耦接于该共电压端的第二端;及一第十八开关单元,具有一耦接于该第十七开关单元的控制端的第一端,一用来接收该第二栅极信号的控制端,及一用来接收该第二预设电压的第二端。
该第四开关单元具有一耦接于该第三开关单元的控制端的第一端,一用来接收该第二栅极信号的控制端,及一用来接收该第二预设电压的第二端。
本发明的另一实施例是关于一种栅极驱动电路产生栅极信号的方法。该栅极驱动电路包括输入单元、上拉单元及下拉单元。该输入单元包括第一开关单元及第二开关单元。该下拉单元包括第三开关单元及第四开关单元。该方法包括当第一驱动控制电压开启该第一开关单元时,将第一***时脉信号传至该第二开关单元的控制端;当该第一***时脉信号开启该第二开关单元时,将第一栅极信号输出为第二驱动控制电压;当该第二驱动控制电压开启该上拉单元时,使用第二***时脉信号上拉第二栅极信号;当该第二栅极信号开启该第四开关单元时,将该第三开关单元的控制端的电压下拉至第二预设电压;及当第三栅极信号开启该第三开关单元时,关闭该第四开关单元,并开启该第三开关单元以将该第二驱动控制电压下拉至第一预设电压。
该栅极驱动电路另包括一第一辅助下拉单元及一第一控制单元,该方法另包括:当该第二驱动控制电压是为低位准且一第一时脉信号是为高位准时,该第一控制单元开启该第一辅助下拉单元,以将该第二驱动控制电压及该第二栅极信号下拉至该第一预设电压;及当该第二驱动控制电压是为高位准且该第一时脉信号是为低位准时,该第一控制单元关闭该第一辅助下拉单元。
该栅极驱动电路另包括一第二辅助下拉单元及一第二控制单元,该方法另包括:当该第二驱动控制电压是为低位准且一第二时脉信号是为高位准时,该第二控制单元开启该第二辅助下拉单元,以将该第二驱动控制电压及该第二栅极信号下拉至该第一预设电压;及当该第二驱动控制电压是为高位准且该第二时脉信号是为低位准时,该第二控制单元关闭该第二辅助下拉单元;
其中当该第二驱动控制电压是为低位准时,该第二时脉信号与该第一时脉信号在逻辑上是为反相。
另包括使用该第二预设电压下拉该第三开关单元的控制端的电位,其中该第二预设电压是为一偏负电压,且该第二预设电压是低于该第一预设电压。
该栅极驱动电路另包括一储能单元,该方法另包括:将该第二驱动控制电压设为高位准,以对该储能单元充电。
本发明上述诸实施例的栅极驱动电路于操作时将不会产生漏电路径,且当工作环境的温度升高时,本发明诸实施例的栅极驱动电路也不会因漏电过大而无法持续进行传输。
附图说明
图1是为本发明第一实施例第N级栅极驱动电路的示意图。
图2是为本发明第二实施例第N级栅极驱动电路的示意图。
图3是为本发明第三实施例第N级栅极驱动电路的示意图。
图4是为本发明第四实施例第N级栅极驱动电路的示意图。
图5是为本发明第五实施例第N级栅极驱动电路的示意图。
图6是为本发明第六实施例第N级栅极驱动电路的示意图。
附图标记说明
具体实施方式
请参考图1,图1是为本发明第一实施例第N级栅极驱动电路100的示意图。如图1所示,第N级栅极驱动电路100包括第一输入单元1 0、第二输入单元20、上拉单元30、进位单元40、下拉单元50、储能单元80、第一控制单元110及第一辅助下拉单元120。第一输入单元10是用来接收第一启始脉冲信号(start pulse signal)ST(N-1),以输出驱动控制电压Q。第二输入单元20是用来接收第二启始脉冲信号ST(N+1),以输出驱动控制电压Q。上拉单元30具有耦接于第一输入单元10及第二输入单元20的控制端,用以接收***时脉信号HC n的第一端,及耦接于第N条栅极线60的第二端。上拉单元30是用来根据驱动控制电压Q与***时脉信号HC_n上拉栅极信号N。进位单元40具有耦接于第一输入单元10及第二输入单元20的控制端,用以接收***时脉信号HC_n的第一端,及用来根据驱动控制电压Q与***时脉信号HC_n以输出第三启始脉冲信号STN的第二端。下拉单元50是耦接于第一输入单元10、第二输入单元20与共电压端VSS,用来将驱动控制电压Q下拉至第一预设电压Vss。下拉单元50包括第一开关单元M1、第二开关单元M2、第三开关单元M3及第四开关单元M4。第一开关单元M1具有耦接于第一输入单元10及第二输入单元20的第一端,用来接收第四启始脉冲信号ST(N+2)的控制端,及耦接于共电压端VSS的第二端。第二开关单元M2是用以根据第三启始脉冲信号STN下拉第一开关单元M1的控制端至第二预设电压V2。第二开关单元M2具有耦接于第一开关单元M1的控制端的第一端,用来接收第三启始脉冲信号STN的控制端,及用来接收第二预设电压V2的第二端。第三开关单元M3具有耦接于第一输入单元10及第二输入单元20的第一端,用来接收第五启始脉冲信号ST(N-2)的控制端,及耦接于共电压端VSS的第二端。第四开关单元M4是用以根据第三启始脉冲STN信号下拉第三开关单元M3的控制端至第二预设电压V2。第四开关单元M4具有耦接于第三开关单元M3的控制端的第一端,用来接收第三启始脉冲信号STN的控制端,及用来接收第二预设电压V2的第二端。
在第一实施例中,第一预设电压Vss是为低电位,第二预设电压V2可为低于第一预设电压Vss的偏负电位,用以下拉第一开关单元M1及第三开关单元M3的控制端的电位,且第二预设电压V2可视为一直流位准。虽然在第一实施例中,第二开关单元M2与第四开关单元M4是同为耦接至第二预设电压V2的设置,然而,第二开关单元M2与第四开关单元M4亦可以为耦接至不同电位的设置,而不受限于第一实施例的范例。
当第N级栅极驱动电路100的传输方式是先由第N级栅极驱动电路100输出信号至第N条栅极线60,再使第N+1级的栅极驱动电路输出信号至第N+1条栅极线时,第二开关单元M2会先被第三启始脉冲信号STN开启,而后第一开关单元M1再被第四启始脉冲信号ST(N+2)开启。当第二开关单元M2先被第三启始脉冲信号STN开启时,第一开关单元M1的控制端的电压将被下拉至第二预设电压V2,因而关闭第一开关单元M1,使栅极驱动电压Q不致发生经由第一开关单元至共电压端VSS漏电的情形,确保第N条栅极线60所收到的信号具有正确的波形。之后当第一开关单元M1的控制端再被第四启始脉冲信号ST(N+2)开启时,此时第三启始脉冲信号STN将切换至低位准,因此第二开关单元M2会被关闭,而将驱动控制电压Q下拉至第一预设电压Vss,据以将上拉单元30及进位单元40关闭。
当第N级栅极驱动电路100的传输方式是先由第N级栅极驱动电路100输出信号至第N条栅极线60,再使第N-1级的栅极驱动电路输出信号至第N-1条栅极线时,第三开关单元M3会先被第五启始脉冲信号ST(N-2)开启,而后第四开关单元M4再被第三启始脉冲信号STN开启。当第三开关单元M3先被第五启始脉冲信号ST(N-2)开启时,此时第三启始脉冲信号STN是低位准,因此第四开关单元M4会被关闭,而驱动控制电压Q会被下拉至第一预设电压Vss,据以将上拉单元30及进位单元40关闭。之后当第四开关单元M4被第三启始脉冲信号STN开启时,第三开关单元M3的控制端的电压将被下拉至第二预设电压V2,因而关闭第三开关单元M3,使栅极驱动电压Q不致发生经由第三开关单元M3至共电压端VSS漏电的情形,确保第N条栅极线60所收到的信号具有正确的波形。
第一控制单元110是用以产生第一控制信号K,第一控制单元110包括第五开关单元M5、第六开关单元M6、第七开关单元M7及第八开关单元M8。第五开关单元M5具有用来接收第一时脉信号CLK1的第一端,及用来输出第一控制信号K的第二端。第六开关单元M6具有耦接于第五开关单元M5的第二端的第一端,用来接收驱动控制电压Q的控制端,及耦接于共电压端VSS的第二端。第七开关单元M7具有用来接收第一时脉信号CLK1的第一端,用来接收第一时脉信号CLK1的控制端,及耦接于第五开关单元M5的控制端的第二端。第八开关单元M8具有耦接于第五开关单元M5的控制端的第一端,用来接收驱动控制电压Q的控制端,及耦接于共电压端VSS的第二端。
第一辅助下拉单元120包括第九开关单元M9及第十开关单元M10。第九开关单元M9具有耦接于第一输入单元10及第二输入单元20的第一端,耦接于第五开关单元M5的第二端的控制端,及耦接至共电压端VSS或第N条栅极线60的第二端。第十开关单元M10具有耦接于第N条栅极线60的第一端,耦接于第五开关单元M5的第二端的控制端,及耦接于共电压端VSS的第二端。
当驱动控制电压Q是为低位准且第一时脉信号CLK1是为高位准时,第六开关单元M6及第八开关单元M8会被关闭,且第五开关单元M5及第七开关单元M7会被开启,因此第五开关单元M5的第二端的第一控制信号K是高位准,而开启了第一辅助下拉单元120中的第九开关单元M9及第十开关单元M10,以将驱动控制电压Q及栅极信号N皆下拉至第一预设电压Vss,因而加速关闭上拉单元30及进位单元40。
当驱动控制电压Q是为高位准且第一时脉信号CLK1是为低位准时,第六开关单元M6及第八开关单元M8会被开启,且第五开关单元M5及第七开关单元M7会被关闭,因此第五开关单元M5的第二端的第一控制信号K会被拉至第一预设电压Vss而呈现低位准,而关闭第一辅助下拉单元120中的第九开关单元M9及第十开关单元M10,使栅极驱动电压Q不致发生经由第九开关单元M9至共电压端VSS漏电的情形,且栅极信号N也不致发生经由第十开关单元M10至共电压端VSS漏电的情形,确保第N条栅极线60所收到的信号具有正确的波形。
储能单元80具有耦接于第一输入单元10与第二输入单元20的第一端,及耦接于第N条栅极线60的第二端,用来根据驱动控制电压Q执行一充电程序或一放电程序。例如,当第一启始脉冲信号ST(N-1)及第二启始脉冲信号ST(N+1)是为高位准时,驱动控制电压Q会被拉至高位准而对储能单元80充电。
在第一实施例中,当第三启始脉冲信号STN为第N级栅极驱动电路100的启始脉冲信号时,第一启始脉冲信号ST(N-1)可为第N-1级栅极驱动电路的启始脉冲信号,第二启始脉冲信号ST(N+1)可为第N+1级栅极驱动电路的启始脉冲信号,第四启始脉冲信号ST(N+2)可为第N+2级栅极驱动电路的启始脉冲信号,且第五启始脉冲信号ST(N-2)可为第N-2级栅极驱动电路的启始脉冲信号。
请参考图2,图2是为本发明第二实施例第N级栅极驱动电路200的示意图。如图2所示,第N级栅极驱动电路200与第N级栅极驱动电路100的差别在于,第N级栅极驱动电路200另包括第二控制单元130及第二辅助下拉单元140。第二控制单元130是用以产生第二控制信号P,第二控制单元130包括第十一开关单元M11、第十二开关单元M12、第十三开关单元M13及第十四开关单元M14。第十一开关单元M11具有用来接收第二时脉信号CLK2的第一端,及用来输出第二控制信号P的第二端。第十二开关单元M12具有耦接于第十一开关单元M11的第二端的第一端,用来接收驱动控制电压Q的控制端,及耦接于共电压端VSS的第二端。第十三开关单元M13具有用来接收第二时脉信号CLK2的第一端,用来接收第二时脉信号CLK2的控制端,及耦接于第十一开关单元M11的控制端的第二端。第十四开关单元M14具有耦接于第十三开关单元M13的第二端的第一端,用来接收驱动控制电压Q的控制端,及耦接于共电压端VSS的第二端。
第二辅助下拉单元140包括第十五开关单元M15及第十六开关单元M16。第十五开关单元M15具有耦接于第一输入单元10及第二输入单元20的第一端,耦接于第十一开关单元M11的第二端的控制端,及耦接于共电压端VSS或第N条栅极线60的第二端。第十六开关单元M16具有耦接于第N条栅极线60的第一端,耦接于第十一开关单元M11的第二端的控制端,及耦接于共电压端VSS的第二端。
当驱动控制电压Q是为低位准且第二时脉信号CLK2是为高位准时,第十二开关单元M12及第十四开关单元M14会被关闭,且第十一开关单元M11及第十三开关单元M13会被开启,因此第十一开关单元M11的第二端的第二控制信号P是高位准,而开启了第二辅助下拉单元140中的第十五开关单元M15及第十六开关单元M16,以将驱动控制电压Q及栅极信号N皆下拉至第一预设电压Vss,因而加速关闭上拉单元30及进位单元40。
当驱动控制电压Q是为高位准且第二时脉信号CLK2是为低位准时,第十二开关单元M12及第十四开关单元M14会被开启,且第十一开关单元M11及第十三开关单元M13会被关闭,因此第十一开关单元M11的第二端的第二控制信号P会被拉至第一预设电压Vss而呈现低位准,而关闭第二辅助下拉单元140中的第十五开关单元M15及第十六开关单元M16,使栅极驱动电压Q不致发生经由第十五开关单元M15至共电压端VSS漏电的情形,且栅极信号N也不致发生经由第十六开关单元M16至共电压端VSS漏电的情形,确保第N条栅极线60所收到的信号具有正确的波形。
当驱动控制电压Q是为低位准时,第二时脉信号CLK2与第一时脉信号CLK1在逻辑上是为反相,因此在第N级栅极驱动电路200中,可交替地通过第一控制单元110控制第一辅助下拉单元120,及通过第二控制单元130控制第二辅助下拉单元140,将驱动控制电压Q及栅极信号N皆下拉至第一预设电压Vss,故可避免单独地长期使用第一控制单元110及第一辅助下拉单元120,而对第五开关单元M5、第六开关单元M6、第七开关单元M7、第八开关单元M8、第九开关单元M9及第十开关单元M10造成电荷堆积现象,导致开启第五开关单元M5、第六开关单元M6、第七开关单元M7、第八开关单元M8、第九开关单元M9及第十开关单元M10时需要更大的电压。
在第二实施例中,当第三启始脉冲信号STN为第N级栅极驱动电路200的启始脉冲信号时,第一启始脉冲信号ST(N-1)可为第N-1级栅极驱动电路的启始脉冲信号,第二启始脉冲信号ST(N+1)可为第N+1级栅极驱动电路的启始脉冲信号,第四启始脉冲信号ST(N+2)可为第N+2级栅极驱动电路的启始脉冲信号,且第五启始脉冲信号ST(N-2)可为第N-2级栅极驱动电路的启始脉冲信号。
请参考图3,图3是为本发明第三实施例第N级栅极驱动电路300的示意图。如图3所示,第N级栅极驱动电路300包括输入单元310、上拉单元330、第一下拉单元350、第一控制单元410、第一辅助下拉单元420及储能单元380。输入单元310包括第一开关单元M1及第二开关单元M2。第一开关单元M1具有用以接收第一驱动控制电压Q(n-1)的控制端,及用以接收第一***时脉信号HC4的第一端。第二开关单元M2具有耦接于第一开关单元M1的第二端的控制端,用以接收第一栅极信号G(n-1)的第一端,及用以输出第二驱动控制电压Q(n)的第二端。上拉单元330具有耦接于第二开关单元M2的第二端的控制端,用以接收第二***时脉信号HCl的第一端,及耦接于第N条栅极线360的第二端。上拉单元330是用来根据第二驱动控制电压Q(n)与第二***时脉信号HCl上拉第二栅极信号G(n)。第一下拉单元350是耦接于输入单元310与共电压端VSS,用来将第二驱动控制电压Q(n)下拉至第一预设电压Vss。第一下拉单元350包括第三开关单元M3及第四开关单元M4。第三开关单元M3具有耦接于第二开关单元M2的第二端的第一端,用来接收第三栅极信号G(n+2)的控制端,及耦接于共电压端VSS的第二端。第四开关单元M4是用以根据第二栅极信号G(n)下拉第三开关单元M3的控制端至第二预设电压V2。
在第三实施例中,第一预设电压Vss是一低电位,第二预设电压V2可为低于第一预设电压Vss的偏负电位,用以下拉第三开关单元M3的控制端的电位,且第二预设电压V2可视为一直流位准。
当第N级栅极驱动电路300进行传输时,第四开关单元M4会先被第二栅极信号G(n)开启,而后第三开关单元M3再被第三栅极信号G(n+2)开启。当第四开关单元M4先被第二栅极信号G(n)开启时,第三开关单元M3的控制端的电压将被下拉至第二预设电压V2,因而关闭第三开关单元M3,使第二驱动控制电压Q(n)不致发生经由第三开关单元M3至共电压端VSS漏电的情形,确保第N条栅极线360所收到的信号具有正确的波形。之后当第三开关单元M3的控制端再被第三栅极信号G(n+2)开启时,此时第二栅极信号G(n)将切换至低位准,因此第四开关单元M4会被关闭,而将第二驱动控制电压Q(n)下拉至第一预设电压Vss,据以将上拉单元330关闭。
第一控制单元410是用以产生第一控制信号K(n),第一控制单元410包括第五开关单元M5、第六开关单元M6、第七开关单元M7及第八开关单元M8。第五开关单元M5具有用来接收第一时脉信号CLK1的第一端,及用来输出第一控制信号K(n)的第二端。第六开关单元M6具有耦接于第五开关单元M5的第二端的第一端,用来接收第二驱动控制电压Q(n)的控制端,及耦接于共电压端VSS的第二端。第七开关单元M7具有用来接收第一时脉信号CLK1的第一端,用来接收第一时脉信号CLK1的控制端,及耦接于第五开关单元M5的控制端的第二端。第八开关单元M8具有耦接于第五开关单元M5的控制端的第一端,用来接收第二驱动控制电压Q(n)的控制端,及耦接于共电压端VSS的第二端。
第一辅助下拉单元420包括第九开关单元M9及第十开关单元M10。第九开关单元M9具有耦接于第二开关单元M2的第二端的第一端,耦接于第五开关单元M5的第二端的控制端,及耦接至共电压端VSS或第N条栅极线360的第二端。第十开关单元M10具有耦接于第N条栅极线360的第一端,耦接于第五开关单元M5的第二端的控制端,及耦接于共电压端VSS的第二端。
当第二驱动控制电压Q(n)是为低位准且第一时脉信号CLK1是为高位准时,第六开关单元M6及第八开关单元M8会被关闭,且第五开关单元M5及第七开关单元M7会被开启,因此第五开关单元M5的第二端的第一控制信号K(n)是高位准,而开启了第一辅助下拉单元420中的第九开关单元M9及第十开关单元M10,以将第二驱动控制电压Q(n)及第二栅极信号G(n)皆下拉至第一预设电压Vss,因而加速关闭上拉单元330。
当第二驱动控制电压Q(n)是为高位准且第一时脉信号CLK1是为低位准时,第六开关单元M6及第八开关单元M8会被开启,且第五开关单元M5及第七开关单元M7会被关闭,因此第五开关单元M5的第二端的第一控制信号K(n)会被拉至第一预设电压Vss而呈现低位准,而关闭第一辅助下拉单元420中的第九开关单元M9及第十开关单元M10,使第二驱动控制电压Q(n)不致发生经由第九开关单元M9至共电压端VSS漏电的情形,且第二栅极信号G(n)也不致发生经由第十开关单元M10至共电压端VSS漏电的情形,确保第N条栅极线360所收到的信号具有正确的波形。
储能单元380具有耦接于第二开关单元M2的第二端的第一端,及耦接于第N条栅极线360的第二端,用来根据第二驱动控制电压Q(n)执行一充电程序或一放电程序。例如,当第一栅极信号G(n-1)是为高位准且第二开关单元M2是为开启时,第二驱动控制电压Q(n)会被拉至高位准而对储能单元380充电。
在第三实施例中,当第二驱动控制电压Q(n)为第N级栅极驱动电路300的驱动控制电压时,第一驱动控制电压Q(n-1)可为第N-1级栅极驱动电路的驱动控制电压,第二栅极信号G(n)可为第N级栅极驱动电路300的栅极信号,第一栅极信号G(n-1)可为第N-1级栅极驱动电路的栅极信号,且第三栅极信号G(n+2)可为第N+2级栅极驱动电路的栅极信号。
请参考图4,图4是为本发明第四实施例第N级栅极驱动电路400的示意图。如图4所示,第N级栅极驱动电路400与第N级栅极驱动电路300的差别在于,第N级栅极驱动电路400另包括第二控制单元430及第二辅助下拉单元440。第二控制单元430是用以产生第二控制信号P(n),第二控制单元430包括第十一开关单元M11、第十二开关单元M12、第十三开关单元M13及第十四开关单元M14。第十一开关单元M11具有用来接收第二时脉信号CLK2的第一端,及用来输出第二控制信号P(n)的第二端。第十二开关单元M12具有耦接于第十一开关单元M11的第二端的第一端,用来接收第二驱动控制电压Q(n)的控制端,及耦接于共电压端VSS的第二端。第十三开关单元M13具有用来接收第二时脉信号CLK2的第一端,用来接收第二时脉信号CLK2的控制端,及耦接于第十一开关单元M11的控制端的第二端。第十四开关单元M14具有耦接于第十三开关单元M13的第二端的第一端,用来接收第二驱动控制电压Q(n)的控制端,及耦接于共电压端VSS的第二端。
第二辅助下拉单元440包括第十五开关单元M15及第十六开关单元M16。第十五开关单元M15具有耦接于第二开关单元M2的第二端的第一端,耦接于第十一开关单元M11的第二端的控制端,及耦接于共电压端VSS或第N条栅极线360的第二端。第十六开关单元M16具有耦接于第N条栅极线360的第一端,耦接于第十一开关单元M11的第二端的控制端,及耦接于共电压端VSS的第二端。
当第二驱动控制电压Q(n)是为低位准且第二时脉信号CLK2是为高位准时,第十二开关单元M12及第十四开关单元M14会被关闭,且第十一开关单元M11及第十三开关单元M13会被开启,因此第十一开关单元M11的第二端的第二控制信号P(n)是高位准,而开启了第二辅助下拉单元440中的第十五开关单元M15及第十六开关单元M16,以将第二驱动控制电压Q(n)及第二栅极信号G(n)皆下拉至第一预设电压Vss,因而加速关闭上拉单元330。
当第二驱动控制电压Q(n)是为高位准且第二时脉信号CLK2是为低位准时,第十二开关单元M12及第十四开关单元M14会被开启,且第十一开关单元M11及第十三开关单元M13会被关闭,因此第十一开关单元M11的第二端的第二控制信号P(n)会被拉至第一预设电压Vss而呈现低位准,而关闭第二辅助下拉单元440中的第十五开关单元M15及第十六开关单元M16,使第二栅极驱动电压Q(n)不致发生经由第十五开关单元M15至共电压端VSS漏电的情形,且第二栅极信号G(n)也不致发生经由第十六开关单元M16至共电压端VSS漏电的情形,确保第N条栅极线360所收到的信号具有正确的波形。
当第二驱动控制电压Q(n)是为低位准时,第二时脉信号CLK2与第一时脉信号CLK1在逻辑上是为反相,因此在第N级栅极驱动电路400中,可交替地通过第一控制单元410控制第一辅助下拉单元420,及通过第二控制单元430控制第二辅助下拉单元440,将第二驱动控制电压Q(n)及第二栅极信号G(n)皆下拉至第一预设电压Vss,故可避免单独地长期使用第一控制单元410及第一辅助下拉单元420,而对第五开关单元M5、第六开关单元M6、第七开关单元M7、第八开关单元M8、第九开关单元M9及第十开关单元M10造成电荷堆积现象,导致开启第五开关单元M5、第六开关单元M6、第七开关单元M7、第八开关单元M8、第九开关单元M9及第十开关单元M10时需要更大的电压。
在第四实施例中,当第二驱动控制电压Q(n)为第N级栅极驱动电路400的驱动控制电压时,第一驱动控制电压Q(n-1)可为第N-1级栅极驱动电路的驱动控制电压,第二栅极信号G(n)可为第N级栅极驱动电路400的栅极信号,第一栅极信号G(n-1)可为第N-1级栅极驱动电路的栅极信号,且第三栅极信号G(n+2)可为第N+2级栅极驱动电路的栅极信号。
请参考图5,图5是为本发明第五实施例第N级栅极驱动电路500的示意图。如图5所示,第N级栅极驱动电路500与第N级栅极驱动电路300的差别在于,第N级栅极驱动电路500另包括一第二下拉单元390,第二下拉单元390包括第十七开关单元M17及第十八开关单元M18。第十七开关单元M17具有耦接于第N条栅极线360的第一端,用来接收第三栅极信号G(n+2)的控制端,及耦接于共电压端VSS的第二端。第十八开关单元M18具有耦接于第十七开关单元M17的控制端的第一端,用来接收第二栅极信号G(n)的控制端,及用来接收第二预设电压V2的第二端。
通过第五实施例中第二下拉单元390的设置,当第N级栅极驱动电路500进行传输时,第十八开关单元M18会先被第二栅极信号G(n)开启,而后第十七开关单元M17再被第三栅极信号G(n+2)开启。当第十八开关单元M18先被第二栅极信号G(n)开启时,第十七开关单元M17的控制端的电压将被下拉至第二预设电压V2,因而关闭第十七开关单元M17,使第二栅极信号G(n)不致发生经由第十七开关单元M17至共电压端VSS漏电的情形,确保第N条栅极线360所收到的信号具有正确的波形。之后当第十七开关单元M17的控制端再被第三栅极信号G(n+2)开启时,此时第二栅极信号G(n)将切换至低位准,因此第十八开关单元M18会被关闭,而将第二栅极信号G(n)快速下拉至第一预设电压Vss,据以将上拉单元330快速关闭。
在第五实施例中,当第二驱动控制电压Q(n)为第N级栅极驱动电路500的驱动控制电压时,第一驱动控制电压Q(n-1)可为第N-1级栅极驱动电路的驱动控制电压,第二栅极信号G(n)可为第N级栅极驱动电路500的栅极信号,第一栅极信号G(n-1)可为第N-1级栅极驱动电路的栅极信号,且第三栅极信号G(n+2)可为第N+2级栅极驱动电路的栅极信号。
请参考图6,图6是为本发明第六实施例第N级栅极驱动电路600的示意图。如图6所示,第N级栅极驱动电路600与第N级栅极驱动电路400的差别在于,第N级栅极驱动电路600另包括一第二下拉单元390,第二下拉单元390包括第十七开关单元M17及第十八开关单元M18。第十七开关单元M17具有耦接于第N条栅极线360的第一端,用来接收第三栅极信号G(n+2)的控制端,及耦接于共电压端VSS的第二端。第十八开关单元M18具有耦接于第十七开关单元M17的控制端的第一端,用来接收第二栅极信号G(n)的控制端,及用来接收第二预设电压V2的第二端。
通过第六实施例中第二下拉单元390的设置,当第N级栅极驱动电路600进行传输时,第十八开关单元M18会先被第二栅极信号G(n)开启,而后第十七开关单元M17再被第三栅极信号G(n+2)开启。当第十八开关单元M18先被第二栅极信号G(n)开启时,第十七开关单元M17的控制端的电压将被下拉至第二预设电压V2,因而关闭第十七开关单元M17,使第二栅极信号G(n)不致发生经由第十七开关单元M17至共电压端VSS漏电的情形,确保第N条栅极线360所收到的信号具有正确的波形。之后当第十七开关单元M17的控制端再被第三栅极信号G(n+2)开启时,此时第二栅极信号G(n)将切换至低位准,因此第十八开关单元M18会被关闭,而将第二栅极信号G(n)快速下拉至第一预设电压Vss,据以将上拉单元330快速关闭。
在第六实施例中,当第二驱动控制电压Q(n)为第N级栅极驱动电路600的驱动控制电压时,第一驱动控制电压Q(n-1)可为第N-1级栅极驱动电路的驱动控制电压,第二栅极信号G(n)可为第N级栅极驱动电路600的栅极信号,第一栅极信号G(n-1)可为第N-1级栅极驱动电路的栅极信号,且第三栅极信号G(n+2)可为第N+2级栅极驱动电路的栅极信号。
通过本发明第一实施例、第二实施例中下拉单元50的设置,可在当第N级栅极驱动电路100、200的传输方式是先由第N级栅极驱动电路100、200输出信号至第N条栅极线60,再使第N+1级的栅极驱动电路输出信号至第N+1条栅极线时,先开启第二开关单元M2,而将第一开关单元M1的控制端的电压下拉至第二预设电压V2,因而关闭第一开关单元M1,使栅极驱动电压Q不致发生经由第一开关单元至共电压端VSS漏电的情形,确保第N条栅极线60所收到的信号具有正确的波形。之后再开启第一开关单元M1且关闭第二开关单元M2,而将驱动控制电压Q下拉至第一预设电压Vss,据以将上拉单元30及进位单元40关闭。此外,通过本发明第一实施例、第二实施例中下拉单元50的设置,亦可在当第N级栅极驱动电路100、200的传输方式是先由第N级栅极驱动电路100、200输出信号至第N条栅极线60,再使第N-1级的栅极驱动电路输出信号至第N-1条栅极线时,先开启第三开关单元M3且关闭第四开关单元M4,使驱动控制电压Q会被下拉至第一预设电压Vss,据以将上拉单元30及进位单元40关闭。之后再开启第四开关单元M4,将第三开关单元M3的控制端的电压下拉至第二预设电压V2,而关闭第三开关单元M3,使栅极驱动电压Q不致发生经由第三开关单元M3至共电压端VSS漏电的情形,确保第N条栅极线60所收到的信号具有正确的波形。
又,通过本发明第三实施例、第四实施例、第五实施例、第六实施例中第一下拉单元350的设置,可在第N级栅极驱动电路300、400、500、600进行传输时,先开启第四开关单元M4,而将第三开关单元M3的控制端的电压下拉至第二预设电压V2,因而关闭第三开关单元M3,使第二驱动控制电压Q(n)不致发生经由第三开关单元M3至共电压端VSS漏电的情形,确保第N条栅极线360所收到的信号具有正确的波形。之后再开启第三开关单元M3且将第二栅极信号G(n)切换至低位准,因此第四开关单元M4会被关闭,而将第二驱动控制电压Q(n)下拉至第一预设电压Vss,据以将上拉单元330关闭。
因此,在本发明第一实施例至第六实施例中,第N级栅极驱动电路100、200、300、400、500、600于操作时将不会产生漏电路径,且当工作环境的温度升高时,第N级栅极驱动电路100、200、300、400、500、600也不会因漏电过大而无法持续进行传输。
以上所述仅为本发明的较佳实施例,凡依本发明的权利要求书所做的均等变化与修饰,皆应属本发明的保护范围。
Claims (27)
1.一种栅极驱动电路(gate driver on array,GOA),包括:
一第一输入单元,用来接收一第一启始脉冲信号,以输出一驱动控制电压;
一第二输入单元,用来接收一第二启始脉冲信号,以输出该驱动控制电压;
一上拉单元,具有一耦接于该第一输入单元及该第二输入单元的控制端,一用以接收一***时脉信号的第一端,及一耦接于一栅极线的第二端,该上拉单元是用来根据该驱动控制电压与该***时脉信号上拉一栅极信号;
一进位单元,具有一耦接于该第一输入单元及该第二输入单元的控制端,一用以接收该***时脉信号的第一端,及一用来根据该驱动控制电压与该***时脉信号以输出一第三启始脉冲信号的第二端;及
一下拉单元,耦接于该第一输入单元、该第二输入单元与一共电压端,用来将该驱动控制电压下拉至一第一预设电压,该下拉单元包括:
一第一开关单元,具有一耦接于该第一输入单元及该第二输入单元的第一端,一用来接收一第四启始脉冲信号的控制端,及一耦接于该共电压端的第二端;
一第二开关单元,用以根据该第三启始脉冲信号下拉该第一开关单元的控制端至一第二预设电压;
一第三开关单元,具有一耦接于该第一输入单元及该第二输入单元的第一端,一用来接收一第五启始脉冲信号的控制端,及一耦接于该共电压端的第二端;及
一第四开关单元,用以根据该第三启始脉冲信号下拉该第三开关单元的控制端至该第二预设电压。
2.如权利要求1所述的栅极驱动电路,其特征在于,另包括一第一控制单元,用以产生一第一控制信号,该第一控制单元包括:
一第五开关单元,具有一用来接收一第一时脉信号的第一端,一控制端,及一用来输出该第一控制信号的第二端;
一第六开关单元,具有一耦接于该第五开关单元的第二端的第一端,一用来接收该驱动控制电压控制端,及一耦接于该共电压端的第二端;
一第七开关单元,具有一用来接收该第一时脉信号的一第一端,一用来接收该第一时脉信号的控制端,及一耦接于该第五开关单元的控制端的第二端;及
一第八开关单元,具有一耦接于该第五开关单元的控制端的第一端,一用来接收该驱动控制电压的控制端,及一耦接于该共电压端的第二端。
3.如权利要求2所述的栅极驱动电路,其特征在于,另包括一第一辅助下拉单元,该第一辅助下拉单元包括:
一第九开关单元,具有一耦接于该第一输入单元及该第二输入单元的第一端,一耦接于该第五开关单元的第二端的控制端,及一耦接至该共电压端或该栅极线的第二端;及
一第十开关单元,具有一耦接于该栅极线的第一端,一耦接于该第五开关单元的第二端的控制端,及一耦接于该共电压端的第二端。
4.如权利要求2或3所述的栅极驱动电路,其特征在于,另包括一第二控制单元,用以产生一第二控制信号该第二控制单元包括:
一第十一开关单元,具有一用来接收一第二时脉信号的第一端,一控制端,及一用来输出该第二控制信号的第二端;
一第十二开关单元,具有一耦接于该第十一开关单元的第二端的第一端,一用来接收该驱动控制电压的控制端,及一耦接于该共电压端的第二端;
一第十三开关单元,具有一用来接收该第二时脉信号的第一端,一用来接收该第二时脉信号的控制端,及一耦接于该第十一开关单元的控制端的第二端;及
一第十四开关单元,具有一耦接于该第十三开关单元的第二端的第一端,一用来接收该驱动控制电压的控制端,及一耦接于该共电压端的第二端;
其中当该驱动控制电压是为低位准时,该第二时脉信号与该第一时脉信号在逻辑上是为反相。
5.如权利要求4所述的栅极驱动电路,其特征在于,另包括一第二辅助下拉单元,该第二辅助下拉单元包括:
一第十五开关单元,具有一耦接于该第一输入单元及该第二输入单元的第一端,一耦接于该第十一开关单元的第二端的控制端,及一耦接于该共电压端或该栅极线的第二端;及
一第十六开关单元,具有一耦接于该栅极线的第一端,一耦接于该第十一开关单元的第二端的控制端,及一耦接于该共电压端的第二端。
6.如权利要求1所述的栅极驱动电路,其特征在于,该第二预设电压是为一偏负电压,且该第二预设电压是低于该第一预设电压,用以下拉该第一开关单元及该第三开关单元的控制端的电位。
7.如权利要求1所述的栅极驱动电路,其特征在于,另包括一储能单元,具有一耦接于该第一输入单元与该第二输入单元的第一端,及一耦接于该栅极线的第二端,用来根据该驱动控制电压执行一充电程序或一放电程序。
8.如权利要求1所述的栅极驱动电路,其特征在于,该第二开关单元具有一耦接于该第一开关单元的控制端的第一端,一用来接收该第三启始脉冲信号的控制端,及一用来接收该第二预设电压的第二端;该第四开关单元具有一耦接于该第三开关单元的控制端的第一端,一用来接收该第三启始脉冲信号的控制端,及一用来接收该第二预设电压的第二端。
9.一种栅极驱动电路产生栅极信号的方法,该栅极驱动电路包括一第一输入单元,一第二输入单元,一上拉单元,一进位单元及一下拉单元,该下拉单元包括一第一开关单元,一第二开关单元,一第三开关单元及一第四开关单元,该方法包括:
使用该第一输入单元接收一第一启始脉冲信号及使用该第二输入单元接收一第二启始脉冲信号,并输出一驱动控制电压;
该上拉单元根据该驱动控制电压与一***时脉信号上拉该栅极信号;
该进位单元根据该驱动控制电压与该***时脉信号以输出一第三启始脉冲信号;
当该第三启始脉冲信号开启该第二开关单元时,将该第一开关单元的控制端的电压下拉至一第二预设电压;
当一第四启始脉冲信号开启该第一开关单元时,关闭该第二开关单元,并开启该第一开关单元以将该驱动控制电压下拉至一第一预设电压;
当一第五启始脉冲信号开启该第三开关单元时,将该驱动控制电压下拉至该第一预设电压;及
当该第三启始脉冲信号开启该第四开关单元时,将该第三开关单元的控制端的电压下拉至该第二预设电压,以关闭该第三开关单元。
10.如权利要求9所述的方法,其特征在于,该栅极驱动电路另包括一第一辅助下拉单元及一第一控制单元,该方法另包括:
当该驱动控制电压是为低位准且一第一时脉信号是为高位准时,该第一控制单元开启该第一辅助下拉单元,以将该驱动控制电压及该栅极信号下拉至该第一预设电压;及
当该驱动控制电压是为高位准且该第一时脉信号是为低位准时,该第一控制单元关闭该第一辅助下拉单元。
11.如权利要求10所述的方法,其特征在于,该栅极驱动电路另包括一第二辅助下拉单元及一第二控制单元,该方法另包括:
当该驱动控制电压是为低位准且一第二时脉信号是为高位准时,该第二控制单元开启该第二辅助下拉单元,以将该驱动控制电压及该栅极信号下拉至该第一预设电压;及
当该驱动控制电压是为高位准且该第二时脉信号是为低位准时,该第二控制单元关闭该第二辅助下拉单元;
其中当该驱动控制电压是为低位准时,该第二时脉信号与该第一时脉信号在逻辑上是为反相。
12.如权利要求9所述的方法,其特征在于,另包括使用该第二预设电压下拉该第一开关单元及该第三开关单元的控制端的电位,其中该第二预设电压是为一偏负电压,且该第二预设电压是低于该第一预设电压。
13.如权利要求9所述的方法,其特征在于,该栅极驱动电路另包括一储能单元,该方法另包括:
将该第一启始脉冲信号及该第二启始脉冲信号设为高位准,以对该储能单元充电。
14.一种栅极驱动电路,包括:
一输入单元,包括:
一第一开关单元,具有一用以接收一第一驱动控制电压的控制端,一耦接于一第一***时脉信号的第一端,及一第二端;及
一第二开关单元,具有一耦接于该第一开关单元的第二端的控制端,一用以接收一第一栅极信号的第一端,及一用以输出一第二驱动控制电压的第二端;
一上拉单元,具有一耦接于该第二开关单元的第二端的控制端,一用以接收一第二***时脉信号的第一端,及一耦接于一栅极线的第二端,该上拉单元是用来根据该第二驱动控制电压与该第二***时脉信号上拉一第二栅极信号;及
一第一下拉单元,耦接于该输入单元与一共电压端,用来将该第二驱动控制电压下拉至一第一预设电压,该第一下拉单元包括:
一第三开关单元,具有一耦接于该第二开关单元的第二端的第一端,一用来接收一第三栅极信号的控制端,及一耦接于该共电压端的第二端;及
一第四开关单元,用以根据该第二栅极信号下拉该第三开关单元的控制端至一第二预设电压。
15.如权利要求14所述的栅极驱动电路,其特征在于,另包括一第一控制单元,用以产生一第一控制信号,该第一控制单元包括:
一第五开关单元,具有一用来接收一第一时脉信号的第一端,一控制端,及一用来输出该第一控制信号的第二端;
一第六开关单元,具有一耦接于该第五开关单元的第二端的第一端,一用来接收该第二驱动控制电压的控制端,及一耦接于该共电压端的第二端;
一第七开关单元,具有一用来接收该第一时脉信号的第一端,一用来接收该第一时脉信号的控制端,及一耦接于该第五开关单元的控制端的第二端;及
一第八开关单元,具有一耦接于该第五开关单元的控制端的第一端,一用来接收该第二驱动控制电压的控制端,及一耦接于该共电压端的第二端。
16.如权利要求15所述的栅极驱动电路,其特征在于,另包括一第一辅助下拉单元,该第一辅助下拉单元包括:
一第九开关单元,具有一耦接于该输入单元的第一端,一耦接于该第五开关单元的第二端的控制端,及一耦接至该共电压端或该栅极线的第二端;及
一第十开关单元,具有一耦接于该栅极线的第一端,一耦接于该第五开关单元的第二端的控制端,及一耦接于该共电压端的第二端。
17.如权利要求15或16所述的栅极驱动电路,其特征在于,另包括一第二控制单元,用以产生一第二控制信号,该第二控制单元包括:
一第十一开关单元,具有一用来接收一第二时脉信号的第一端,一控制端,及一用来输出该第二控制信号的第二端;
一第十二开关单元,具有一耦接于该第十一开关单元的第二端的第一端,一用来接收该第二驱动控制电压的控制端,及一耦接于该共电压端的第二端;
一第十三开关单元,具有一用来接收该第二时脉信号的第一端,一用来接收该第二时脉信号的控制端,及一耦接于该第十一开关单元的控制端的第二端;及
一第十四开关单元,具有一耦接于该第十三开关单元的第二端的第一端,一用来接收该第二驱动控制电压的控制端,及一耦接于该共电压端的第二端;
其中当该第二驱动控制电压是为低位准时,该第二时脉信号与该第一时脉信号在逻辑上是为反相。
18.如权利要求17所述的栅极驱动电路,其特征在于,另包括一第二辅助下拉单元,该第二辅助下拉单元包括:
一第十五开关单元,具有一耦接于该输入单元的第一端,一耦接于该第十一开关单元的第二端的控制端,及一耦接于该共电压端或该栅极线的第二端;及
一第十六开关单元,具有一耦接于该栅极线的第一端,一耦接于该第十一开关单元的第二端的控制端,及一耦接于该共电压端的第二端。
19.如权利要求14所述的栅极驱动电路,其特征在于,该第二预设电压是为一偏负电压,且该第二预设电压是低于该第三开关单元的控制端的电位,用以下拉该第三开关单元的控制端的电位。
20.如权利要求14所述的栅极驱动电路,其特征在于,另包括一储能单元,具有一耦接于该输入单元的第一端,及一耦接于该栅极线的第二端,用来根据该第二驱动控制电压执行一充电程序或一放电程序。
21.如权利要求14所述的栅极驱动电路,其特征在于,另包括一第二下拉单元,包括:
一第十七开关单元,具有一耦接于该栅极线的第一端,一用来接收该第三栅极信号的控制端,及一耦接于该共电压端的第二端;及
一第十八开关单元,具有一耦接于该第十七开关单元的控制端的第一端,一用来接收该第二栅极信号的控制端,及一用来接收该第二预设电压的第二端。
22.如权利要求14所述的栅极驱动电路,其特征在于,该第四开关单元具有一耦接于该第三开关单元的控制端的第一端,一用来接收该第二栅极信号的控制端,及一用来接收该第二预设电压的第二端。
23.一种栅极驱动电路产生栅极信号的方法,该栅极驱动电路包括一输入单元,一上拉单元及一下拉单元,该输入单元包括一第一开关单元及一第二开关单元,该下拉单元包括一第三开关单元及一第四开关单元,该方法包括:
当一第一驱动控制电压开启该第一开关单元时,将一第一***时脉信号传至该第二开关单元的控制端;
当该第一***时脉信号开启该第二开关单元时,将一第一栅极信号输出为一第二驱动控制电压;
当该第二驱动控制电压开启该上拉单元时,使用一第二***时脉信号上拉一第二栅极信号;
当该第二栅极信号开启该第四开关单元时,将该第三开关单元的控制端的电压下拉至一第二预设电压;及
当一第三栅极信号开启该第三开关单元时,关闭该第四开关单元,并开启该第三开关单元以将该第二驱动控制电压下拉至一第一预设电压。
24.如权利要求23所述的方法,其特征在于,该栅极驱动电路另包括一第一辅助下拉单元及一第一控制单元,该方法另包括:
当该第二驱动控制电压是为低位准且一第一时脉信号是为高位准时,该第一控制单元开启该第一辅助下拉单元,以将该第二驱动控制电压及该第二栅极信号下拉至该第一预设电压;及
当该第二驱动控制电压是为高位准且该第一时脉信号是为低位准时,该第一控制单元关闭该第一辅助下拉单元。
25.如权利要求24所述的方法,其特征在于,该栅极驱动电路另包括一第二辅助下拉单元及一第二控制单元,该方法另包括:
当该第二驱动控制电压是为低位准且一第二时脉信号是为高位准时,该第二控制单元开启该第二辅助下拉单元,以将该第二驱动控制电压及该第二栅极信号下拉至该第一预设电压;及
当该第二驱动控制电压是为高位准且该第二时脉信号是为低位准时,该第二控制单元关闭该第二辅助下拉单元;
其中当该第二驱动控制电压是为低位准时,该第二时脉信号与该第一时脉信号在逻辑上是为反相。
26.如权利要求23所述的方法,其特征在于,另包括使用该第二预设电压下拉该第三开关单元的控制端的电位,其中该第二预设电压是为一偏负电压,且该第二预设电压是低于该第一预设电压。
27.如权利要求23所述的方法,其特征在于,该栅极驱动电路另包括一储能单元,该方法另包括:
将该第二驱动控制电压设为高位准,以对该储能单元充电。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100149789 | 2011-12-29 | ||
TW100149789A TWI425473B (zh) | 2011-12-29 | 2011-12-29 | 閘極驅動電路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102592561A CN102592561A (zh) | 2012-07-18 |
CN102592561B true CN102592561B (zh) | 2013-10-23 |
Family
ID=46481111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201210067721 Active CN102592561B (zh) | 2011-12-29 | 2012-03-12 | 栅极驱动电路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102592561B (zh) |
TW (1) | TWI425473B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI490847B (zh) | 2013-04-26 | 2015-07-01 | Chunghwa Picture Tubes Ltd | 閘極驅動電路 |
CN103337232B (zh) * | 2013-05-25 | 2015-11-18 | 福建华映显示科技有限公司 | 闸极驱动电路 |
CN103680386B (zh) | 2013-12-18 | 2016-03-09 | 深圳市华星光电技术有限公司 | 用于平板显示的goa电路及显示装置 |
CN103714780B (zh) | 2013-12-24 | 2015-07-15 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
CN103730089B (zh) * | 2013-12-26 | 2015-11-25 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
CN103714781B (zh) | 2013-12-30 | 2016-03-30 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
TWI552137B (zh) * | 2014-05-14 | 2016-10-01 | 友達光電股份有限公司 | 閘極驅動電路及其移位暫存器 |
CN104078022B (zh) * | 2014-07-17 | 2016-03-09 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
DE102014219468A1 (de) * | 2014-09-25 | 2016-03-31 | Siemens Aktiengesellschaft | Schaltungsanordnung mit einem mindestens einen binären Eingang aufweisenden Steuergerät und zugehöriges Betriebsverfahren |
CN104376824A (zh) * | 2014-11-13 | 2015-02-25 | 深圳市华星光电技术有限公司 | 用于液晶显示的goa电路及液晶显示装置 |
CN104732945B (zh) * | 2015-04-09 | 2017-06-30 | 京东方科技集团股份有限公司 | 移位寄存器及驱动方法、阵列基板栅极驱动装置、显示面板 |
TWI587190B (zh) * | 2015-11-04 | 2017-06-11 | 友達光電股份有限公司 | 觸控顯示裝置及其移位暫存器 |
CN105869566B (zh) * | 2016-06-21 | 2019-12-03 | 京东方科技集团股份有限公司 | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 |
CN106128409B (zh) * | 2016-09-21 | 2018-11-27 | 深圳市华星光电技术有限公司 | 扫描驱动电路及显示装置 |
CN106782365B (zh) * | 2016-12-15 | 2019-05-03 | 武汉华星光电技术有限公司 | 一种栅极驱动电路及驱动方法、显示装置 |
CN108417170A (zh) * | 2017-02-09 | 2018-08-17 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
US20180277232A1 (en) * | 2017-03-27 | 2018-09-27 | Int Tech Co., Ltd. | Shift register |
CN109493783B (zh) * | 2018-12-21 | 2020-10-13 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101364446A (zh) * | 2008-09-24 | 2009-02-11 | 友达光电股份有限公司 | 移位缓存器 |
CN101510443A (zh) * | 2009-04-08 | 2009-08-19 | 友达光电股份有限公司 | 能降低耦合效应的移位寄存器 |
CN101822997A (zh) * | 2010-04-29 | 2010-09-08 | 杭州森发环保科技有限公司 | 含氯代烃有机废气净化催化剂的制备方法 |
CN101976580A (zh) * | 2010-10-12 | 2011-02-16 | 友达光电股份有限公司 | 可增加驱动能力的第n级移位寄存器及其方法 |
CN102270509A (zh) * | 2010-12-30 | 2011-12-07 | 友达光电股份有限公司 | 移位寄存器电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7310402B2 (en) * | 2005-10-18 | 2007-12-18 | Au Optronics Corporation | Gate line drivers for active matrix displays |
TWI404029B (zh) * | 2008-10-08 | 2013-08-01 | Au Optronics Corp | 具低漏電流控制機制之閘極驅動電路 |
US8054935B2 (en) * | 2009-11-13 | 2011-11-08 | Au Optronics Corporation | Shift register with low power consumption |
TWI404332B (zh) * | 2009-12-11 | 2013-08-01 | Au Optronics Corp | 移位暫存器電路 |
TWI397259B (zh) * | 2010-05-10 | 2013-05-21 | Au Optronics Corp | 移位暫存器電路 |
KR101170241B1 (ko) * | 2010-06-03 | 2012-07-31 | 하이디스 테크놀로지 주식회사 | Epd 및 디스플레이 장치의 구동회로 |
-
2011
- 2011-12-29 TW TW100149789A patent/TWI425473B/zh active
-
2012
- 2012-03-12 CN CN 201210067721 patent/CN102592561B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101364446A (zh) * | 2008-09-24 | 2009-02-11 | 友达光电股份有限公司 | 移位缓存器 |
CN101510443A (zh) * | 2009-04-08 | 2009-08-19 | 友达光电股份有限公司 | 能降低耦合效应的移位寄存器 |
CN101822997A (zh) * | 2010-04-29 | 2010-09-08 | 杭州森发环保科技有限公司 | 含氯代烃有机废气净化催化剂的制备方法 |
CN101976580A (zh) * | 2010-10-12 | 2011-02-16 | 友达光电股份有限公司 | 可增加驱动能力的第n级移位寄存器及其方法 |
CN102270509A (zh) * | 2010-12-30 | 2011-12-07 | 友达光电股份有限公司 | 移位寄存器电路 |
Also Published As
Publication number | Publication date |
---|---|
TW201327521A (zh) | 2013-07-01 |
TWI425473B (zh) | 2014-02-01 |
CN102592561A (zh) | 2012-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102592561B (zh) | 栅极驱动电路 | |
CN102054426B (zh) | 移位缓存器电路 | |
CN102956269B (zh) | 移位寄存器 | |
CN102063858B (zh) | 移位寄存器电路 | |
CN105427829B (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
CN107958656B (zh) | Goa电路 | |
CN102314828B (zh) | 栅极驱动电路 | |
CN101388197B (zh) | 具低漏电流控制机制的栅极驱动电路 | |
CN103703507B (zh) | 液晶显示装置及其驱动方法 | |
CN101777386B (zh) | 移位寄存器电路 | |
TWI406218B (zh) | 高可靠度閘極驅動電路 | |
CN101976581B (zh) | 移位寄存器电路 | |
CN103559868A (zh) | 一种栅极驱动电路及其阵列基板和显示面板 | |
CN105206238B (zh) | 栅极驱动电路及应用该电路的显示装置 | |
CN101814278B (zh) | 双闸极液晶显示装置及其驱动方法 | |
CN103700356A (zh) | 移位寄存器单元及其驱动方法、移位寄存器、显示装置 | |
CN106057143A (zh) | 移位寄存器及其操作方法、栅极驱动电路和显示装置 | |
CN104517575A (zh) | 移位寄存器及级传栅极驱动电路 | |
CN108091308A (zh) | 一种goa电路 | |
CN104115216A (zh) | 驱动装置和显示装置 | |
CN105280134A (zh) | 移位寄存器电路及其操作方法 | |
CN102426817B (zh) | 移位寄存器电路 | |
CN102024415B (zh) | 移位寄存器电路 | |
CN103514840A (zh) | 集成门极驱动电路及液晶面板 | |
CN104094346A (zh) | 驱动装置和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |