CN102576678B - 柔性半导体装置及其制造方法 - Google Patents

柔性半导体装置及其制造方法 Download PDF

Info

Publication number
CN102576678B
CN102576678B CN201180004076.6A CN201180004076A CN102576678B CN 102576678 B CN102576678 B CN 102576678B CN 201180004076 A CN201180004076 A CN 201180004076A CN 102576678 B CN102576678 B CN 102576678B
Authority
CN
China
Prior art keywords
mentioned
dielectric film
flexible semiconductor
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180004076.6A
Other languages
English (en)
Other versions
CN102576678A (zh
Inventor
一柳贵志
中谷诚一
平野浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN102576678A publication Critical patent/CN102576678A/zh
Application granted granted Critical
Publication of CN102576678B publication Critical patent/CN102576678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种能够减小在多层配线间产生的寄生电容，并增大半导体元件等中的电容器部的容量的柔性半导体装置及其制造方法。该柔性半导体装置具备形成半导体元件的绝缘膜，在该绝缘膜的上表面和下表面分别具有上部配线图案层和下部配线图案层，半导体元件包括在绝缘膜的上表面形成的半导体层、按照与半导体层相接触的方式形成于绝缘膜的上表面的源电极和漏电极、按照与半导体层相对置的方式形成于绝缘膜的下表面的栅电极，在绝缘膜中，使与源电极、漏电极、上部配线图案层以及下部配线图案层相对置的绝缘膜的第1膜厚比栅电极和半导体层间的绝缘膜的第2膜厚厚。

Description

柔性半导体装置及其制造方法
技术领域
本发明涉及柔性(flexible)半导体装置及其制造方法。
背景技术
随着信息终端的普及，对作为用于计算机的显示器的平板显示器的需求在提高。此外，随着信息化的进一步发展，以往以纸介质所提供的信息被电子化的机会增加，作为薄且轻、能方便地移动的移动办公用显示介质，对电子纸或者数字纸的需求也在提高(专利文献1等)。
一般地在平板显示器中，采用利用了液晶、有机EL(有机场致发光)、电泳等的元件来形成显示介质。此外，为了在这样的显示介质中确保画面亮度的均一性或画面更新速度等，采用有源驱动元件(TFT元件)作为图像驱动元件的技术成为主流。例如在通常的计算机显示器中在基板上形成这些TFT元件，液晶、有机EL元件等被密封。
在此，TFT元件能够主要采用a-Si(非晶硅)、p-Si(多晶硅)等半导体，对这些Si半导体(根据需要还有金属膜)进行多层化，在基板上依次形成源极、漏极、栅电极，从而制造TFT元件。
此外，在采用了这种Si材料的TFT元件的形成中包括高温度的工序，因此加入了基板材料为耐工序温度的材料的限制。因此，实际上，作为基板需要采用耐热性优良的材质的基板、例如玻璃基板。另外，也能采用石英基板，但价格高，在显示器的大型化时在经济上存在问题。因此，作为形成TFT元件的基板，一般使用玻璃基板。
但是，在利用这种以往公知的玻璃基板来构成先前所述的薄型显示器的情况下，该显示器成为重、欠缺柔软性、存在因下降的冲击而破碎的可能性的产品。由于在玻璃基板上形成TFT元件而产生的这些特征，是在满足随着信息化的发展而产生的对简便的便携用薄型显示器的需求时所不希望的特征。
为了应对对轻且薄型的显示器的需求，从基板的柔性化、轻量化等的观点出发，进行将TFT元件形成于树脂基板(塑料基板)上的半导体装置(柔性半导体装置)的开发。例如，在专利文献2中，公开了在通过与现有技术大致相同的工序来将TFT元件制作到支撑体(例如玻璃基板)上后，将TFT元件从玻璃基板剥离并转印(転写)到树脂基板上的技术。在此，进行以下的开发：首先在玻璃基板上形成TFT元件，将TFT元件经由丙烯酸树脂等密封层与树脂基板粘结，之后通过剥离玻璃基板而在树脂基板上转印TFT元件来形成，从而形成不使用玻璃基板的TFT元件作为最终的构成部件。
(现有技术文献)
(专利文献)
【专利文献1】日本特开2007-67263号公报
【专利文献2】日本特开2005-294300号公报
【专利文献3】日本特开2006-186294号公报
(发明概要)
(发明所要解决的课题)
然而，显示装置的显示部或驱动部中使用的TFT元件、而且周边电路的元件·配线的微细化或高集成化、多层化成为需要，但在如现有技术那样通过将源极、漏极、栅电极依次形成于基板上来进行多层化，从而形成TFT元件的情况下，如果将配线多层化，则在经由层间的绝缘膜而被上下配置的配线间产生寄生电容，有时产生妨碍动作的高速化的问题。为了减小该寄生电容，必须采用形成厚的层间绝缘膜、在绝缘膜材料中使用低介电常数的材料等对策。
另一方面，在TFT部那样的半导体元件或电路内***的电容器部中，为了确保电容较大，或者减小配线的上下间隔(绝缘膜厚)，或者以与上述绝缘膜不同的工序形成电容器部的电介质层(绝缘膜)，需要使用高介电常数的材料之类的策略。
本发明正是鉴于该点而提出的，其主要目的在于提供一种能够降低多层配线(配置于上下的配线)间所产生的寄生电容，并增大***到半导体元件或电路内的电容器部的容量的柔性半导体装置及其制造方法。
发明内容
(用于解决课题的手段)
针对上述现有的课题，本申请发明者，不是在现有技术的延伸上进行应对，而是尝试在新的方向上进行应对解决。
即本发明相关的柔性半导体装置具备形成半导体元件的绝缘膜，在该绝缘膜的上表面和下表面分别具有上部配线图案层和下部配线图案层，该柔性半导体装置的特征在于，上述半导体元件包括：
形成于上述绝缘膜的上表面的半导体层；
按照与上述半导体层相接触的方式形成于上述绝缘膜的上表面的源电极和漏电极；
按照与上述半导体层相对置的方式形成于上述绝缘膜的下表面的栅电极，
上述栅电极的上表面比上述下部配线图案层的上表面更朝向上述半导体层侧突出，
在上述绝缘膜中，与上述源电极、上述漏电极、上述上部配线图案层以及上述下部配线图案层相对置的绝缘膜的第1膜厚比上述栅电极和上述半导体层间的绝缘膜的第2膜厚厚。
如上那样构成的本发明相关的柔性半导体装置，与上述源电极、上述漏电极、上述上部配线图案层以及上述下部配线图案层相对置的绝缘膜的第1膜厚比上述栅电极和上述半导体层间的绝缘膜的第2膜厚更厚，因此在***到半导体元件中的电容器部中，能够确保容量大，并且将配线多层化的情况下，也能减小在配线间产生的寄生电容。
本发明相关的柔性半导体装置中，在上述绝缘膜中，上述第1膜厚比上述第2膜厚厚1μm以上。
本发明相关的柔性半导体装置中，上述栅电极和上述下部配线图案层也可由相同种类的金属构成。
作为上述金属也可从铝、银、镍、铁、铜、或者以这些金属的任一个作为成分的合金箔中选择。
在本发明相关的柔性半导体装置中，优选与上述绝缘膜相接触的上述栅电极的上表面的表面粗糙度比与上述绝缘膜相接触的上述下部配线图案的上表面的表面粗糙度小。
如上那样，能够既保持上述绝缘膜和上述下部配线图案之间的密接强度较高，又减小作为栅极绝缘膜发挥功能的栅电极上的绝缘膜的膜厚偏差，能够形成电气特性优良的栅极绝缘膜。
在这种情况下，优选上述栅电极的上表面的表面粗糙度的Ra值为100nm以下，更优选该Ra值为50nm以下。此外，优选上述下部配线图案的上表面的表面粗糙Ra值为500nm以上，更优选成Ra值为1μm以上。由此，能够保持上述绝缘膜和上述下部配线图案之间的密接强度较高，并且能够更加减小栅电极上的绝缘膜的电特性和膜厚的偏差。
本发明相关的柔性半导体装置中，优选在上述半导体层上形成由对上述半导体层进行被覆的绝缘材料构成的密封层。
此外，上述密封层可由树脂材料构成，也可由薄膜状的芯和在上述芯材的两面分别层叠的树脂层构成。
在本发明相关的柔性半导体装置中，在还具有将上述源电极和上述下部电极间或者上述漏电极和上述下部电极间电连接的层间连接通孔的情况下，优选该层间连接通孔、上述栅电极和上述下部配线图案层由相同种类的金属构成。
在本发明相关的柔性半导体装置中，还能够通过形成于上述绝缘膜的上表面的上部电极和与该上部电极相对置并形成于上述绝缘膜的下表面的下部电极还形成电容器。
此外，优选上述上部电极和上述下部电极间的上述绝缘膜的第3膜厚比上述第1膜厚薄，更优选上述第3膜厚比上述第1膜厚薄1μm以上。
本发明相关的柔性半导体装置，还能具有双层上述绝缘膜，在该绝缘膜分别设置上述半导体元件。
此外，此时，优选上述双层绝缘膜经由层间绝缘膜接合，分别形成于上述双层绝缘膜的半导体元件经由贯通上述层间绝缘膜而设置的层间连接部件而被连接。
进而，优选上述层间绝缘膜作为对设置于上述双层绝缘膜的一个半导体元件进行被覆的密封层而形成。
此外，本发明相关的柔性半导体装置的制造方法，在绝缘膜的下表面形成栅电极和与该栅电极相连接的下部配线图案层，在上述绝缘膜的上表面形成与栅电极相对置的半导体层和与该半导体层相连接的源电极和漏电极，该柔性半导体装置的制造方法的特征在于，包括：
下部电极配线制作工序，在金属箔的一个面形成一个或2个以上的凸部；
绝缘膜形成工序，在形成了上述凸部的上述一个面按照上述凸部上的膜厚比除去该凸部以外的凹部上的膜厚变得更薄的方式形成上述绝缘膜；和
半导体层形成工序，按照与上述凸部的至少一个相对置的方式在上述绝缘膜上形成上述半导体层。
在本发明相关的柔性半导体装置的制造方法中，上述下部电极配线制作工序中，能够通过蚀刻而形成上述凸部，也能够在上述金属箔的表面通过层叠与上述金属箔相同种类的金属材料、或者不同种类的金属材料来形成上述凸部。
在本发明相关的柔性半导体装置的制造方法中，优选按照上述凸部的高度成为1μm以上的方式形成上述凸部。
在本发明相关的柔性半导体装置的制造方法中，在上述凸部形成工序中，也可形成高度不同的凸部。
如上那样，则除了栅电极，还能够形成例如连接上述下部配线图案层、上述源电极或者上述漏电极的层间连接通孔。
在本发明相关的柔性半导体装置的制造方法中，能够包括上部电极配线制作工序，在上述绝缘膜的上表面形成上述源电极、上述漏电极以及与上述源电极或者上述漏电极连接的上部配线图案。
在本发明相关的柔性半导体装置的制造方法中，上述上部电极配线制作工序中，按照与上述凸部中的至少一个相对置的方式形成与上述上部配线图案相连接的上部电极，也可形成电容器元件。
在本发明相关的柔性半导体装置的制造方法中，在上述上部电极配线制作工序中也可包括下述工序，即通过涂布将导电性材料溶解于溶剂而成的液体材料从而形成电极配线图案，从电极配线图案除去上述溶剂。
在本发明相关的柔性半导体装置的制造方法中，上述绝缘膜形成工序也可包括：在上述金属箔的一个面通过将绝缘膜材料溶解于溶剂来进行涂覆从而形成涂布膜的工序；和从上述涂布膜中除去溶剂的工序。
在本发明相关的柔性半导体装置的制造方法中，在上述绝缘膜形成工序中，也可在形成第1绝缘膜之后，将由与上述第1绝缘膜相同或者不同的绝缘膜材料构成的第2绝缘膜形成于上述凹部，形成包括上述第1绝缘膜和上述第2绝缘膜的上述绝缘膜。
在本发明相关的柔性半导体装置的制造方法中，上述半导体层形成工序也可包括：在上述绝缘膜上堆积半导体材料的工序；和对所堆积的上述半导体材料进行加热处理并使上述半导体材料结晶化的结晶化工序。
在本发明相关的柔性半导体装置的制造方法中，优选通过激光照射执行上述加热处理。
在本发明相关的柔性半导体装置的制造方法中，能够包括400℃以上的加热处理。
在本发明相关的柔性半导体装置的制造方法中，能够包括密封工序，通过在上述绝缘膜的上表面压接树脂片，从而将上述源电极、上述漏电极以及上述半导体层埋设在上述绝缘膜和上述树脂片之间并进行密封。
在本发明相关的柔性半导体装置的制造方法中，通过上述柔性半导体装置的制造方法制作两个第1和第2柔性半导体装置，通过使上述第1柔性半导体装置的下部配线图案和第2柔性半导体装置的上部配线图案经由树脂片对置并进行压接，从而也能接合上述第1和第2柔性半导体装置。
此外，优选在上述树脂片中形成通孔，该通孔的一端与第1柔性半导体装置的栅电极或者下部配线图案连接，另一端与第1柔性半导体装置的上部配线图案连接。
(发明效果)
按照以上那样，根据本发明的柔性半导体装置，能够减小成为延迟或损耗的原因的配线间所产生的寄生电容·漏电流，并且在形成于TFT元件等半导体元件的栅极绝缘膜部或基板内的电容器元件部中能够确保容量，能够提高每个元件的特性。
此外，根据本发明的柔性半导体装置的制造方法，提供能制造上述本发明的柔性半导体装置的制造方法。
此外，本发明的柔性半导体装置的制造方法通过使用金属箔作为支撑基材，从而以简易的工艺形成凹凸部，能够调整绝缘膜的膜厚，因此能够以简略化的制造工序制造柔性半导体装置。
进而，通过将金属箔用作支撑基板，从而还能够采用与使用树脂基板作为支撑基板的形式相比高温形成所需要的特性更加优良的半导体材料和绝缘膜材料。
因此，通过本发明相关的制造方法，能够提供高性能且生产性优良的柔性半导体装置。
附图说明
图1(a)为表示本发明的一实施方式相关的柔性半导体装置100的剖面的剖面示意图，(b)为表示本发明的一实施方式相关的柔性半导体装置100的上表面的上表面示意图。
图2(a)～(g)为表示本发明的一实施方式相关的柔性半导体装置100的制造工序的工序剖面图。
图3(a)～(g)为表示本发明的一实施方式相关的柔性半导体装置200的制造工序的工序剖面图。
图4(a)～(h)为表示本发明的一实施方式相关的柔性半导体装置300的制造工序的工序剖面图。
图5(a)～(h)为表示本发明的一实施方式相关的柔性半导体装置400的制造工序的工序剖面图。
图6(a)为表示本发明的一实施方式相关的柔性半导体装置500的剖面示意图，(b)为表示本发明的一实施方式相关的图像显示装置的驱动电路的等效电路图。
图7(a)～(c)为表示本发明的一实施方式相关的柔性半导体装置500的制造工序的工序剖面图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。在以下的附图中，为了说明的简单化，以相同的参照符号表示实质上具有相同的功能的构成要素。此外，各图中的尺寸关系(长度、宽度、厚度等)并不反映实际的寸法关系。另外，本发明不限定于以下的实施方式。
(实施方式1)
参照图1(a)以及(b)，对本发明的实施方式1相关的柔性半导体装置100进行说明。
图1(b)为柔性半导体装置100的上表面示意图，图1(a)为表示图1(b)的Ia-Ia剖面的剖面示意图。
柔性半导体装置100包括下述部分而构成，即：绝缘膜20；由形成于绝缘膜20上的源电极40s以及漏电极40d、半导体层30、还将绝缘膜20也作为栅极绝缘膜发挥功能的栅极绝缘膜20g、由栅电极10g构成的TFT构造体；和从栅电极10g引出并作为配线部发挥功能的下部配线图案层10a。
密封层50也发挥作为支撑TFT构造体的基材的作用，优选由即使硬化后也能弯曲的具有柔软性的树脂材料构成。此外，优选以能支撑TFT构造体的限度来变薄。作为这种树脂材料的代表例，举出例如环氧树脂、聚酰亚胺(PI)树脂、丙烯酸树脂、聚对苯二甲酸乙二酯(PET)树脂、聚萘二甲酸乙二醇酯(PEN)树脂、聚苯硫醚(PPS)树脂、聚苯醚(PPE)树脂、聚对二甲苯(PPX)树脂及其它们的复合物等。这些树脂材料在尺寸稳定性的性质上优良，优选作为本实施方式的柔性半导体装置100中的柔性基材的材料。
在本实施方式1中，在密封层50中填埋半导体层30、按照与半导体层30相接触的方式形成的源电极40s、漏电极40d。作为构成半导体层30的材料能够使用各种材料，也可采用例如硅(例如Si)或锗(Ge)等的半导体，也可采用氧化物半导体。作为氧化物半导体举出例如氧化锌(ZnO)、氧化锡(SnO2)、氧化铟(In2O3)、氧化钛(TiO2)等单体的氧化物、或InGaZnO、InSnO、InZnO、ZnMgO等复合氧化物。或者根据需要也能使用化合物半导体(例如、GaN、SiC、ZnSe、CdS、GaAs等)或有机半导体(例如并五苯、聚3-己基噻吩、卟啉衍生物、铜酞菁、C60等)。作为构成源电极40s、漏电极40d的金属优选具有良好的导电性的金属材料，例如能够使用铜(Cu)、镍(Ni)、铝(Al)、不锈钢(SUS)、金(Au)、银(Ag)。
在半导体层30、源电极40s及漏电极40d下设置包括栅极绝缘膜20g的绝缘膜20。作为构成栅极绝缘膜20g以及绝缘膜20的材料，为了形成具有优良的特性的TFT而期望在栅极绝缘膜20g中为高电容·低漏电流，因此优选具有较高的比介电常数且在绝缘性上优良的无机化合物。作为具有这种比介电常数、绝缘特性的无机化合物的代表例，可以列举例如钽氧化物(Ta2O5等)、铝氧化物(Al2O3等)、硅氧化物(SiO2等)、沸石氧化物(ZrO2等)、钛氧化物(TiO2等)、钇氧化物(Y2O3等)、镧氧化物(La2O3等)、铪氧化物(HfO2等)等的金属氧化物、或这些金属的氮化物。或者也可为钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、钛酸钙(CaTiO3)等的电介质。
在栅极绝缘膜20g的下表面形成栅电极10g，进而与栅电极10g相连接的下部配线图案层10a与栅电极10g被一体地形成。在此，尤其在本发明中，栅电极10g的上表面比下部配线图案层10a的上表面更朝向半导体层30的方向突出，栅电极10g上的栅极绝缘膜20g的厚度变得比与其他电极或图案(源电极、漏电极、上部配线图案层、下部配线图案层等)相对置的绝缘膜的膜厚薄。作为构成该栅电极10g和下部配线图案层10a的金属优选具有良好的导电性的金属材料，例如能够使用铜(Cu)、镍(Ni)、铝(Al)、不锈钢(SUS)。
根据以上那样构成的实施方式1的柔性半导体装置，能够减小成为延迟或损耗的原因的在配线间产生的寄生电容·漏电流，并且在TFT元件等半导体元件的栅极绝缘膜部或在基板内形成的电容器元件部中能够确保容量，能够提高每个元件的特性。
接下来，参照图2(a)～(g)，对本实施方式1的柔性半导体装置100的制造方法进行说明。图2(a)～(g)为用于说明柔性半导体装置100的制造工序的工序剖面图。以下，对此进行说明。
首先，如图2(a)所示，准备金属箔10。在该实施方式1中，作为金属箔10能够使用例如厚度70μm的SUS箔。
接下来，如图2(b)所示，通过加工金属箔10，形成用于构成栅电极10g的凸部。另外，虽然没有图示，但在电容器的成为下部电极的部分中也形成同样的凸部。该凸部能够通过例如蚀刻形成。作为蚀刻剂也可根据金属箔10的材料等而使用适当的材料。在例如铜箔或SUS箔的情况下，能够使用氯化亚铁。
此外，作为金属箔10优选采用例如Ra值(算术平均粗糙度)为100nm以下的表面粗糙度小的金属箔。如果使用表面粗糙度小的金属箔10，则能够减小凸部上表面的表面粗糙度，在凸部上表面能够较薄地形成膜厚的偏差小的绝缘膜。由此，能够形成耐电压高的栅极绝缘膜20g。
另一方面，如果通过蚀刻形成凸部，则即使在采用表面粗糙度小的金属箔的情况下，对于凸部的上表面以外的蚀刻面(下部配线图案的上表面)而言，与凸部的上表面相比较能够增大表面粗糙度，能够提高绝缘膜20和下部配线图案10a之间的密接强度。下部配线图案的上表面的表面粗糙度优选根据蚀刻的条件的调整等而成为Ra值(算术平均粗糙度)500nm以上。
接下来，如图2(c)所示，在工序(b)中在形成了凸部的金属箔10上形成包括栅极绝缘膜20g的绝缘膜20。绝缘膜20的形成能够包括在金属箔10的耐热温度下所执行的处理。作为绝缘膜20的形成方法，举出例如溶胶凝胶法或化学合成法等。
在该实施方式1中，例如将分散了钛酸钡(BaTiO3)的纳米粒子的分散溶液在金属箔10上涂覆·干燥，在氮气气氛下通过进行临时烧制、正式烧制(例如烧制温度600℃～800℃)，形成由钛酸钡构成的绝缘膜20。分散溶液的涂覆方法没有被特别地限制，能够使用例如浸渍法、旋涂法、辊涂法、幕式淋涂法、喷射法、液滴喷吐法等。经由这种烧制处理(高温工艺)而制作的绝缘膜20由于与高分子材料相比具有更高的比介电常数，因此作为柔性半导体装置100中的绝缘膜20的材料尤其优选。
此外，如果使用上述列举的浸渍法、旋涂法、辊涂法、幕式淋涂法、喷射法、液滴喷吐法等，则在通过凸部的形成能够凹凸的金属箔10表面形成了绝缘膜的情况下也使绝缘膜的表面变得平坦是容易的。
但是，在本发明中，作为绝缘膜20的形成方法，能够使用其他的一般的薄膜形成法，作为其代表例能够举出真空蒸镀法、激光磨除法、溅射法、CVD法(例如等离子CVD法)等。在激光磨除法中，能形成无机化合物的组成变化少的膜。在CVD法中，在无机绝缘膜的成膜容易，且能合成多成分膜，能够形成高介电常数膜的点上优选。
接下来，如图2(d)所示，在栅极绝缘膜20g上形成与栅电极10g相对置的半导体层30。半导体层30的形成通过例如在绝缘膜20的上表面堆积半导体材料来进行。半导体材料的堆积能够使用例如、真空蒸镀法、溅射法、等离子CVD法等的薄膜形成工艺或喷墨方式等的印刷工艺。
上述半导体层30的形成，优选能够包括以没有超过金属箔10和绝缘膜20的耐热温度的程度的温度来执行的工艺，例如在绝缘膜20上堆积半导体材料之后，对所堆积的半导体材料进行加热处理。半导体材料的加热方法没有被特别限定，也可为例如热退火处理(气氛加热)，也可为激光退火处理，还可为将这些处理并用的处理。如上那样通过实施加热处理(高温工艺)，半导体的结晶化推进，结果能够使半导体特性(典型地载流子移动度)提高。
在该实施方式1中，能够例如如下那样形成半导体层30。首先，对含环戊硅烷溶液进行UV照射而得到高次硅烷化合物后，将含高次硅烷化合物溶液涂覆于无机绝缘膜20的上表面。接下来，通过在300℃～600℃进行热处理，从而形成由非晶硅构成的半导体层30。而且，通过进行激光退火处理，形成载流子移动度高的多晶硅膜。上述溶液的涂覆方法没有被特别地限制，也可使用例如旋涂法、辊涂法、幕式淋涂法、喷射法、液滴喷吐法等。
此外，在氧化物半导体的情况下，将例如有机金属的混合物堆积在绝缘膜20上，通过对其进行热处理(例如600℃以上)并使其烧结，从而能够形成载流子移动度高的氧化物半导体。
接下来，如图2(e)所示，按照与半导体层30相接触的方式形成源电极40s、漏电极40d，形成包括这些源电极40s、漏电极40d的上部配线图案层。包括源电极40s、漏电极40d的上部配线图案层的形成方法没有被特别地限定，例如能够通过真空蒸镀法或溅射法容易地进行，但也可使用其他的方法、例如印刷有机金属糊状物并进行硬化的方法、或以喷墨方式印刷纳米金属粒子印墨来进行烧制的方法等。作为源电极40s、漏电极40d的材料，举出例如、金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铬(Cr)、钴(Co)、镁(Mg)、钙(Ca)、铂(Pt)、钼(Mo)、铁(Fe)、锌(Zn)等的金属材料或、氧化锡(SnO2)、氧化铟锡(ITO)、含氟氧化锡(FTO)、氧化钌(RuO2)、氧化铱(IrO2)、氧化铂(PtO2)等的导电性氧化物等。
接下来，如图2(f)所示，按照覆盖形成有半导体层30、源电极40s以及漏电极40d的面的方式形成密封层50。密封层50的形成方法没有被特别地限定，但能够采用例如将半硬化的树脂片粘合于半导体层30、源电极40s以及漏电极40d上并使其硬化的方法(在这种情况下，也可在树脂片的粘合面上涂布粘结性材料。)、将半硬化的树脂在半导体层30、源电极40s以及漏电极40d上通过旋涂等来进行涂布并使其硬化的方法等。通过形成上述的密封层50，能够保护半导体层30，并且稳定地进行下一个工序(金属层10的蚀刻处理等)的操作或传输。
在该实施方式1中，密封层50的形成通过在形成了半导体层30、源电极40s以及漏电极40d的面上压接树脂片50(施加压力并进行粘结)来进行。通过该压接，与树脂片50层叠一体化，并且在树脂片50中埋设半导体层30、源电极42s以及漏电极42d。
作为上述压接的方法，可以采用例如由辊层压、真空层压、热挤压等进行加热并进行加压的方法等。作为树脂片50，能够采用例如在树脂薄膜表面涂布了黏着性材料(例如环氧树脂、丙烯酸树脂、聚酰亚胺树脂等)的材料、或未硬化的树脂薄膜等。在此，作为树脂片50准备在厚度12.5μm的聚酰亚胺树脂薄膜表面涂布黏着性环氧树脂后的材料，使其粘合在绝缘膜20的上表面来进行一体化。
接下来，如图2(g)所示，通过对形成了成为栅电极10g的凸部的金属箔10进行蚀刻，从而由金属箔10形成栅电极10g以及下部配线图案层10a。作为蚀刻剂也可按照金属箔10的材料使用适当的产品。在例如铜箔或SUS箔的情况下，能够采用氯化亚铁。
通过如上那样，能够构筑本实施方式1相关的柔性半导体装置100。通过本实施方式1的制造方法，能够以简易的方法进行控制，以使包括源电极或漏电极的上部配线图案层和下部配线图案层的绝缘膜增厚，并且使TFT元件的栅极绝缘膜部或形成于基板内的电容器部上的绝缘膜变薄，抑制在配线间产生的寄生电容·漏电流，并且能够高生产性地制造特性好的半导体元件或电容器。
此外，通过本实施方式1的制造方法，在金属箔10中形成成为栅电极10g的凸部并通过该凸部使其上的绝缘膜变薄，因此能够使绝缘膜的表面变得平坦，能够在该平坦的表面高精度地形成半导体层30、源电极以及漏电极。
进而，能够以与绝缘膜不同的工序形成组入到半导体元件或电路内的电容器部的电介质层，或者不使用高介电常数的材料便能形成所需要的电容的电容器部。
此外，通过将金属材料用作支撑基板，从而还可采用与使用树脂基板作为支撑基板的形式相比，高温形成所需要的特性更加优良的半导体材料或绝缘膜材料，通过本发明相关的制造方法，能够提供高性能且生产性优良的柔性半导体装置。
进而，在进行密封层50的形成工序之前，对多个TFT分别进行检查·评价，从它们中选择被评价为良品的TFT而能够形成密封层50。根据上述的形式，能够在制造中途的阶段将最终产品中的不良品的产生防止于未然，能够省略后面工序中的材料等的浪费。此外，通过在检查·评价后将密封层50形成在半导体层30上，从而作为优良品的保护层能够抑制后面工序中的不良品产生·半导体特性的劣化并使可靠性提高。
以下，对与本发明的另一实施方式相关的柔性半导体装置的结构及其制造方法进行说明。
(实施方式2)
图3表示与本发明的一实施方式相关的柔性半导体装置200的结构。在该实施方式2中，与上述实施方式1之间的不同点在于，采用不同的金属材料具有2层以上的构造的多层金属箔。即所准备的金属箔具有多层构造，栅电极10g和下部配线图案层10a通过不同的金属材料形成。
参照图3(a)～(g)说明该实施方式2的制造工艺的一例。另外，除了特别提及的事项以外，省略与实施方式1相重复的部分的说明。
首先，如图3(a)所示，准备第1金属层61和第2金属层62依次被层叠的多层金属箔60。构成第1金属层61和第2金属层62的金属优选具有导电性且熔点较高的金属，能够使用例如、铜(Cu、熔点：1083℃)、镍(Ni、熔点：1453℃)、铝(Al、熔点：660℃)、不锈钢(SUS)并且组合使用。进而，也能够使用使导电性氧化物堆积在第2金属层62上的材料。层叠方法没有被特别地限定，能够采用例如、真空蒸镀法、溅射法、等离子CVD法、镀敷法等进行。在该实施方式中，使用厚度70μm的SUS箔作为第2金属箔62，使用形成了厚度2μm的Cu层的多层金属箔60作为第1金属箔61。
接下来，如图3(b)所示，通过蚀刻多层金属箔60中的第1金属层61，从第1金属层61形成栅电极61g以及形成于电路内的电容器电极部(未图示)。本实施方式2中，通过蚀刻第1金属层61，形成了栅电极61g以及电容器电极部的图案，但也能够采用在图3(a)中，在与使用了掩膜并使第1金属层61堆积的同时，形成栅电极61g以及电容器电极部的图案的方法。
接下来，如图3(c)～图3(f)所示，与先前所记述的图2(c)～图2(f)同样地执行以下工序，即形成绝缘膜20以及栅极绝缘膜20g，将半导体层30形成于绝缘膜20上，在形成包括源电极40s以及漏电极40d的上部配线图案层之后，按照覆盖形成有半导体层30、包括源电极40s以及漏电极40d的上部配线图案层的面的方式形成树脂层50。
接下来，如图3(g)所示，通过蚀刻第2金属层62，由第2金属层62形成下部配线图案层62a。作为蚀刻剂也可按照第2金属箔62的材料使用适当的产品。例如在铜箔和SUS箔的情况下，能够采用氯化亚铁。
通过如上那样，能够构筑本实施方式2相关的柔性半导体装置200。根据本实施方式2的制造方法，通过选择第1金属层61和第2金属层62的蚀刻率或蚀刻剂不同的材料，从而容易针对包括源电极40s以及漏电极40d的上部配线图案层和下部配线图案层间的绝缘膜厚度进行控制，通过形成期望的绝缘膜厚度，能够进行考虑了电气特性的高精度的构造设计，能够提供电气特性优良的柔性半导体装置。
(实施方式3)
图4表示本发明的一实施方式相关的柔性半导体装置300的结构。在该实施方式3中，在形成于金属箔10的凹部中与绝缘膜20一起形成第2绝缘膜21这点上与上述的实施方式1不同。参照图4(a)～(h)对该制造工艺的一例进行说明。另外，除了特别提及的事项以外，省略与实施方式1相重复的部分的说明。
首先，如图4(a)所示，准备(制作、购买等)金属箔10。在该实施方式中，金属箔10能够使用例如厚度70μm的SUS箔。
接下来，如图4(b)所示，通过蚀刻金属箔10，在金属箔10的表面形成成为栅电极或电容器电极的凸部和除此之外的凹部。
接下来，如图4(c)所示，在工序(b)中形成了凸部、凹部的金属箔10上以与例如凸部以及凹部相同的厚度形成包括栅极绝缘膜20g的绝缘膜20。作为绝缘膜20的形成方法举出例如溶胶凝胶法和化学合成法等。作为涂覆绝缘膜20的溶液的方法，能够使用例如浸渍法、旋涂法、辊涂法、幕式淋涂法、喷射法、液滴喷吐法等。此外，能够使用一般的薄膜形成法，作为其代表例能举出真空蒸镀法、激光磨除法、溅射法、CVD法(例如等离子CVD法)等，如果采用这些薄膜形成方法，则能够容易地形成整个凸部以及凹部厚度都相同的绝缘膜20。进而，绝缘膜20也可为构成金属箔10的金属的金属氧化膜。在这种情况下，绝缘膜20的形成能够通过对金属箔10的上表面进行氧化来进行。金属箔10的氧化处理，通过例如阳极氧化法、热氧化法(通过加热进行的表面氧化处理)、化学氧化法(采用氧化剂的表面氧化处理)来进行。另外，在绝缘膜20为金属箔10的金属氧化膜的情况下，构成金属箔10的金属如果是通过上述氧化处理能被氧化的金属，则没有特别地被限制。但是，优选采用阀金属(例如铝、钽等)。在采用阀金属的情况下，能够适用阳极氧化法，能够在金属表面简易地形成氧化被膜(例如1μm以下、优选0.6μm以下)。
接下来，如图4(d)所示，还对形成于金属箔10的凹部形成第2绝缘膜21。第2绝缘膜21也可为与绝缘膜20不同的材料，也可采用相同的材料。因此第2绝缘膜21能够使用与上述所示的绝缘膜20的材料。此外，形成方法可列举例如溶胶凝胶法和化学合成法等。作为进行涂覆的方法，能够使用例如喷墨方式下的液滴喷吐法等。此外，能够使用一般的薄膜形成法，作为其代表例能够使用掩膜并举出真空蒸镀法、溅射法等。
此外，虽然第2绝缘膜21的厚度能够按照将第2绝缘膜21和绝缘膜20合在一起后的膜厚比绝缘膜20厚的方式任意地设定，但也能够按照成为比例如形成于凸部上的绝缘膜20表面凹1μm左右的状态的方式形成第2绝缘膜21。
接下来，如图4(e)所示，与实施方式1的图2(d)、实施方式2的图3(d)同样地在形成于栅电极10g上的栅极绝缘膜20g上形成半导体层30。
接下来，如图4(f)所示，按照与半导体层30相接触的方式形成源电极40s、漏电极40d，形成包括这些源电极40s、漏电极40d的上部配线图案层。包括源电极40s、漏电极40d的上部配线图案层的形成方法如实施方式1、实施方式2中所记述那样并没有特别限定形成方法，通过例如、真空蒸镀法或溅射法能够容易地进行，也可使用其他的方法(例如印刷有机金属糊状物并进行硬化的方法、以喷墨方式印刷纳米金属粒子印墨并进行烧制的方法等)。在此，在本实施方式3的图4中，表示采用喷墨方式形成了包括源电极40s、漏电极40d的上部配线图案层的例子。图4(d)中按照栅极绝缘膜10g的上表面变高的方式形成凸部，从而该凸部作为隔壁发挥功能，在基于喷墨方式的配线形成中不需要以其他工序形成隔壁，能够在源电极和漏电极间形成狭小间距。
接下来，如图4(g)、图4(h)所示，与先前记述的实施方式1、实施方式2同样，按照覆盖形成有半导体层30、包括源电极40s以及漏电极40d的上部配线图案层的面的方式形成树脂层50，通过蚀刻金属箔10，由金属箔10形成栅电极10g以及下部配线图案层10a。
通过如上那样，能够构筑本实施方式3相关的柔性半导体装置300。通过本实施方式3的制造方法，能够较薄地形成栅电极上的栅极绝缘膜并形成特性好的TFT元件，并且抑制上部配线图案层与下部配线图案层间的寄生电容·漏电流。进而，在通过喷墨法形成上部配线图案层的情况下，能够容易地形成成为隔壁的凸部，能够提供电气特性·生产性优良的柔性半导体装置。
此外，在本实施方式3的制造方法中，例如通过高介电常数的材料形成构成栅极氧化膜和电容器部的绝缘膜20，采用低介电常数的材料形成第2绝缘膜21等，能按照功能和目的分开使用，能更有效地减小在配线间产生的寄生电容，并增大***到半导体元件和电路内的电容器部的容量。
实施方式4
接下来，参照图5(a)～(h)，对本实施方式4的柔性半导体装置400的制造方法进行说明。图5(a)～(h)为用于说明柔性半导体装置400的制造工序的工序剖面图。以下，对其进行说明。
首先，如图5(a)所示，准备金属箔10。该实施方式4中，能够使用例如厚度70μm的SUS箔作为金属箔10。
接下来，如图5(b)所示，通过加工金属箔10，形成凸部，该凸部用于构成电连接上部配线图案和下部配线图案的层间连接通孔10v。该凸部能够通过例如在形成凸部的位置形成掩膜来蚀刻金属箔10的上表面而形成，能够按照与在后面形成的栅极绝缘膜20g的厚度相同的高度或者比栅极绝缘膜20g的厚度高一些的方式形成。作为蚀刻剂也可按照金属箔10的材料等使用适当的产品。在例如银箔和SUS箔的情况下，能够使用氯化亚铁。
接下来，如图5(c)所示，进而在形成有用于构成栅电极10g的凸部的位置形成掩膜，并蚀刻金属箔10，从而形成栅电极10g用凸部。在形成该栅电极10g用凸部时，不除去用于形成层间连接通孔10v用凸部的掩膜而先残留，采用该掩膜进行加工以使层间连接通孔10v凸部变高。作为蚀刻剂也可与工序(b)同样地按照金属箔10的材料等使用适当的产品。
接下来，如图5(d)所示，在工序(b)和工序(c)中在形成有凸部的金属箔10上形成包括栅极绝缘膜20g的绝缘膜20。此时按照层间连接通孔10v表面露出的方式形成绝缘膜20。也可采用例如液滴喷吐法来只在凸部间的凹部和栅电极10g表面选择性地形成绝缘膜20，也可为在采用浸渍法、旋涂法、辊涂法、幕式淋涂法、喷射法等来全面地形成绝缘膜20后采用激光仅除去层间连接通孔10v表面的绝缘膜20，从而使层间连接通孔10v表面露出的方法。
接下来，如图5(e)所示，在栅极绝缘膜20g上形成与栅电极10g相对置的半导体层30。
接下来，如图5(f)所示，按照与半导体层30相接触的方式形成源电极40s、漏电极40d，形成包括这些源电极40s、漏电极40d的层。此时与露出的层间连接通孔10v表面电连接。
接下来，如图5(g)所示，按照覆盖形成有半导体层30、源电极40s以及漏电极40d的面的方式形成密封层50。
接下来，如图5(h)所示，通过对形成有成为栅电极10g或层间连接通孔10v的凸部的金属箔10进行蚀刻，从而由金属箔10形成栅电极10g、下部配线图案层10a以及层间连接通孔10v。作为蚀刻剂，也能够根据金属箔10的材料使用适当的产品。
通过如上那样，能够构筑本实施方式4相关的柔性半导体装置400。根据本实施方式4的制造方法，能够以简易的方式将栅电极、下部配线图案和源电极或者漏电极层电连接。
(实施方式5)
接下来，参照图6(a)以及(b)，对将本实施方式相关的柔性半导体装置搭载于图像显示装置中的情况进行说明。图6(a)是示意性地表示被搭载于图像显示装置(在此有机EL显示器)中的柔性半导体装置500的剖面的剖面图。柔性半导体装置500具有多个晶体管构造体，图6(a)所示的例子中具有由半导体层30A、栅极绝缘膜20Ag、栅电极10Ag、源电极40As和漏电极40Ad构成的TFT晶体管500A和由半导体层30B、栅极绝缘膜20Bg、栅电极10Bg、源电极40Bs、漏电极40Bd构成的TFT晶体管500B。
在图6(a)所示的例子中，柔性半导体装置500由开关用TFT晶体管500A(以下称作“Sw-Tr”。)和驱动用TFT晶体管500B(以下称作“Dr-Tr”。)构成。在该实施方式中，柔性半导体装置500具有层叠构造，在Sw-Tr500A上层叠Dr-Tr500B。Sw-Tr500A的源电极40As和漏电极40Ad通过形成于密封层50A的层间连接部件70、71、72而电连接Dr-Tr500B的栅电极10Bg、电容器80的下部电极层10Bc、还有形成于Dr-Tr500B的下部配线图案层10Ba。
进而，柔性半导体装置500具备一个电容器80。即如图6(b)所示，图像显示装置的各像素组合两个TFT晶体管500A、500B和一个电容器80而构成。
如图6(b)所示，Sw-Tr500A的栅电极10Ag与选择线94连接，源电极40As以及漏电极40Ad分别一个与数据线92连接，另一个与Dr-Tr500B的栅电极10Bg连接。Dr-Tr500B的源电极10Bs以及漏电极10Bd分别一个与电源线96连接，另一个与显示部(这里为有机EL元件)连接。此外，电容器80连接于Dr-Tr500B的源电极10Bs和栅电极10Bg之间。
在上述结构的像素电路中，在选择线94工作时，如果Sw-Tr500A的开关处于接通，则驱动电压从数据线92被输入，由Sw-Tr500A被选择，电容器80中蓄积电荷。而且，通过该电荷产生的电压被施加到Dr-Tr500B的栅电极10Bg，与该电压相应的漏极电流被提供给显示部，成为使有机EL元件发光。
在柔性半导体装置的重要用途之一的显示器驱动用的TFT中，为了驱动元件而需要保持电容的电容器。如上那样，通过将电容器80直接***柔性半导体装置，从而也可不在柔性半导体装置500的外部另外设置电容器。因此，能够实现小型且能高密度安装的图像显示装置。
进而，在图6所示的例子中，电容器80的下部电极层10Bc形成于Dr-Tr500B中与栅电极10Bg相同的面内，并且由共通的金属层10B构成。此外，电容器80的电介质层20Bc形成于Sw-Tr500B中与栅极绝缘膜20B相同的面内，并且由共通的绝缘膜20B构成。如上那样，通过将电容器80和TFT晶体管500B并联配置，从而能够由金属层10B和绝缘膜20B形成电容器80，能够简易地构筑柔性半导体装置500。
图6(b)表示如图6(a)所示的构造的驱动电路(等效电路)90。图6(b)所示得配线92为数据线，配线94为选择线，配线96为电源线。按各图像显示装置的每个像素，形成柔性半导体装置500。根据显示器的构成，也可以在各像素中设置不仅2个、而是设置2个以上的TFT元件，因此也可与此相对应来改变柔性半导体装置500。
参照图7的图7(a)～(c)说明本发明的实施方式5相关的柔性半导体装置500的制造工艺的一例。另外，除了特别提及的事项以外，省略与实施方式1相重复的部分的说明。
在此，首先如图7(a)所示，按照实施方式1中所记述的那样形成成为Dr-Tr的TFT晶体管500B。此时在与绝缘膜20B相同面侧形成电容器80。形成方法为，在如图2(b)所示那样形成凸部时，按照成为TFT元件的栅电极10Bg的地方和成为电容器80的下部电极层10Bc的地方变为凸部的方式形成金属箔10B。之后，在形成绝缘膜20B时形成栅极绝缘膜20Bg和电容器的电介质层20Bc。而且，在形成半导体层30B、源电极40Bs、漏电极40Bd后，形成密封层50B，通过对金属层10B进行加工，从而形成下部配线图案层10Ba、栅电极10Bg、电容器的下部电极层10Bc。
接下来，如图7(b)所示，准备到图2(e)为止结束了的成为SW-Tr的TFT晶体管500A和具备层间连接部件70、71、72的密封层50A。作为层间连接部件，能够使用例如糊状物通孔。层间连接部件70、71、72由例如在密封层50中采用成为片状的材料，并且被填充到连通上表面以及下表面的开口部中的导电性糊状物(糊状物通孔)构成。作为导电性糊状物的代表例，能够举出例如镀Ag涂层铜粉和以环氧树脂作为主要成分的树脂组成物的混合物。
接下来，如图7(c)所示，通过将TFT晶体管500A压接到密封层50A，从而将层间连接部件70和源电极40As、层间连接部件71、72和漏电极40Ad分别进行连接。
作为上述压接的方法，也可采用由例如辊层压、真空层压、热挤压等进行加热并加压的方法等。作为密封层50A，能够采用例如在树脂薄膜表面涂布粘结性材料(例如环氧树脂、丙烯酸树脂、聚酰亚胺树脂等)的材料或未硬化的树脂薄膜等。进而，为了使阻挡(barrier)性能提高，也能够采用在树脂薄膜表面和粘结性材料间形成了阻挡性能优良的无机薄膜的层叠薄膜。在此，作为密封层50A准备在厚度12.5μm的聚酰亚胺树脂薄膜表面涂布了粘结性环氧树脂的材料，并粘合到形成了TFT晶体管500A的半导体层30A、源电极40As、漏电极Ad的面上进行一体化。
进而，在密封层50中与使TFT晶体管500A压接的面相反侧的一面，按照与密封层50的层间连接部件70、71、72相连接的方式压接形成于TFT晶体管500B的下部配线图案层10Ba、栅电极10Bg、电容器的下部电极层10Bc。通过该压接，将TFT晶体管500B和密封层50层叠一体化，TFT晶体管500B的栅电极10Bg、电容器80的下部电极层10Bc、还有形成于Dr-Tr500B的下部配线图案层10Ba被电连接。TFT元件300A的压接和TFT晶体管500B的压接可以由相同工序执行，也可按照需要由不同工序执行。
而且，通过加工TFT晶体管500A的金属层10A，从而形成栅电极10Ag。如上那样，能够制造与图6所示的本实施方式5相关的柔性半导体装置500。
在实施方式5中，记述了作为具有多个晶体管的构造而层叠的结构，但也可在同一平面内配置多个晶体管来形成。但是，如本实施方式5那样，在以不同的绝缘膜20A、20B分别构成晶体管的情况下，根据使配线三维排列的效果，能够在相同的元件面积内收容更多的配线。即如果为相同的配线数，则能够采用剖面积更大的粗配线，因此能够减小配线电阻所引起的电压降，并且也能够提高用于配线形成的蚀刻工序的产量。
以上，通过适当的实施方式说明了本发明，但这些记述不是限定事项，当然能有各种改变。例如，由于根据显示器的结构还可以按各像素不仅仅设置2个TFT元件(第1以及第2TFT元件)，而是设置2个以上，因此与此相对应地也能改变本实施方式的柔性半导体装置。此外，在上述实施方式中，例示了搭载于有机EL显示器中的柔性半导体装置，但也可搭载于无机EL显示器中。再者，不限于EL显示器也可为电子纸，进而不限于显示器，也能搭载于RFID等通信设备或存储器等中。本发明虽然表示了以与一个装置对应的形式制作柔性半导体装置那样的例子，但不限于此，也可采用以与多个装置对应的形式制作柔性半导体装置的方法。作为这种制作手法，能够采用卷对卷(rolltoroll)制法。
【产业上的可利用性】
本发明相关的柔性半导体装置用于有机EL显示器、电子纸等电子设备中是有用的。进而，不限于显示器，在搭载于RFID等通信设备或存储器装置等电子设备等的用途中也是有用的。
(符号说明)
10、10A、10B金属箔
10a、10Ba、62a下部配线图案层
10g、10Ag、10Bg、61g栅电极
20、20A、20B绝缘膜
20g、20Ag、20Bg栅极绝缘膜
20Bc电介质层
21第2绝缘膜
30、30A、30B半导体层
40s、40As、40Bs源电极
40d、40Ad、40Bd漏电极
50、50A、50B密封层
60多层金属箔
61第1金属层
62第2金属层
70、71、72层间连接部件
80电容器
10Bc下部电极层
100、200、300、400、500、500A、500B柔性半导体装置
500A、500BTFT晶体管

Claims (34)

1.一种柔性半导体装置，具备形成半导体元件的绝缘膜，在该绝缘膜的上表面和下表面分别具有上部配线图案层和下部配线图案层，
该柔性半导体装置的特征在于，
上述半导体元件包括：
形成于上述绝缘膜的上表面的半导体层；
按照与上述半导体层相接触的方式形成于上述绝缘膜的上表面的源电极和漏电极；
按照与上述半导体层相对置的方式形成于上述绝缘膜的下表面的栅电极，
上述栅电极的上表面比上述下部配线图案层的上表面更向上述半导体层侧突出，上述栅电极的厚度比上述下部配线图案层的厚度厚，
在上述绝缘膜中，与上述源电极、上述漏电极、上述上部配线图案层以及上述下部配线图案层相对置的绝缘膜的第1膜厚比上述栅电极和上述半导体层间的绝缘膜的第2膜厚更厚。
2.根据权利要求1所述的柔性半导体装置，其特征在于，
在上述绝缘膜中，上述第1膜厚比上述第2膜厚厚1μm以上。
3.根据权利要求1所述的柔性半导体装置，其特征在于，
上述栅电极和上述下部配线图案层由相同种类的金属构成。
4.根据权利要求3所述的柔性半导体装置，其特征在于，
上述金属从铝、银、镍、铁、铜、或者以这些金属的任一个作为成分的合金箔中选择。
5.根据权利要求1～4中任一项所述的柔性半导体装置，其特征在于，
与上述绝缘膜相接触的上述栅电极的上表面的表面粗糙度比与上述绝缘膜相接触的上述下部配线图案层的上表面的表面粗糙度小。
6.根据权利要求1～4中任一项所述的柔性半导体装置，其特征在于，
上述栅电极的上表面的表面粗糙度的Ra值为100nm以下。
7.根据权利要求1～4中任一项所述的柔性半导体装置，其特征在于，
上述下部配线图案层的上表面的表面粗糙度的Ra值为500nm以上。
8.根据权利要求1～4中任一项所述的柔性半导体装置，其特征在于，
在上述半导体层之上形成由被覆上述半导体层的绝缘材料构成的密封层。
9.根据权利要求8所述的柔性半导体装置，其特征在于，
上述密封层由树脂材料构成。
10.根据权利要求9所述的柔性半导体装置，其特征在于，
上述密封层由树脂片构成，该树脂片由薄膜状的芯材和在上述芯材的两面分别层叠的树脂层构成。
11.根据权利要求1～4中任一项所述的柔性半导体装置，其特征在于，
还具有将上述源电极和上述下部配线图案层间或者上述漏电极和上述下部配线图案层间电连接的层间连接通孔，该层间连接通孔、上述栅电极和上述下部配线图案层由相同种类的金属构成。
12.根据权利要求1～4中任一项所述的柔性半导体装置，其特征在于，
还通过形成于上述绝缘膜的上表面的上部电极和与该上部电极相对置并形成于上述绝缘膜的下表面的下部电极形成电容器。
13.根据权利要求12所述的柔性半导体装置，其特征在于，
上述上部电极和上述下部电极间的上述绝缘膜的第3膜厚比上述第1膜厚薄。
14.根据权利要求13所述的柔性半导体装置，其特征在于，
上述第3膜厚比上述第1膜厚薄1μm以上。
15.根据权利要求1～4中任一项所述的柔性半导体装置，其特征在于，
上述柔性半导体装置具有双层上述绝缘膜，在该绝缘膜上分别设置上述半导体元件。
16.根据权利要求15所述的柔性半导体装置，其特征在于，
上述双层绝缘膜经由层间绝缘膜而被接合，分别形成于上述双层绝缘膜的半导体元件经由贯通上述层间绝缘膜而设置的层间连接部件而相连接。
17.根据权利要求16所述的柔性半导体装置，其特征在于，
上述层间绝缘膜作为对设置于上述双层绝缘膜的一个半导体元件进行被覆的密封层而被形成。
18.一种柔性半导体装置的制造方法，该柔性半导体装置在绝缘膜的下表面形成栅电极和与该栅电极相连接的下部配线图案层，在上述绝缘膜的上表面形成与栅电极相对置的半导体层和与该半导体层相连接的源电极和漏电极，上述栅电极的厚度比上述下部配线图案层的厚度厚，该柔性半导体装置的制造方法的特征在于，包括：
下部电极配线制作工序，在金属箔的一个面形成一个或2个以上的凸部；
绝缘膜形成工序，在形成了上述凸部的上述一个面，按照上述凸部上的膜厚比除去该凸部以外的凹部上的膜厚变得更薄的方式形成上述绝缘膜；和
半导体层形成工序，按照与上述凸部的至少一个相对置的方式在上述绝缘膜上形成上述半导体层。
19.根据权利要求18所述的柔性半导体装置的制造方法，其特征在于，
在上述下部电极配线制作工序中，通过蚀刻而形成上述凸部。
20.根据权利要求18所述的柔性半导体装置的制造方法，其特征在于，
在上述金属箔的表面，通过层叠与上述金属箔相同种类的金属材料、或者不同种类的金属材料来形成上述凸部。
21.根据权利要求18所述的柔性半导体装置的制造方法，其特征在于，
按照上述凸部的高度成为1μm以上的方式形成上述凸部。
22.根据权利要求18所述的柔性半导体装置的制造方法，其特征在于，
在上述凸部形成工序中，形成高度不同的凸部。
23.根据权利要求18～22中任一项所述的柔性半导体装置的制造方法，其特征在于，
包括上部电极配线制作工序，在上述绝缘膜的上表面形成上述源电极、上述漏电极以及与上述源电极或者上述漏电极连接的上部配线图案层。
24.根据权利要求23所述的柔性半导体装置的制造方法，其特征在于，
上述上部电极配线制作工序中，按照与上述凸部中的至少一个相对置的方式形成与上述上部配线图案层相连接的上部电极。
25.根据权利要求23所述的柔性半导体装置的制造方法，其特征在于，
在上述上部电极配线制作工序中包括下述工序：
通过涂布将导电性材料溶解于溶剂中的液体材料从而形成电极配线图案，从电极配线图案中除去上述溶剂。
26.根据权利要求24所述的柔性半导体装置的制造方法，其特征在于，
在上述上部电极配线制作工序中包括下述工序：
通过涂布将导电性材料溶解于溶剂中的液体材料从而形成电极配线图案，从电极配线图案中除去上述溶剂。
27.根据权利要求18～22中任一项所述的柔性半导体装置的制造方法，其特征在于，
上述绝缘膜形成工序包括：
在上述金属箔的一个面通过将绝缘膜材料溶解于溶剂来进行涂覆从而形成涂布膜的工序；和
从上述涂布膜中除去溶剂的工序。
28.根据权利要求18～22中任一项所述的柔性半导体装置的制造方法，其特征在于，
在上述绝缘膜形成工序中，
在形成第1绝缘膜之后，将由与上述第1绝缘膜相同或者不同的绝缘膜材料构成的第2绝缘膜形成于上述凹部，形成包括上述第1绝缘膜和上述第2绝缘膜的上述绝缘膜。
29.根据权利要求18～22中任一项所述的柔性半导体装置的制造方法，其特征在于，
上述半导体层形成工序包括：
在上述绝缘膜上堆积半导体材料的工序；和
对所堆积的上述半导体材料进行加热处理并使上述半导体材料结晶化的结晶化工序。
30.根据权利要求29所述的柔性半导体装置的制造方法，其特征在于，
通过激光照射来执行上述加热处理。
31.根据权利要求18～22中任一项所述的柔性半导体装置的制造方法，其特征在于，
包括400℃以上的加热处理。
32.根据权利要求18～22中任一项所述的柔性半导体装置的制造方法，其特征在于，
包括密封工序，通过在上述绝缘膜的上表面压接树脂片，将上述源电极、上述漏电极以及上述半导体层埋设在上述绝缘膜和上述树脂片之间并进行密封。
33.一种柔性半导体装置的制造方法，包括如下工序：
通过权利要求18～22中任一项所述的柔性半导体装置的制造方法制作两个第1柔性半导体装置和第2柔性半导体装置，
使上述第1柔性半导体装置的下部配线图案层和上述第2柔性半导体装置的上部配线图案层经由树脂片相对置并进行压接，从而接合上述第1柔性半导体装置和上述第2柔性半导体装置。
34.根据权利要求33所述的柔性半导体装置的制造方法，其特征在于，
包括在上述树脂片中形成通孔的工序，该通孔的一端与第1柔性半导体装置的栅电极或者下部配线图案层连接，另一端与第1柔性半导体装置的上部配线图案层连接。
CN201180004076.6A 2010-05-12 2011-04-14 柔性半导体装置及其制造方法 Active CN102576678B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010109837 2010-05-12
JP2010-109837 2010-05-12
PCT/JP2011/002203 WO2011142081A1 (ja) 2010-05-12 2011-04-14 フレキシブル半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102576678A CN102576678A (zh) 2012-07-11
CN102576678B true CN102576678B (zh) 2015-11-25

Family

ID=44914142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180004076.6A Active CN102576678B (zh) 2010-05-12 2011-04-14 柔性半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US8525178B2 (zh)
JP (1) JP5719992B2 (zh)
CN (1) CN102576678B (zh)
WO (1) WO2011142081A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2624326A4 (en) * 2010-09-29 2017-05-10 Posco Method for manufacturing a flexible electronic device using a roll-shaped motherboard, flexible electronic device, and flexible substrate
JP5981157B2 (ja) 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
KR102175353B1 (ko) * 2014-05-30 2020-11-09 한국전자통신연구원 반도체 소자 및 그 제조 방법
CN105810713A (zh) * 2016-01-15 2016-07-27 广州奥翼电子科技股份有限公司 柔性显示器及其制备方法
KR101792087B1 (ko) * 2016-03-24 2017-11-02 주식회사 코윈디에스티 금속배선 리페어 방법
US10756161B2 (en) * 2018-06-27 2020-08-25 Intel Corporation Package-embedded thin-film capacitors, package-integral magnetic inductors, and methods of assembling same
CN109256481B (zh) * 2018-08-30 2020-09-11 云谷（固安）科技有限公司 显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142022A (ja) * 2005-11-16 2007-06-07 Seiko Epson Corp 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP2009122253A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359376A (ja) * 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6982194B2 (en) 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4718725B2 (ja) * 2001-07-03 2011-07-06 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
JP2005072053A (ja) 2003-08-27 2005-03-17 Sharp Corp 有機半導体装置およびその製造方法
JP2005294300A (ja) 2004-03-31 2005-10-20 Univ Of Tokyo 非単結晶トランジスタ集積回路及びその製造方法
JP2006186294A (ja) 2004-12-03 2006-07-13 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
KR20110050580A (ko) 2008-08-04 2011-05-16 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
EP2246879A4 (en) * 2008-09-18 2014-06-11 Panasonic Corp METHOD FOR PRODUCING A FLEXIBLE SEMICONDUCTOR COMPONENT AND MULTILAYER FILM USED IN THIS PROCESS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142022A (ja) * 2005-11-16 2007-06-07 Seiko Epson Corp 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP2009122253A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
WO2011142081A1 (ja) 2011-11-17
CN102576678A (zh) 2012-07-11
JP5719992B2 (ja) 2015-05-20
JPWO2011142081A1 (ja) 2013-07-22
US8525178B2 (en) 2013-09-03
US20120181543A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
CN102576678B (zh) 柔性半导体装置及其制造方法
US8525172B2 (en) Flexible semiconductor device
CN101911269B (zh) 柔性半导体装置及其制造方法
US8367488B2 (en) Manufacturing method of flexible semiconductor device
KR101376896B1 (ko) 플렉시블 반도체장치의 제조방법 및 플렉시블 반도체장치
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN102668099A (zh) 挠性半导体装置及其制造方法、以及图像显示装置
CN102812541A (zh) 挠性半导体装置及其制造方法、以及使用挠性半导体装置的图像显示装置及其制造方法
US8617943B2 (en) Method for making a semiconductor device on a flexible substrate
JP2016029716A (ja) 電子回路装置、及び表示素子
KR20050032999A (ko) 배선 기판 및 그 제조방법, 및 박막트랜지스터 및 그제조방법
CN107146855A (zh) Oled基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT CO., LT

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20150906

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150906

Address after: Japan Osaka

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant