CN101911269B - 柔性半导体装置及其制造方法 - Google Patents

柔性半导体装置及其制造方法 Download PDF

Info

Publication number
CN101911269B
CN101911269B CN200980102246.7A CN200980102246A CN101911269B CN 101911269 B CN101911269 B CN 101911269B CN 200980102246 A CN200980102246 A CN 200980102246A CN 101911269 B CN101911269 B CN 101911269B
Authority
CN
China
Prior art keywords
metal
semiconductor device
electrode
flexible semiconductor
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980102246.7A
Other languages
English (en)
Other versions
CN101911269A (zh
Inventor
铃木武
保手浜健一
平野浩一
中谷诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101911269A publication Critical patent/CN101911269A/zh
Application granted granted Critical
Publication of CN101911269B publication Critical patent/CN101911269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种柔性半导体装置。本发明的柔性半导体装置具有：金属层，其具有栅极电极、源极电极以及漏极电极；金属氧化膜，其是构成金属层的金属的金属氧化膜，形成在金属层的表面区域；以及半导体层，其隔着金属氧化膜而形成在栅极电极之上。本发明的柔性半导体装置在金属层的表面区域局部形成未被金属氧化膜覆盖的非覆盖部位，经由非覆盖部位，源极电极和半导体层之间以及漏极电极和半导体层之间相互电连接。

Description

柔性半导体装置及其制造方法
技术领域
本发明涉及具有可挠性的柔性半导体装置及其制造方法。更详细地说，本发明涉及能够用作TFT的柔性半导体装置及其制造方法。
背景技术
伴随信息终端的普及，作为计算机用显示器等的图像显示装置，对平板显示器的需求提高。此外，伴随进一步的信息化发展，以往用纸介质提供的信息被电子化的机会增加。尤其近来，作为薄而轻的能够简便搬运的的移动用显示介质，对电子纸或数字纸的需求也提高(专利文献1等)。
一般在平板显示器装置中，采用利用了液晶、有机EL(有机电致发光)、电泳等的元件来形成显示介质。在所述的显示介质中，为了确保画面亮度的均匀性或画面改写速度等，采用有源驱动元件(TFT元件)作为图像驱动元件的技术成为主流。在通常的显示器中，在玻璃基板上形成这些TFT元件，并密封有液晶、有机EL元件等。
这里，在TFT元件中主要能够采用a-Si(非晶硅)、p-Si(多晶硅)等半导体。通过使这些Si半导体(根据需要也可以有金属膜)多层化，并在基板上依次形成源极、漏极、栅极的各电极，从而制造TFT元件。
在这种以往的采用了Si材料的TFT元件的形成中，因为包含高温工序，所以具有不得不采用能够耐高的工序温度的材料作为基板材料的限制。因此实际上需要采用玻璃作为基板材料。另外，虽然也可以采用石英基板，但是价格高，对于显示器的大型化具有经济上的问题。因此，作为形成TFT元件的基板，一般使用玻璃基板。
但是，在利用这样的以往所知的玻璃基板来构成先前叙述的薄型显示器的情况下，该显示器成为重、缺乏柔软性、因落下的冲击可能破裂的产品。起因于在玻璃基板上形成TFT元件的这些特征不能满足对伴随信息化的发展的简便的便携用薄型显示器的需求。
为了与对分量轻且薄型的显示器的需求相对应，从基板的柔性化、轻量化等观点出发，正在进行在树脂基板(塑料基板)上形成TFT元件的柔性半导体装置的开发。例如，在专利文献2中公开了如下技术，即：通过与以往大致相同的工艺在支撑体(例如玻璃基板)上制造了TFT元件之后，从玻璃基板剥离TFT元件从而转印到树脂基板上。在所涉及的技术中，首先，在玻璃基板上形成TFT元件，经由丙烯酸树脂等的密封层将其粘结在树脂基板上，之后通过剥离玻璃基板，从而将TFT元件转印形成到树脂基板上。
在采用了转印法的柔性半导体装置的制造中，支撑体(例如玻璃基板)的剥离工序成为问题。即，在从树脂基板剥离支撑体时，例如需要进行使支撑体和TFT的粘附性降低的处理。或者，需要在支撑体和TFT之间形成剥离层并且进行物理地或化学地去除该剥离层的处理。由于那样的处理，工序变复杂，在生产性上留有担忧。
【专利文献1】特开2007-67263号公报
【专利文献2】特开2004-297084号公报
也在考虑在树脂基板上直接形成TFT的方法，而不是向树脂基板(塑料基板)转印TFT。在该情况下，因为不需要转印后的支撑体(例如玻璃基板)的剥离工序，所以能够简单地制造柔性半导体装置。
但是，因为丙烯酸树脂等的树脂基板耐热性低，所以有在形成TFT时不得不将工艺温度抑制地较低的制约。因此，在树脂基板上直接形成的TFT与通过转印而形成的TFT相比，在TFT性能上留有担忧。
例如，为了使迁移率等半导体特性提高，希望对半导体材料进行加热处理，但是在树脂基板上直接形成TFT时，因为工艺温度受限制，所以难以进行那样的加热处理。此外，为了使栅极电压下降，作为栅极绝缘膜，即使薄也希望采用绝缘耐压高、并且介电常数也高的无机氧化物。但是，那样的无机氧化物因为致密且化学性稳定，所以对于难以加工(例如激光钻孔加工等)这样的生产技术上的问题，有改善的余地。尤其对于大画面用的柔性半导体装置，那样的问题变得显著。
发明内容
本申请发明者对于上述柔性半导体装置的课题，不是在以往技术的延伸上进行应对，而是在新的方向进行应付，尝试了解决那些课题。本发明鉴于所述的情况而作，其主要目的是提供一种生产性优异的柔性半导体装置的制造方法，此外，由此提供一种高性能的柔性半导体装置。
为了解决上述课题，在本发明中，提供一种柔性半导体装置的制造方法，其特征在于，包括以下工序而成：
(i)准备金属箔(或金属层)的工序；
(ii)使金属箔的表面区域氧化，形成由构成金属箔的金属成分的金属氧化膜构成的栅极绝缘膜的工序；
(iii)在栅极绝缘膜上形成半导体层的工序；以及
(iv)通过蚀刻金属箔，从而由金属箔形成栅极电极、源极电极以及漏极电极的工序，
在工序(ii)中，不使金属箔的表面区域的至少一部分氧化而形成非氧化部位，经由非氧化部位，将源极电极以及漏极电极分别与半导体层相互电连接。优选金属箔包括阀金属而成，在工序(ii)中使金属箔的表面区域阳极氧化，由此形成由阀金属成分的金属氧化膜构成的栅极绝缘膜。此外，优选在工序(iii)之后在金属氧化膜上形成树脂层，以覆盖半导体层。
本发明的制造方法的特征之一是，局部地进行金属箔的表面区域的氧化处理，将由此所获得的“金属氧化膜”用作栅极绝缘膜，并且将“非氧化部位”用作过孔(via)(
Figure BPA00001183472300031
层间连接部位)。此外，本发明的制造方法的特征还在于，将作为金属氧化膜(即“栅极绝缘膜”)的构成材料而采用的金属箔用作电极构成材料这一柔性半导体装置的构成要素。
在本说明书中采用的“柔性半导体装置”的“柔性”这一用语，实质上表示半导体装置具有可以弯曲的可挠性。而且，本发明中所说的“柔性半导体装置”，根据其具有的结构等，可以称为“柔性半导体设备”或“柔性半导体元件”。
此外，在本说明书中采用的所谓“非氧化部位”，起因于金属箔的局部氧化而得到“被氧化的区域”和“未被氧化的区域”，指的是此时的“未被氧化的区域”。
而且，上述“电极构成材料”这一用语，实质上表示通过实施蚀刻等处理能够形成构成TFT元件的电极(即，“源极电极”、“漏极电极”以及“栅极电极”等)的材料和部件。
在某优选方式中，在工序(ii)中，在金属箔的表面中成为非氧化部位的区域形成抗蚀剂，并对形成了该抗蚀剂的金属箔的表面整体地实施氧化处理。
在本发明的制造方法中，成为相互电连接半导体层和非氧化部位的情况，但对于其手法没有特别限制。例如，可以在工序(iii)之后，以接触于半导体层以及非氧化部位的方式形成取出电极，或者在工序(iii)中以与非氧化部位直接接触的方式形成半导体层。
在本发明中，起因于采用了金属箔，能够用180℃以上、优选400℃～1000℃左右的高温工艺实施半导体层的形成工序。此外，起因于采用了金属箔，能够对所获得的半导体层实施加热处理。在该情况下，作为加热处理，优选进行热退火处理和/或激光退火处理。通过这样的加热处理，所获得的TFT的特性能够提高。具体而言，例如在硅半导体层的情况下，起因于半导体材料的结晶化被促进，而载流子迁移率能够提高，此外，例如在非晶氧化物半导体层(IGZO)的情况下，起因于氧缺陷被修复，载流子迁移率能够提高。
本发明的制造方法还可以包括采用金属箔和金属氧化膜来形成电容器的工序。在该情况下，通过蚀刻金属箔而不仅形成电极还形成电容器的电极层，此外，优选将金属氧化膜的至少一部分不仅用作栅极绝缘膜还用作电容器的电介质层。
在本发明中，还提供能够由上述制造方法获得的柔性半导体装置。相关本发明的柔性半导体装置的特征在于，具有：
金属层，其具有栅极电极、源极电极以及漏极电极；
金属氧化膜，其是构成金属层的金属成分的金属氧化膜，形成在金属层的表面区域；以及
半导体层，其隔着金属氧化膜形成在栅极电极之上，
在金属层的表面区域，局部形成未被金属氧化膜覆盖的非覆盖部位，
经由非覆盖部位，源极电极与半导体层之间以及漏极电极与半导体层之间相互电连接。在本发明的柔性半导体装置中，优选金属氧化膜中由栅极电极和半导体层夹着的区域作为栅极绝缘膜发挥功能。此外，优选金属层由阀金属形成，并且金属氧化膜是所述的阀金属成分的阳极氧化膜。
本发明的柔性半导体装置的特征之一是，具有由金属层局部氧化而获得的“金属氧化膜”以及“非覆盖部位”，此外，“非覆盖部位”作为相互电连接金属层(
Figure BPA00001183472300051
电极)和半导体层的过孔、即层间连接部位而发挥功能。
本发明的柔性半导体装置的特征还在于“电极”和“栅极绝缘膜”由“金属层”这一相同的构成材料得到。也就是说，本发明的柔性半导体装置具有由金属层的表面氧化处理而得到的“栅极绝缘膜”、和由金属层的蚀刻处理而得到的“电极”。基于该特征，在本发明的柔性半导体装置中，优选电极在其厚度方向具有锥形形状。此外，优选电极的厚度尺寸与由常规的电极形成法(例如蒸镀法或溅射法)获得的电极相比变大，例如，电极厚度为4μm～约20μm。优选源极电极和漏极电极和栅极电极位于同一平面上。也就是说，源极电极和漏极电极和栅极电极被设置为齐平状态。
这里，“非覆盖部位”这一用语，从柔性半导体装置这一“物”的观点出发，实质上表示没有被金属氧化膜覆盖的区域，在某优选方式中，指的是金属层的表面区域的“未被氧化的部位”。
在某优选方式中，金属层由第1金属层和第2金属层构成，第1金属层含有阀金属而成，第2金属层含有与该阀金属不同的金属而成。在该情况下，优选金属氧化膜为第1金属层的阀金属成分的阳极氧化膜。另外，优选在第1金属层和第2金属层之间形成中间层。另外，这里所说的“第2金属层含有与该阀金属不同的金属而成”，实质上表示第2金属层的金属成分与第1金属层的金属成分不同，因此，还包括第2金属层含有“与第1金属层的阀金属不同种类的阀金属”而成的方式。
本发明的柔性半导体装置可以还具备电容器。在该情况下，优选电容器的电极层由金属层构成，电容器的电介质层由金属氧化膜构成。
在某优选方式中，具有多个由半导体层、栅极绝缘膜、栅极电极、源极电极和漏极电极构成的晶体管构造体。此外在别的某优选方式中，柔性半导体装置成为图像显示装置用的半导体装置。在该情况下，图像显示装置的驱动电路由柔性半导体装置的晶体管构造体和电容器构成，金属氧化膜形成为与包括晶体管构造体以及电容器的区域连续。
(发明效果)
根据本发明的制造方法，对金属箔的表面区域实施氧化处理，由此获得的金属氧化膜被用作栅极绝缘膜。因此，能够薄且致密地(平滑性好)形成栅极绝缘膜，能够获得具有优异TFT性能的柔性半导体装置。此外，因为将通过金属箔的局部氧化而形成的“非氧化部位”用作过孔，所以能够不使柔性半导体装置复杂而简单地实现层间连接，并且因为在形成绝缘膜之后没有为了加工而去除一部分(即因为不需要去除致密且化学性稳定的金属氧化膜的加工)，所以能够无浪费地使用材料和能量。因此，可以说本发明的制造方法在生产性上是优异的。
此外，在本发明中，因为将作为金属氧化膜(即“栅极绝缘膜”)的构成材料而采用的金属箔用作电极构成材料这一柔性半导体装置的构成要素，所以能够在绝缘膜以及半导体层的制造中积极地导入高温工艺。由此，例如在半导体层的形成中或形成后能够积极地进行加热处理，能够较好地使TFT特性(例如半导体的载流子迁移率等)提高。换言之，由本发明的制造方法获得的柔性半导体，因为是通过期望的热处理而形成的半导体，所以可以说在TFT特性上具有高性能。
附图说明
图1(a)是表示本发明的一实施方式涉及的柔性半导体装置的上表面的俯视图；(b)是(a)的Ib-Ib剖视图；(c)是将锥形形状的电极放大表示的剖视图。
图2(a)～(d)是表示本发明的一实施方式涉及的柔性半导体装置的制造工序的工序剖视图。
图3(a)～(c)是表示本发明的一实施方式涉及的柔性半导体装置的制造工序的工序剖视图。
图4(a)是表示本发明的一实施方式涉及的金属层(多层构造)的剖视图；(b)是表示本发明的一实施方式涉及的柔性半导体装置的剖面的剖视图；(c)是表示本发明的一实施方式涉及的柔性半导体装置的剖面的剖视图。
图5(a)是表示本发明的一实施方式涉及的柔性半导体装置的上表面的俯视图；(b)是(a)的Vb-Vb剖视图。
图6(a)是(b)的VIa-VIa剖视图；(b)是表示本发明的一实施方式涉及的柔性半导体装置的上表面的俯视图；(c)是表示本发明的一实施方式涉及的柔性半导体装置的上表面的俯视图。
图7是表示本发明的一实施方式涉及的柔性半导体装置的剖面的剖视图。
图8(a)是表示本发明的一实施方式涉及的柔性半导体装置的剖视图；(b)是表示本发明的一实施方式涉及的图像显示装置的驱动电路的等效电路图。
图9(a)是从金属层侧观察本发明的一实施方式涉及的柔性半导体装置的俯视图；(b)是(a)的IXb-IXb剖视图；(c)是(a)的IXc-IXc剖视图。
图10(a)是从金属层侧观察本发明的一实施方式涉及的柔性半导体装置的俯视图；(b)是(a)的Xb-Xb剖视图；(c)是(a)的Xc-Xc剖视图；(d)是(a)的Xd-Xd剖视图。
图11是表示本发明的一实施方式涉及的柔性半导体装置的剖面的剖视图。
图12(a)～(d)是表示本发明的一实施方式涉及的柔性半导体装置的制造工序的工序剖视图。
图13(a)～(d)是表示本发明的一实施方式涉及的柔性半导体装置的制造工序的工序剖视图。
图14是表示本发明的一实施方式涉及的柔性半导体装置的剖面的剖视图。
图15是表示本发明的一实施方式涉及的柔性半导体装置的剖面的剖视图。
图16是表示柔性半导体装置的产品应用例(电视图像显示部)的示意图。
图17是表示柔性半导体装置的产品应用例(便携电话的图像显示部)的示意图。
图18是表示柔性半导体装置的产品应用例(移动个人电脑或笔记本个人电脑的图像显示部)的示意图。
图19是表示柔性半导体装置的产品应用例(数字静态相机的图像显示部)的示意图。
图20是表示柔性半导体装置的产品应用例(可携式摄像机的图像显示部)的示意图。
图21是表示柔性半导体装置的产品应用例(电子纸的图像显示部)的示意图。
(符号说明)
10         金属箔/金属层
10A、10B   金属箔/金属层
12d        漏极电极
12g        栅极电极
12s        源极电极
12Ad       漏极电极
12Ag       栅极电极
12As       源极电极
12Bd       漏极电极
12Bg       栅极电极
12Bs       源极电极
14         第1金属层
15         布线层
16         第2金属层
17         过孔
18         中间层
20         金属氧化膜(表面金属氧化膜)
20A、20B   金属氧化膜(表面金属氧化膜)
22            栅极绝缘膜
22A、22B      栅极绝缘膜
30            半导体层
30A、30B      半导体层
32s、32d      半导体层的延续部
35            接触部
40、44、46    非氧化部位/非覆盖部位
40A、40B      非氧化部位/非覆盖部位
50s、50d      取出电极
50As、50Ad    取出电极
50Bs、50Bd    取出电极
55            开口部
60            树脂层
70            抗蚀剂
80            电容器
82            下部电极层
84            电介质层
86            上部电极层
92            数据线
94            选择线
96            电源线
100、200、300、400、500    柔性半导体装置
200A          开关用晶体管
200B          驱动用晶体管
300A          开关用晶体管
300B          驱动用晶体管
具体实施方式
以下，参照附图说明本发明的实施方式。在以下的附图中，为了简化说明，用同一参照符号表示实质上具有同一功能的构成要素。此外，各图中的尺寸关系(长度、宽度、厚度等)不反映实际的尺寸关系。
在本说明书中所说明的“方向”，是以金属箔/金属层10和半导体层30的位置关系为基准的方向，为了方便，用图中的上下方向进行说明。具体而言，与各图的上下方向相对应，设以金属箔/金属层10为基准而形成栅极绝缘膜22至半导体层30的一侧为“上方向”，以金属箔/金属层10为基准而未形成半导体层30的一侧为“下方向”。
参照图1(a)～(c)，对本发明的一实施方式涉及的柔性半导体装置100进行说明。图1(a)是柔性半导体装置100的上表面示意图，图1(b)是表示(a)的Ib-Ib剖面的剖面示意图。图1(c)是将图1(b)的电极部放大了的剖面示意图。
本实施方式涉及的半导体装置是具有可挠性的柔性半导体装置100。该柔性半导体装置100具有金属层10、表面金属氧化膜20、半导体层30而成。
金属层10具有栅极电极12g、源极电极12s以及漏极电极12d。构成金属层10的金属优选具有良好的导电性、能够容易地形成致密的氧化物的金属，例如可以列举阀金属(valve metal)。作为阀金属，例如，优选从由铝、钽、铌、钛、铪、锆、钼以及钨构成的群中所选择的至少一种以上的金属。另外，在本实施方式中，阀金属是铝。金属层10的厚度优选是约2μm～约100μm的范围、更优选是约4μm～约20μm的范围、更优选是约8μm～约16μm的范围，例如12μm。
这里，栅极电极12g、源极电极12s以及漏极电极12d通过金属箔的蚀刻而获得，所以如图1(c)所示，电极可以在其厚度方向具有锥形形状。在电极在其厚度方向具有锥形形状的情况下，锥形角度α(参照图1(c))可以是1°～60°左右，例如是5°～30°左右。如此若构成TFT元件的电极具有锥形形状，则之后用绝缘膜密封/保护电极以及布线图案时的图案台阶覆盖性(step coverage)良好，能够获得高的可靠性。此外，在本发明中，构成TFT元件的电极(即，源极电极12s、漏极电极12d以及栅极电极12g)通过蚀刻金属箔而形成，所以电极的厚度尺寸与用常规的电极形成法(例如蒸镀法或溅射法)获得的电极厚度(约0.1μm左右)相比变大，例如，电极厚度成为4μm～约20μm。由此，在本发明中，能够容易地实现电极的低电阻化。此外，通过改变金属箔的厚度，还可以容易地任意改变电极厚度。其结果，电极设计的自由度变高，能够比较容易地获得期望的TFT特性。
半导体层30经由表面金属氧化膜20形成在栅极电极12g上。如图所示，在所述实施方式中，半导体层30被配置在栅极绝缘膜22上。作为构成半导体层30的材料，能够使用各种物质，例如可以采用硅(例如Si)或锗(Ge)等半导体，还可以采用氧化物半导体。作为氧化物半导体，例如可列举ZnO、SnO2、In2O3、TiO2等单体氧化物，以及InGaZnO、InSnO、InZnO、ZnMgO等复合氧化物。或者根据需要，可以使用化合物半导体(例如，GaN、SiC、ZnSe、CdS、GaAs等)。而且还可以使用有机半导体(例如并五苯、聚3-己基噻吩、卟啉衍生物、铜酞菁、C60等)。所形成的半导体层30的厚度优选是约10nm～约150nm的范围、更优选是约20nm～约80nm的范围。
表面金属氧化膜20是在金属层10的表面所形成的金属氧化被膜，由“构成金属层10的金属成分”的金属氧化膜构成。金属氧化膜只要是氧化金属层10的表面而形成的氧化膜，则不做特别限制。例如，在由铝形成金属层10的情况下，表面金属氧化膜20可以是铝的阳极氧化被膜。该“阳极氧化”能够采用各种化学液体来简易地进行，由此，能够形成非常薄的致密的氧化被膜。顺便说一下，本申请说明书中所用的“氧化被膜”，根据其具有的形态，能够称为“氧化皮膜”。此外，“致密的氧化被膜”这一表现所用的“致密”，实质上表示氧化被膜中没有缺陷或者减少了缺陷。
在柔性半导体装置100中，表面金属氧化膜20中在栅极电极12g和半导体层30之间夹着的区域作为栅极绝缘膜22发挥功能。
这里，在晶体管的饱和区域的漏极电流一般可以表示为以下的[式1]。根据该式可知，栅极绝缘膜的相对介电常数越大且栅极绝缘膜的厚度越小，越能够用较小的栅极电压获得大的漏极电流，从而优选。
[式1]
I＝C1×(W/L)×(ε/d)×(Vg-C2)2
I：在饱和区域的漏极电流；C1、C2：常数；W：沟道宽度；L：沟道长；ε：相对介电常数；d：栅极绝缘膜厚度；Vg：栅极电压。
这点在本发明中，能够使用由金属箔10的阳极氧化而得到的、相对介电常数大(铝的阳极氧化膜为10左右)且非常薄的致密的氧化被膜20作为栅极绝缘膜22，所以能够提供用较小的栅极电压能够获得大的漏极电流的半导体装置。也就是说，由于表面金属氧化膜20，本发明的柔性半导体装置100能够成为具有优异的TFT性能的半导体装置。
对于表面金属氧化膜20的厚度而言，如上所述，从降低栅极电压的观点出发，越薄越好。因此，表面金属氧化膜20的厚度优选为约3μm以下，更优选为约800nm以下，进一步优选为约200nm以下。另一方面，若表面金属氧化膜20的厚度过薄，则从维持绝缘性的观点出发不优选。即，表面金属氧化膜20的厚度的下限值可以根据所施加的栅极电压和氧化膜的耐压特性而发生种种变化，例如在铝的阳极氧化被膜的情况下，使栅极电压的最大值为40V时为约100nm左右。
在柔性半导体装置100的金属层10的表面区域中，局部或部分地形成有没有被表面金属氧化膜20覆盖的非覆盖部位40。也就是说，就大体而言，金属层10的表面被金属氧化膜20覆盖，但是在其一部分中具有没有被表面金属氧化膜20覆盖而露出了基底金属(在本实施方式中是铝)的非覆盖部位40。非覆盖部位40用于电极和半导体层之间的电连接。换言之，通过该非覆盖部位40，各个源极电极12s以及漏极电极12d与半导体层30相互电连接，因此，非覆盖部位40作为表面金属氧化膜20的层间连接部位(过孔)而发挥功能。
由图示的方式可知，非覆盖部位40相当于未对金属层10的表面的一部分进行氧化而获得的“非氧化部位”。即，在本发明的制造方法中具有如下特征，即：不氧化金属箔10的表面的一部分而形成非氧化部位40，通过该非氧化部位40而形成电连接金属箔10和半导体层30的过孔(via)。如此通过将非氧化部位40用作层间连接部位(过孔)，从而不使柔性半导体装置的构造变复杂，能够简单地实现层间连接。
如图所示，柔性半导体装置100可以具备取出电极50s、50d。作为构成取出电极50s、50d的金属，例如，可以列举：金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铬(Cr)、钴(Co)、镁(Mg)、钙(Ca)、铂(Pt)、钼(Mo)、铁(Fe)、锌(Zn)、钛(Ti)、钨(W)等金属材料；以及氧化锡(SnO2)、铟锡氧化物(ITO)、含氟氧化锡(FTO)、氧化钌(RuO2)、氧化铱(IrO2)、氧化铂(PtO2)等导电性氧化物等。就能够简单地形成精细图案而言，还可以采用Ag糊(paste)等。取出电极50s、50d形成在表面金属氧化膜20上，可提供电连接非氧化部位40和半导体层30的功能。取出电极图案50s、50d的厚度优选为约50nm～约5μm的范围，更优选为约80nm～约1μm的范围。通过如此设置取出电极50s、50d，能够缩短沟道长(源极-漏极间的实质距离)，其结果，能够实现由沟道长的缩短产生的高速化或栅极电压的降低(参照式(1))。另外，即使没有取出电极50s、50d，若半导体层30直接地与非氧化部位40接触，能够使柔性半导体装置100动作。
在表面金属氧化膜20上，形成有覆盖半导体层30的树脂层60。该树脂层60是用于支撑TFT的支撑基材，由固化后具有可挠性的热固化性树脂材料或热可塑性树脂材料构成。作为这种树脂材料，例如可以列举：环氧树脂、聚酰亚胺(PI)树脂、丙烯酸树脂、聚对苯二甲酸乙二醇酯(PET)树脂、聚萘二甲酸乙二醇酯(PEN)树脂、聚苯硫醚(PPS)树脂、聚苯醚(PPE)树脂、PTFE等氟系树脂、这些物质的复合物等。这些树脂材料在尺寸稳定性的性质上优异，优选作为本实施方式的柔性半导体装置100中的柔性基材的材料。树脂层60的厚度优选为约1μm～约7μm的范围，更优选为约2μm～约5μm的范围。
下面，参照图2(a)～(d)以及图3(a)～(c)，说明本发明涉及的上述柔性半导体装置100的制造方法。图2(a)～(d)以及图3(a)～(c)是用于说明柔性半导体装置100的制造工艺的工序剖视图。
在实施本发明的制造方法时，首先，实施工序(i)。也就是说，如图2(a)所示，准备金属箔10。例如，准备由铝形成的金属箔10。这样的金属箔10可以利用市场上出售的金属箔。金属箔10的厚度优选为约2μm～约100μm的范围，更优选为约4μm～约20μm的范围，进一步优选为约8μm～约16μm的范围，例如是12μm。
接着，如图2(b)所示，在金属箔10的表面中形成非氧化部位的区域(即，不想进行氧化处理的规定区域)形成抗蚀剂70。在图示的状态下，在金属箔10的上表面的一部分和金属箔10的整个下表面形成抗蚀剂70。抗蚀剂70只要对后述的氧化处理液具有耐化学性即可。作为抗蚀剂70的材质，例如，可以是包含由酚醛清漆树脂、重氮萘醌(DNQ)系光敏剂等光敏剂、以及丙二醇单甲基乙酸酯(PGMEA)或乳酸乙酯(EL)等溶剂构成的组合物而成的材质。
抗蚀剂70的形成以及去除可以通过在典型的光刻(photolithography)工序所用的方法来适当进行。例如，在由铝构成金属箔时的抗蚀剂的去除优选利用了有机溶剂的方法。因为铝有溶解于强碱的情况。
在形成了抗蚀剂70后，作为工序(ii)实施氧化处理。更具体而言，对形成了抗蚀剂70的金属箔10的表面实行氧化处理。通过该氧化处理，能够形成构成金属箔10的金属的氧化膜20(即，表面金属氧化膜)，并将其用作栅极绝缘膜22。在由阀金属(例如铝)形成金属箔10的情况下，通过阀金属的阳极氧化来进行金属箔的表面氧化。
阳极氧化的方法不做特别限定，可以采用各种化学液体来进行。例如，在阳极氧化中，可以将作为阳极的金属箔10和阴极浸在化学液体中，并连接恒定电流源从而施加到期望电压来形成。作为化学液体的一例，在铝的阳极氧化中，可以列举用氨调整为中性附近的pH值的酒石酸(1wt％)水溶液30wt％和乙二醇70wt％的混合溶液。作为用作阴极的金属的一例，可以列举不锈钢(SUS304等)板。若采用这样的阳极氧化法，则可以稳定地形成薄而平滑性优异的适宜做栅极绝缘膜的氧化被膜。另外，所形成的阳极氧化膜的膜厚与电压的大小成比例。因此，可以根据期望的膜厚来选择要施加的电压。作为电流电压条件，可以是电流密度为约1～约10mA/cm2的范围、电压为约50～约600V的范围，例如电流密度是约5mA/cm2、电压是约100V。
另外，在选择性地仅对金属箔10的一个面进行阳极氧化时，除了用抗蚀剂70覆盖另一个面的方法之外，还可以采用仅使该一个面与化学液体接触的方法。具体而言，可以按照金属箔10成为底板的方式，经由用于防止液体漏出的密封件(シ一リング)等，与圆筒状的容器接触，在圆筒状的容器中加入化学液体。然后，使作为阳极的金属箔10和由浸入化学液体中的不锈钢等构成的阴极连接于电源。通过这样的手法，能够仅选择性地氧化与化学液体接触的该一个面。
形成金属氧化膜20后，下一步实施抗蚀剂70的去除。如图2(c)所示，由于存在抗蚀剂70，金属箔10的表面的一部分维持了未被氧化的状态。因此，去除抗蚀剂70后，在金属箔10的表面得到不存在金属氧化膜20的非氧化部位40(即，未被金属氧化膜20覆盖而露出了成为基底的金属的非覆盖部位)(参照图2(d))。
形成非氧化部位40后，接着实施半导体层的形成作为工序(iii)。具体而言，在表面金属氧化膜20(尤其作为栅极绝缘膜22发挥功能的氧化膜部分)上形成半导体层30。该半导体层30的形成可以通过堆积半导体材料来进行。半导体材料的堆积，例如，除了可以适当使用真空蒸镀法、溅射法、等离子体CVD法等的薄膜形成法之外，还可以适当使用凸版印刷、凹版印刷、丝网印刷、喷墨(ink jet)等的印刷法。
例如，采用等离子体CVD法，对加热为350℃的金属箔10的金属氧化膜20的被形成位置堆积硅膜，并使堆积的硅膜在惰性气氛中(典型的是非氧化性气氛中)以600℃进行热退火处理，由此能够形成多晶硅。
这样，在本发明中，因为采用了金属箔10，所以可以采用高温工艺来形成半导体层30。换言之，在采用树脂(塑料)基板来在树脂基板上直接形成半导体层的情况下，因为树脂基板的耐热性低而不得不将工艺温度限制的较低。但是，根据本实施方式涉及的制造方法，尽管使用耐热性低的树脂层60作为基材，也能够用超过了树脂层60的耐热温度的工艺温度(高温工艺)来形成半导体层30。例如，即使在采用PEN树脂薄膜(耐热温度180℃)的情况下，也可以在半导体层30的制作工序中积极地采用超过180℃的高温工艺(优选300℃～1000℃、更优选400℃～1000℃的高温工艺)。若进行例示，则例如在金属箔是铝箔的情况下(尤其在采用使表面区域的一部分进行了阳极氧化的铝箔的情况下)，能够积极地优选300℃～600℃的高温工艺、更优选400℃～540℃的高温工艺。此外，例如在由不锈钢形成金属箔时，能够积极地优选300℃～1000℃的高温工艺、更优选400℃～800℃的高温工艺。
也就是说，能够用180℃以上、优选300℃～1000℃左右、更优选400℃～1000℃左右的高温工艺来实施半导体层的形成工序。此外，由于采用了这样金属箔，而能够对所获得的半导体层积极地实施加热处理。
例如，在栅极绝缘膜22上堆积了半导体材料后，可以对该堆积的半导体材料进行加热处理。加热处理的方法不做特别限定，例如可以是热退火处理(气氛加热)，或者可以是激光退火处理，更进一步讲，还可以并用这些处理。例如，在栅极绝缘膜22上的被形成位置形成了由非晶硅构成的半导体层之后，可以用激光对其进行退火处理。通过实施这样的加热处理，进行半导体的结晶化，能够使半导体的特性(例如载流子迁移率)提高。例如，对于载流子迁移率来说，在硅半导体的情况下，通过上述加热处理，曾为1以下的可以提高到100以上。另外，在本说明书中使用的“退火处理”这一用语，实质上表示以迁移率的提高或特性的稳定化为目的的热处理。
对于半导体层的形成，进一步例示具体的方式。
●将含有环状硅烷化合物的溶液(例如环戊硅烷(cyclopentasilane)的甲苯溶液)利用喷墨等方法涂敷在栅极绝缘膜22上的期望的位置。接着，通过用300℃进行热处理，从而形成由非晶硅构成的半导体层。形成半导体层后，在非氧化性气氛中(典型的是惰性气体中)用600℃进行半导体层的热退火处理，由此形成载流子迁移率高的多晶硅膜。
●作为其他多晶硅膜的形成方法，也可以使形成由非晶硅构成的半导体层30的热处理温度为540℃，之后，以450mJ/cm2的强度照射波长308nm的受激准分子激光从而形成多晶硅膜。
●进一步作为其他半导体层的形成方法，有采用非晶氧化物半导体的方法。例如用磁控溅射法以50W的功率用Ar+O2混合气氛(Ar/(Ar+O2)流量比＝0.024、压力0.5Pa)在室温使组成InGaZnO4的氧化物靶成膜，由此形成半导体层。顺便说一下，对于由氧化物半导体构成的半导体层，优选在空气中用200℃以上400℃以下的温度进行热处理。因为通过300℃以上的热处理，氧化物半导体的氧欠缺被修复、能够使载流子迁移率等半导体特性提高。
形成半导体层30后，接着按照与半导体层30和非氧化部位40接触的方式，在金属氧化膜20上形成取出电极50s、50d(图3(a)参照)。通过如此形成取出电极50s、50d，从而能够通过非氧化部位40，电连接金属层10和半导体层30。取出电极50s、50d的形成，在采用Ag糊作为原料时，可以通过印刷(例如喷墨印刷)该Ag糊来进行。
接着，如图3(b)所示，在金属氧化膜20上形成树脂层60，以覆盖半导体层30。树脂层60的形成方法不做特别限定，例如可以采用使半固化的树脂薄片贴合在金属氧化膜20上并固化的方法(可以在树脂薄片的贴合面上涂敷粘结性材料)，或者，可以采用在金属氧化膜20上利用旋涂等涂敷半固化的树脂并固化的方法。通过这样的树脂层60的形成，半导体层30被保护，并且可以在下一工序(金属箔10的蚀刻处理等)中稳定地进行处理或搬运。
继树脂层60的形成之后，如图3(c)所示，作为工序(iv)，通过蚀刻金属箔10的一部分而由金属箔10形成栅极电极12g、源极电极12s以及漏极电极12d。栅极电极12g只要形成为夹着栅极绝缘膜22而位于半导体层30的下面即可。作为金属箔10的蚀刻剂，可以根据金属箔10的材料来使用适当的蚀刻剂。例如在铝的情况下，作为蚀刻剂可以采用磷酸、醋酸以及硝酸的混酸等。
通过以上那样的工序，能够构筑由非氧化部位40实现了层间连接的柔性半导体装置100。
在本发明的制造方法中，如上所述，通过氧化金属箔10的表面，形成由构成金属箔10的金属成分的金属氧化膜20构成的栅极绝缘膜22。接着，在栅极绝缘膜22上形成半导体层30，之后，蚀刻金属箔10的一部分，由此形成栅极电极12g、源极电极12s以及漏极电极12d。通过如本发明的制造方法那样氧化金属箔10的表面，能够使由此得到的栅极绝缘膜22薄且致密(平滑性良好)地形成，能够提高TFT性能。而且，尽管采用耐热性低的树脂层60作为支撑基材，也能够对半导体层30积极地进行加热处理，结果，能够使载流子迁移率等半导体特性提高。
此外，在本发明的制造方法中，对金属箔10的表面的一部分不进行氧化而形成非氧化部位40，通过该非氧化部位40，形成电连接电极和半导体层30的过孔。如此通过利用非氧化部位40作为过孔、即用作层间连接部位，从而不使柔性半导体装置100变复杂而能够简单地实现层间连接。同时，不需要去除致密且化学性稳定的金属氧化膜20的加工(例如，用于层间连接的激光钻孔加工)。也就是说，在本发明中，不是在形成绝缘膜之后为了加工而去除一部分。因此，不会浪费材料或能量，可以说生产性高。即，本发明的制造方法可以说是能够生产性良好且简单地获得具有优异TFT性能的柔性半导体装置100的方法。
另外，在上述实施方式中，金属箔10是由阀金属(例如铝)形成的，但是金属箔10的金属成分，只要可以有助于因氧化而金属表面被氧化被膜乃至氧化皮膜同样地覆盖，则可以是任何种类，因此，可以是阀金属以外的金属。在该情况下，金属箔10的氧化方法可以是热氧化(例如由加热进行的表面氧化处理)或化学氧化(例如由氧化剂进行的表面氧化处理)，来代替阳极氧化。
此外，金属箔10可以由单一金属层构成，也可以层叠多个金属层而构成。例如，如图4(a)所示，可以由阀金属形成的第1金属层14和由与该阀金属不同的金属构成的第2金属层16来构成金属箔10。例如第1金属层14是钽层(厚度：优选约0.1μm～约1.0μm左右，例如约0.3μm)，第2金属层16是铜层(厚度：优选约1μm～约99.9μm左右、更优选约3μm～约19.9μm左右、进一步优选约7μm～约15.9μm左右，例如约11.7μm)。即使在这样的情况下，如图4(b)所示，也可以通过对第1金属层14实施局部氧化处理，从而优选利用第1金属层14的非氧化部位40作为过孔(层间连接部位)。另外，图4(a)所示的多层构造可以通过利用薄膜形成法来形成。例如在第1金属层14是钽层、第2金属层16是铜层的情况下，通过利用溅射法等适当的薄膜形成法在铜板上形成钽，从而可以获得2层构造的金属箔。
此外，在第1金属层14是铝、第2金属层16是铜时，如图4(c)所示，优选在第1金属层14和第2金属层16之间形成中间层18。该中间层18与第1金属层以及第2金属层的金属不固熔，并且优选含有高熔点的金属(例如钨等)或共价化合物(例如氮化钽等)而成。这样的中间层18，作为防止第2金属层16的铜成分向第1金属(铝)层14中扩散的“扩散防止层(即阻挡层)”发挥功能。中间层的厚度优选约20nm～约180nm左右，例如是约100nm。另外，在图4(b)以及(c)中示出了金属氧化膜20的厚度比第1金属层14小的情况，但是也可以使金属氧化膜20的厚度与第1金属层的厚度大致相同。也就是说，第1金属层14可以在整个厚度方向实施氧化，从而形成表面金属氧化膜20。
在本发明中，如图5(a)以及(b)所示，可以根据需要而在半导体层30和取出电极50s、50d的接触区域形成接触部35。接触部35例如可以通过在半导体层30的规定区域掺杂硼等来形成。如此通过形成接触部35，能够获得使从源极电极向沟道部分的电荷注入变得容易这样的优点。
如图6(a)以及(b)所示，可以形成多个取出电极50s、50d。在图6(b)所示的方式中，取出电极50s以及取出电极50d的相对置的部位被配置为梳齿形状。如此通过将多个取出电极50s、50d配置为梳齿形状，能够在维持晶体管元件的面积的同时，使沟道宽度(式1的W)变大，并使取出电流量变大(参照式1)。另外，如图6(c)所示，根据需要还可以将梳齿的个数减少到一个。另外，梳齿的长度根据期望的TFT性能来适当决定即可。例如，在形成有机EL显示器用的TFT阵列的情况下，可以使驱动用TFT的梳齿长度比开关用TFT的梳齿长度长。
在本发明中，如图7所示，还可以采用未形成取出电极50s、50d的方式。在该情况下，可以形成半导体层30和非氧化部位40使它们直接接触。即使用这样的方式，也能够使柔性半导体装置100动作。在图示的方式中，半导体层30具有与非氧化部位40接触的延续部32s、32d。根据这样的结构，可以省略取出电极50s、50d的形成步骤，能够更简单地构筑柔性半导体装置100。另外，为了使电荷注入变得容易，可以使氧化钨或氧化钼等介于非氧化部位40和半导体层30之间。
下面，参照图8(a)以及(b)说明将本实施方式涉及的柔性半导体装置搭载于图像显示装置的方式。图8(a)是示意性表示图像显示装置(例如有机EL显示器)中所搭载的柔性半导体装置200的剖面的剖视图。该柔性半导体装置200具有多个由半导体层30、栅极绝缘膜22、栅极电极12g、源极电极12s、漏极电极12d构成的晶体管构造体。
在图8(a)所示的例中，晶体管构造体是两个，由开关用晶体管构造体200A(以下，称为“Sw-Tr”)和驱动用晶体管构造体200B(以下，称为“Dr-Tr”)构成。如图所示，柔性半导体装置200具有层叠构造，在Sw-Tr200A上层叠了Dr-Tr200B。在Sw-Tr200A的金属层10A的表面，形成有未被金属氧化膜20A覆盖的非氧化部位44、46。通过该非氧化部位44，Sw-Tr200A的漏极电极12Ad和Dr-Tr200B的栅极电极12Bg相互电连接。此外，Dr-Tr200B的漏极电极12Bd通过非氧化部位46与Sw-Tr200A的金属层10A相互电连接。
柔性半导体装置200具有一个电容器80。即，又如图8(b)所示，图像显示装置的各像素由两个晶体管构造体200A、200B和一个电容器80组合而构成。Sw-Tr200A的栅极电极12Ag连接于选择线94，源极电极12As以及漏极电极12Ad分别一个连接于数据线92、另一个连接于Dr-Tr200B的栅极电极12Bg。Dr-Tr200B的源极电极12Bs以及漏极电极12Bd分别一个连接于电源线96、另一个连接于显示部(这里是有机EL元件)。此外，电容器80连接于Dr-Tr200B的源极电极12Bs和栅极电极12Bg之间。
在上述结构的像素电路中，在选择线94工作时，Sw-Tr200A的开关导通后，从数据线92输入驱动电压，由Sw-Tr200A选择，电荷蓄积在电容器80中。然后，由该电荷产生的电压施加给Dr-Tr200B的栅极电极12Bg，与该电压相应的漏极电流提供给显示部，使有机EL元件发光。
在作为柔性半导体装置的重要用途的显示器驱动用的TFT中，为了驱动元件需要保持电容的电容器。如此通过在柔性半导体装置中直接装配电容器80，可以不在柔性半导体装置200的外部另外配置电容器。由此，能够实现小型且可以高密度安装的图像显示装置。
另外，如图8所示，电容器80的下部电极层82与Sw-Tr200A的栅极电极12Ag、源极电极12As以及漏极电极12Ad形成在同一面内，并且，由共同的金属层10A构成。也就是说，下部电极层82、栅极电极12Ag、源极电极12As和漏极电极12Ad被设置为齐平状态。同样，电容器80的电介质层84与Sw-Tr200A的栅极绝缘膜22A形成在同一面内，并且由共同的金属氧化膜20A构成。也就是说，电介质层84和栅极绝缘膜22A被设置为齐平状态。如此，通过并列地配置电容器80和晶体管构造体200A，能够由金属层10A和金属氧化膜20A形成电容器80，能够简单地构筑柔性半导体装置200。具体而言，能够与栅极绝缘膜22A一起形成电介质层84，能够与栅极电极Ag、源极电极As以及漏极电极12Ad的形成一起形成下部电极层82。顺便说一下，可以由与取出电极50As、50Ad相同的层构成电容器80的上部电极层86，并且可以由与取出电极50As、50Ad同一工序形成电容器80的上部电极层86。
在图8(b)中表示了图8(a)所示的构造的驱动电路(等效电路)90，但图8(b)所示的布线92是数据线，布线94是选择线，布线96是电源线。按各图像显示装置的每个像素形成了柔性半导体装置200。根据显示器的结构不同，TFT元件不仅对各像素是2个，还有设置2个以上的情况，所以可以与其相对应地改变柔性半导体装置200。
参照图9，说明本发明的其他实施方式涉及的柔性半导体装置300。图9(a)是从金属层10侧(图中是下侧)观察柔性半导体装置300的俯视图，图9(b)是图9(a)的IXb-IXb剖视图，图9(c)是图9(a)的IXc-IXc剖视图。
在本发明中，如图9(a)～(c)所示，可以使柔性半导体装置300为单层构造。在柔性半导体装置300中，构成驱动电路的晶体管构造体300A、300B和电容器80由共同的材料构成，并且这些配置在同一面上。
例如，如图所示，优选金属氧化膜20与包括构成驱动电路的晶体管构造体300A、300B和电容器80的区域连续地形成。更具体而言，如图9(a)～(c)所示，优选金属氧化膜20形成为大致跨包括Sw-Tr300A、Dr-Tr300B和电容器80的区域的整个面。换言之，这里所说的“连续地形成”，表示按Sw-Tr300A、Dr-Tr300B以及电容器80的各元件，绝缘膜不是以孤立的状态形成，而是以连接的状态形成。换言之，在柔性半导体装置300的结构中，晶体管构造体300A、300B的栅极绝缘膜22A、22B和电容器80的电介质层84形成在同一面内，并且由共同的金属氧化膜构成。由于该结构特征，在本发明中，可以用同一工序形成它们。
另外，在实际的图像显示装置中，图9(a)～(c)所示的晶体管构造体以及电容器的组合与各像素相对应而排列为阵列状。优选金属氧化膜20与包括那些多数的晶体管构造体以及电容器的区域连续地形成。根据该结构，具备多数晶体管构造体的栅极绝缘膜和电容器的电介质层存在于同一面内，并且可以由共同的金属氧化膜构成，所以这些可以通过金属层10的氧化处理来同时一起形成。
在本发明中，如上所述，通过在表面区域形成的氧化膜的一部分预先形成非氧化部位40，从而可以简单地实现“层间连接”。尤其在大画面用的图像显示装置中，晶体管构造体以及电容器的数量也变得庞大。因此，可以简单地实现的“层间连接”所带来的生产性提高变得更加显著。此外，在本发明中，不需要去除致密且化学性稳定的金属氧化膜20的加工(例如用于层间连接的激光钻孔加工)，因此，可以无浪费地使用材料或能量。鉴于这一点，在大画面用的图像显示装置的制造中，能够减少材料或能量的浪费的优点可以说变得更加突出。
另外，即使是图8(a)所示的层叠类型的柔性半导体装置200，多数晶体管构造体也与各像素相对应而排列为阵列状。因此，在相邻的至少两个晶体管构造体之间连续形成金属氧化膜20的情况下，同样地起到上述效果。
图9(a)～(c)所示的布线92是数据线，布线94是选择线，布线96是电源线。这些布线层92、94、96与该布线连接的晶体管构造体的栅极电极、源极电极以及漏极电极形成在同一面内，并且由共同的金属层10构成。起因于这样的结构，可以用同一工序形成布线层92、94、96和晶体管构造体的栅极电极、源极电极以及漏极电极，能够简单地构筑柔性半导体装置300以及图像显示装置。
另外，并非一定限定于上述结构，可以将金属布线层92、94、96的一部分形成在与晶体管构造体300A、300B的各电极12Ag、12As、12Ad、12Bg、12Bs、12Bd不同的面内。例如，如图10(a)以及(d)所示，可以在树脂层60的下面形成选择线94的布线。在该情况下，选择线94的布线可以用与构成晶体管构造体300A、300B的金属层10不同的金属层15来构成。另外，选择线94的布线经由树脂层60中所设置的过孔17而电连接于金属层10(Sw-Tr300A的栅极电极12Ag)。在选择了这样的结构的情况下，起因于使布线进行三维排列的效果，在相同元件面积内可以容纳更多的布线，所以优选。即，若是相同的布线数，则因为可以采用剖面积更大的粗布线，所以能够降低由布线电阻引起的电压降，并且用于布线形成的蚀刻工序的成品率也提高。
尤其在大画面用的图像显示装置中，因布线长变长，所以采用这样的方式所带来的能够降低电压降的优点变得更大。此外，在大画面用的图像显示装置中，晶体管构造体以及电容器的数量也变得庞大，所以可以说成品率提高效果也变大。
可以代替选择线94，而在与金属层10不同的层形成数据线92或电源线96。即使在那样的情况下，也能够产生使布线三维排列而带来的效果。
顺便说一下，图10的树脂层60中所设置的过孔17例如是糊过孔。糊过孔17例如可以通过在粘贴树脂薄片60后在期望的位置实施孔加工并填充导电性糊从而形成。作为导电性糊，例如可以采用“Ag粉”和“以环氧树脂等为主成分的树脂组合物”的混合物。孔加工可以采用YAG激光等的激光加工法。或者，在树脂层60是感光性树脂的情况下，可以进行曝光/显影从而进行孔加工。在其他方法中，可以形成电镀过孔来代替糊过孔。电镀过孔的形成例如可以通过采用无电解铜电镀或电解铜电镀来填充导电体进行。
在图1所示的方式中，未被表面金属氧化膜20覆盖的非覆盖部位40(即露出了基底的金属的部位)是未对金属层10的表面进行氧化而得到的非氧化部位40，但不限于此。例如，如图11所示，可以在表面金属氧化膜20的一部分形成开口部55并由该开口部55来形成露出了基底的金属的非覆盖部位40。即使在该情况下，通过非覆盖部位40，也能够分别使源极电极12s以及漏极电极12d与半导体层30电连接。
以下，说明图11所示的柔性半导体装置400的制造工艺的一例。首先，如图12(a)所示，准备第2金属层(例如铜层)16，并且在该第2金属层16的规定位置形成抗蚀剂70。接着，如图12(b)所示，对形成了抗蚀剂70的铜层16形成第1金属层(例如铝层)14。铝层14的形成可以采用一般的薄膜工艺来进行。由此，可以形成由由金属构成的铝层14和由与该金属不同的金属构成的铜层16构成的金属层10。根据需要，可以在铜层16和铝层14之间形成中间层。
形成金属层10之后，下一步如图12(c)所示，通过对铝层14的表面整体地进行氧化，从而形成构成铝层14的铝成分的金属氧化膜20。该金属氧化膜20的一部分在柔性半导体装置400中作为栅极绝缘膜22发挥功能。
形成金属氧化膜20之后，下一步如图12(d)所示，剥离抗蚀剂70。剥离抗蚀剂70时，在抗蚀剂70上层叠的铝层14也被去掉。因此，在金属氧化膜20的一部分形成露出了基底的铜层16的开口部55，由此形成未被金属氧化膜20覆盖的非覆盖部位40。
如此形成非覆盖部位40之后，下一步如图13(a)所示，在栅极绝缘膜22上形成半导体层30，接着如图13(b)所示，在金属氧化膜20上形成取出电极50s、50d。此时，取出电极50s、50d形成为与在开口部55露出的基底的铜层16(非覆盖部位40)和半导体层30接触。由此，通过非覆盖部位40，成为铜层16和半导体层30相互电连接。
接着如图13(c)所示，在金属氧化膜20上形成树脂层60，以覆盖半导体层30。然后，如图13(d)所示，蚀刻铜层16的一部分，由铜层16形成栅极电极12g、源极电极12s以及漏极电极12d。
通过以上那样的工序，能够获得图11所示的柔性半导体装置400。
根据图12以及图13所示的制造方法，能够使非覆盖部位40露出由铜构成的第2金属层16。假设使非覆盖部位40露出由铝构成的第1金属层14时，铝若暴露在空气中即形成氧化膜。因此，与取出电极的界面电阻可能增大。出于这点，在上述制造方法中，能够使非覆盖部位40露出由比铝难以氧化的铜构成的第2金属层16这点是有用的。
即使是上述的“由开口部55形成露出了基底的金属的非覆盖部位40的方式”，如图14所示，也能够采用未形成取出电极50s、50d的半导体装置方式。在该情况下，成为按照半导体层30与在开口部55露出的基底的铜层16(非覆盖部位40)直接接触的方式形成半导体层。由此，能够省略取出电极的形成工艺，能够更简单地构筑柔性半导体装置。
另外，若总结叙述，则上述本发明包含以下的方式：
第1方式：一种柔性半导体装置的制造方法，是用于制造具有可挠性的柔性半导体装置的方法，其特征在于包括以下工序：
(i)准备金属箔(金属层)的工序；
(ii)使金属箔的表面局部氧化，形成由构成金属箔的金属成分的金属氧化膜构成的栅极绝缘膜的工序；
(iii)在栅极绝缘膜上形成半导体层的工序；以及
(iv)通过蚀刻金属箔的一部分，而由金属箔形成栅极电极、源极电极以及漏极电极的工序，
在工序(ii)中，使金属箔的表面的一部分不进行氧化而形成非氧化部位，经由该非氧化部位，分别使源极电极以及漏极电极与半导体层相互电连接。
第2方式：在上述第1方式中，柔性半导体装置的制造方法的特征在于，金属箔含有阀金属，
在工序(ii)中，使金属箔的表面阳极氧化，形成由阀金属成分的金属氧化膜构成的栅极绝缘膜。
第3方式：在上述第1或第2方式中，柔性半导体装置的制造方法的特征在于，在工序(ii)中，在金属箔的表面中成为非氧化部位的区域形成抗蚀剂，并对形成了该抗蚀剂的金属箔的表面整体地实施氧化处理。
第4方式：在上述第1～3方式中的任一项中，柔性半导体装置的制造方法的特征在于，在工序(iii)之后，按照与半导体层以及非氧化部位的双方接触的方式在金属氧化膜上形成取出电极。
第5方式：在上述第1～3方式中的任一项中，柔性半导体装置的制造方法的特征在于，在工序(iii)中，按照直接与非氧化部位接触的方式形成半导体层。
第6方式：在上述第1～5方式中的任一项中，柔性半导体装置的制造方法的特征在于，对在工序(iii)形成的半导体层实施加热处理。
第7方式：在上述第6方式中，柔性半导体装置的制造方法的特征在于，作为加热处理，进行热退火处理和/或激光退火处理。
第8方式：在上述第1～7方式中，柔性半导体装置的制造方法的特征在于，在工序(iii)之后，按照覆盖半导体层的方式在金属氧化膜上形成树脂层。
第9方式：在上述第1～8方式中，柔性半导体装置的制造方法的特征在于，还包括采用金属箔和金属氧化膜来形成电容器的工序，
通过金属箔的蚀刻不仅形成电极还形成电容器的电极层，并且，不仅将金属氧化膜用作栅极绝缘膜，还将其至少一部分用作电容器的电介质层。
第10方式：在上述第1～9方式中的任一项中，柔性半导体装置的制造方法的特征在于，利用400℃～1000℃的高温工艺实施工序(iii)的半导体层的形成工序。
第11方式：在从属于上述第6方式的第7～10方式中的任一项中，柔性半导体装置的制造方法的特征在于，工序(iii)包括：
在栅极绝缘膜上堆积半导体材料的工序；以及
对堆积的半导体材料实行加热处理的工序。
第12方式：在上述第1～11方式中的任一项中，柔性半导体装置的制造方法的特征在于，由第1金属层和第2金属层的层叠构成金属箔，
第1金属层含有阀金属，第2金属层含有与该阀金属不同的金属。
第13方式：在上述第12方式中，柔性半导体装置的制造方法的特征在于，第1金属层含有铝，第2金属层含有铜。
第14方式：在上述第12或13方式中，柔性半导体装置的制造方法的特征在于，在第1金属层和第2金属层之间另外形成中间层。
第15方式：一种柔性半导体装置，具有可挠性，其特征在于，具有：
金属层，其具有栅极电极、源极电极以及漏极电极；
金属氧化膜，其是构成金属层的金属成分的金属氧化膜，形成在金属层的表面；以及
半导体层，其隔着金属氧化膜形成在栅极电极的上方，
在金属层(尤其源极电极以及漏极电极)中，局部形成未被金属氧化膜覆盖的非覆盖部位，
经由该非覆盖部位，源极电极和半导体层之间以及漏极电极和半导体层之间相互电连接。
第16方式：在上述第15方式中，柔性半导体装置的特征在于，金属层由阀金属形成，
金属氧化膜是阀金属成分的阳极氧化膜。
第17方式：在上述第15或16方式中，柔性半导体装置的特征在于，栅极电极、源极电极以及漏极电极在其厚度方向具有锥形形状。
第18方式：在上述第15～17方式中的任一项中，柔性半导体装置的特征在于，栅极电极、源极电极以及漏极电极的厚度是4μm～约20μm。
第19方式：在上述第15～18方式中的任一项中，柔性半导体装置的特征在于，金属层由第1金属层和第2金属层的层叠构成，
第1金属层含有阀金属，第2金属层含有与该阀金属不同的金属，并且
金属氧化膜是阀金属的阳极氧化膜。
第20方式：在上述第19方式中，柔性半导体装置的特征在于，第1金属层含有铝，第2金属层含有铜。
第21方式：在上述第19或20方式中，柔性半导体装置的特征在于，在第1金属层和第2金属层之间形成有中间层。
第22方式：在上述第15～21方式中的任一项中，柔性半导体装置的特征在于，在金属氧化膜上形成有取出电极，该取出电极使非覆盖部位和半导体层相互电连接。
第23方式：在上述第15～22方式中的任一项中，柔性半导体装置的特征在于，金属氧化膜中被栅极电极和半导体层夹着的区域作为栅极绝缘膜发挥功能。
第24方式：在上述第15～23方式中的任一项中，柔性半导体装置的特征在于，在金属氧化膜上形成有覆盖半导体层的树脂层。
第25方式：在从属于上述第23方式的上述第24方式中，柔性半导体装置的特征在于，具有多个由半导体层、栅极绝缘膜、栅极电极、源极电极和漏极电极构成的晶体管构造体。
第26方式：在上述第15～25方式中的任一项中，柔性半导体装置的特征在于，还具有电容器，
电容器的电极层由金属层构成，并且电容器的电介质层由金属氧化膜构成。
第27方式：在从属于上述第25方式的第26方式中，柔性半导体装置的特征在于，柔性半导体装置是图像显示装置用的半导体装置，
图像显示装置的驱动电路由柔性半导体装置的晶体管构造体和电容器构成，并且
金属氧化膜与包括晶体管构造体以及电容器的区域连续地形成。
以上，对本发明的实施方式进行了说明，但本发明不限于此，本领域普通技术人员容易理解能够进行各种改变。例如，可以考虑以下那样的改变方式。
●根据显示器的结构不同，TFT元件在各像素中不仅是2个(第1以及第2TFT元件)，还有设置2个以上的情况，所以可以与其相对应地改变本实施方式的柔性半导体装置。
●在上述实施方式中，例示了搭载于有机EL显示器的柔性半导体装置，但是也可以搭载于无机EL显示器。此外，不限于EL显示器，还可以是电子纸。进一步讲，不限于显示器，还可以搭载于RFID等的通信设备或存储器等。
●例示了用与1个设备对应的形式制作柔性半导体装置的方式，但不限于此，还可以实行以对应于多个设备的形式进行制作的手法。作为那样的制作手法，能够采用卷对卷(ロ一ル·ツ一·ロ一ル)制造方法。
●在本发明的柔性半导体装置中，如图15所示，在半导体层上还可以具备栅极电极。也就是说，可以是双栅极构造的柔性半导体装置500。采用双栅极构造时，与栅极电极是一个的情况相比，能够在源极-漏极间流过更多的电流。此外，即使是流过与栅极电极是一个的情况相同量的电流的情况，能够使流过每个沟道的电流量变小，结果，能够降低栅极电压。而且，通过分别利用两个栅极电极，可以改变半导体元件的阈值电压，所以能够降低半导体元件的偏差。而且还有如下的优点，即：通过将一个栅极电极用作调制用，能够获得不同的输出大小或频率输出。
(产业上的可利用性)
本发明的柔性半导体装置的制造方法，在柔性半导体装置的生产性上表现优异。所获得的柔性半导体装置能够用于各种图像显示部，还能够用于电子纸或数字纸等。例如，能够用于图16所示的电视图像显示部、图17所示的便携电话的图像显示部、图18所示的移动个人电脑或笔记本个人电脑的图像显示部、图19以及图20所示的数字静态相机以及可携式摄像机的图像显示部以及图21所示的电子纸的图像显示部等。而且，用本发明的制造方法获得的柔性半导体装置还能够适用于当前在印刷电子学正在研究应用的各种用途(例如，RF-ID、存储器、MPU、太阳能电池、传感器等)。
(关联申请的相互参照)
本申请主张基于日本国专利申请第2008-294119号(申请日：2008年11月18日、发明名称：“柔性半导体装置及其制造方法”)的巴黎公约的优先权。通过该引用，在本说明书中包括该申请所公开的全部内容。

Claims (20)

1.一种柔性半导体装置，其特征在于，具有：
金属层，其具有栅极电极、源极电极以及漏极电极；
金属氧化膜，其是构成所述金属层的金属的金属氧化膜，形成在所述金属层的表面区域；以及
半导体层，其隔着所述金属氧化膜形成在所述栅极电极之上，
在所述金属层的表面区域中，局部形成有未被所述金属氧化膜覆盖的非覆盖部位，
经由所述非覆盖部位，所述源极电极和所述半导体层之间以及所述漏极电极和所述半导体层之间相互电连接。
2.根据权利要求1所述的柔性半导体装置，其特征在于，
所述金属层由阀金属形成，
所述金属氧化膜是所述阀金属的阳极氧化膜。
3.根据权利要求1所述的柔性半导体装置，其特征在于，
所述栅极电极、所述源极电极以及所述漏极电极在其厚度方向具有锥形形状。
4.根据权利要求1所述的柔性半导体装置，其特征在于，
所述栅极电极、所述源极电极以及所述漏极电极的厚度是4μm～20μm。
5.根据权利要求1所述的柔性半导体装置，其特征在于，
所述金属层由第1金属层和第2金属层构成，
第1金属层含有阀金属，第2金属层含有与该阀金属不同的金属，并且
所述金属氧化膜是所述阀金属的阳极氧化膜。
6.根据权利要求5所述的柔性半导体装置，其特征在于，
在所述第1金属层和所述第2金属层之间形成有中间层。
7.根据权利要求1所述的柔性半导体装置，其特征在于，
在所述金属氧化膜之上形成有使所述非覆盖部位和所述半导体层相互电连接的取出电极。
8.根据权利要求1所述的柔性半导体装置，其特征在于，
所述金属氧化膜中被所述栅极电极和所述半导体层夹着的区域作为栅极绝缘膜发挥功能。
9.根据权利要求8所述的柔性半导体装置，其特征在于，
具有多个由所述半导体层、所述栅极绝缘膜、所述栅极电极、所述源极电极和所述漏极电极构成的晶体管构造体。
10.根据权利要求9所述的柔性半导体装置，其特征在于，
还具有电容器，
所述电容器的两个电极层中，一个电极层由所述金属层构成，并且，所述电容器的电介质层由所述金属氧化膜构成。
11.根据权利要求10所述的柔性半导体装置，其特征在于，
所述柔性半导体装置是图像显示装置用的半导体装置，
所述图像显示装置的驱动电路由所述柔性半导体装置的所述晶体管构造体和所述电容器构成，并且，
所述晶体管构造体的栅极绝缘膜和所述电容器的电介质层形成在同一面内，并且由共同的所述金属氧化膜构成。
12.一种柔性半导体装置的制造方法，其是用于制造柔性半导体装置的方法，其特征在于，包括以下工序：
(i)准备金属箔的工序；
(ii)使所述金属箔的表面区域氧化，形成由构成所述金属箔的金属的金属氧化膜构成的栅极绝缘膜的工序；
(iii)在所述栅极绝缘膜之上形成半导体层的工序；以及
(iv)通过蚀刻所述金属箔，从而由所述金属箔形成栅极电极、源极电极以及漏极电极的工序，
在所述工序(ii)中，使所述金属箔的表面区域的一部分不氧化从而形成非氧化部位，经由所述非氧化部位，分别使所述源极电极以及所述漏极电极与所述半导体层相互电连接。
13.根据权利要求12所述的柔性半导体装置的制造方法，其特征在于，
所述金属箔含有阀金属，
在所述工序(ii)中，使所述金属箔的表面区域阳极氧化，形成由所述阀金属的金属氧化膜构成的栅极绝缘膜。
14.根据权利要求12所述的柔性半导体装置的制造方法，其特征在于，
在所述工序(ii)中，在所述金属箔的表面中成为所述非氧化部位的区域形成抗蚀剂，对形成了所述抗蚀剂的所述金属箔的表面实施氧化处理。
15.根据权利要求12所述的柔性半导体装置的制造方法，其特征在于，
在所述工序(iii)之后，按照与所述半导体层以及所述非氧化部位接触的方式形成取出电极。
16.根据权利要求12所述的柔性半导体装置的制造方法，其特征在于，
在所述工序(iii)中，按照与所述非氧化部位接触的方式形成所述半导体层。
17.根据权利要求12所述的柔性半导体装置的制造方法，其特征在于，
对在所述工序(iii)形成的所述半导体层实施加热处理。
18.根据权利要求17所述的柔性半导体装置的制造方法，其特征在于，
作为所述加热处理，进行热退火处理和/或激光退火处理。
19.根据权利要求12所述的柔性半导体装置的制造方法，其特征在于，
在所述工序(iii)之后，按照覆盖所述半导体层的方式在所述金属氧化膜之上形成树脂层。
20.根据权利要求12所述的柔性半导体装置的制造方法，其特征在于，
还包括利用所述金属箔和所述金属氧化膜形成电容器的工序，
通过所述金属箔的蚀刻，形成所述电容器的两个电极层中的一个电极层，并且将所述金属氧化膜的至少一部分用作所述电容器的电介质层。
CN200980102246.7A 2008-11-18 2009-11-13 柔性半导体装置及其制造方法 Active CN101911269B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008294119 2008-11-18
JP2008-294119 2008-11-18
PCT/JP2009/006071 WO2010058541A1 (ja) 2008-11-18 2009-11-13 フレキシブル半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101911269A CN101911269A (zh) 2010-12-08
CN101911269B true CN101911269B (zh) 2013-05-01

Family

ID=42197983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980102246.7A Active CN101911269B (zh) 2008-11-18 2009-11-13 柔性半导体装置及其制造方法

Country Status (6)

Country Link
US (1) US8975626B2 (zh)
JP (1) JP4550944B2 (zh)
KR (1) KR20110084368A (zh)
CN (1) CN101911269B (zh)
TW (1) TW201029159A (zh)
WO (1) WO2010058541A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110050580A (ko) * 2008-08-04 2011-05-16 파나소닉 주식회사 플렉시블 반도체 장치 및 그 제조 방법
US9129703B2 (en) 2010-08-16 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor memory device
KR101989392B1 (ko) * 2010-10-20 2019-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법
TWI492368B (zh) 2011-01-14 2015-07-11 Semiconductor Energy Lab 半導體記憶裝置
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR102059218B1 (ko) * 2012-05-25 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
KR101922118B1 (ko) * 2012-08-27 2018-11-26 삼성전자주식회사 플렉서블 반도체소자 및 그 제조방법
US9128684B2 (en) 2012-11-14 2015-09-08 Dow Agrosciences Llc Tablet case
JP2015053444A (ja) * 2013-09-09 2015-03-19 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
US10020403B2 (en) * 2014-05-27 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150138026A (ko) 2014-05-29 2015-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6050414B2 (ja) * 2015-03-30 2016-12-21 日本写真印刷株式会社 薄膜トランジスタの製造方法、および薄膜トランジスタ
CN105374748B (zh) * 2015-10-13 2018-05-01 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881549A (zh) * 2005-06-16 2006-12-20 财团法人工业技术研究院 薄膜晶体管的制作方法
CN1967877A (zh) * 2005-09-30 2007-05-23 三星Sdi株式会社 薄膜晶体管及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877055A (en) * 1972-11-13 1975-04-08 Motorola Inc Semiconductor memory device
US4907048A (en) * 1987-11-23 1990-03-06 Xerox Corporation Double implanted LDD transistor self-aligned with gate
JPH03163529A (ja) * 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
JP3403812B2 (ja) * 1994-05-31 2003-05-06 株式会社半導体エネルギー研究所 薄膜トランジスタを用いた半導体装置の作製方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6492242B1 (en) * 2000-07-03 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Method of forming of high K metallic dielectric layer
KR100905662B1 (ko) * 2003-06-26 2009-06-30 엘지디스플레이 주식회사 액정표시장치 제조 방법 및 배선 구조
GB0316395D0 (en) * 2003-07-12 2003-08-13 Hewlett Packard Development Co A transistor device with metallic electrodes and a method for use in forming such a device
JP4736318B2 (ja) 2003-11-28 2011-07-27 Ｔｄｋ株式会社 積層体の製造方法及び有機電界効果トランジスタの製造方法
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US7384880B2 (en) * 2004-10-12 2008-06-10 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP2007073857A (ja) * 2005-09-09 2007-03-22 Sony Corp 半導体装置の製造方法および半導体装置
JP2011023376A (ja) * 2007-11-16 2011-02-03 Panasonic Corp フレキシブル半導体装置およびその製造方法
KR101376896B1 (ko) * 2007-11-28 2014-03-20 파나소닉 주식회사 플렉시블 반도체장치의 제조방법 및 플렉시블 반도체장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881549A (zh) * 2005-06-16 2006-12-20 财团法人工业技术研究院 薄膜晶体管的制作方法
CN1967877A (zh) * 2005-09-30 2007-05-23 三星Sdi株式会社 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
JP4550944B2 (ja) 2010-09-22
US8975626B2 (en) 2015-03-10
TW201029159A (en) 2010-08-01
CN101911269A (zh) 2010-12-08
JPWO2010058541A1 (ja) 2012-04-19
US20110042677A1 (en) 2011-02-24
KR20110084368A (ko) 2011-07-22
WO2010058541A1 (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
CN101911269B (zh) 柔性半导体装置及其制造方法
CN102047396B (zh) 柔性半导体装置及其制造方法
US9006734B2 (en) Thin film transistor, method of manufacturing the same, and display unit
US7977741B2 (en) Manufacturing method of flexible semiconductor device and flexible semiconductor device
JP5906396B2 (ja) フレキシブル半導体装置及びその製造方法
US8367488B2 (en) Manufacturing method of flexible semiconductor device
JP4653860B2 (ja) フレキシブル半導体装置およびその製造方法
CN102668099A (zh) 挠性半导体装置及其制造方法、以及图像显示装置
CN102576678B (zh) 柔性半导体装置及其制造方法
CN101874295B (zh) 柔性半导体装置的制造方法及用于它的叠层膜
JP5842180B2 (ja) フレキシブル半導体装置及びその製造方法
KR20100051628A (ko) 반도체 장치와 그 제조 방법 및 화상 표시 장치
CN109643659A (zh) 有机薄膜晶体管及其制造方法以及图像显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant