JP2005294300A - 非単結晶トランジスタ集積回路及びその製造方法 - Google Patents

Abstract

【課題】更に多機能化した非単結晶トランジスタ集積回路及びその製造方法を提供する。
【解決手段】先ず、高分子フィルム１に、スルーホール加工を施す。このように形成された孔を通じて、表裏面の電極２，３に電気的な導通をとる。次に、ゲート絶縁膜５を塗布し、オーブンで硬化させる。その後、ポリイミドの一部を剥離し、ビアを形成するための準備をする。さらに、有機半導体層６を、蒸着法などで形成する。この蒸着の際に、メタルマスクを用いることによって、必要な箇所だけに有機半導体層６を形成し、素子分離を行う。最後に、ソース電極７及びドレイン電極８を形成して有機トランジスタ９を完成させる。このようにして有機トランジスタ９の集積回路を形成した後、有機トランジスタ９の集積回路を有するＮ枚（Ｎは２以上の自然数。図１の場合、３）のシート１０を重ねて貼り合わせる。
【選択図】図１

Description

本発明は、多結晶シリコントランジスタ、アモルファスシリコントランジスタ、有機トランジスタ等の非単結晶トランジスタ集積回路及びその製造方法に関する。

近年、シリコンなどの単結晶トランジスタでは実現困難な機能（例えば、大面積化及び機械的なフレキシビリティの確保）を実現するために、有機トランジスタのような非単結晶トランジスタを用いた集積回路が注目されている。
"CUT-AND-PASTE ORGANIC FET CUSTOMIZED ICS FOR APPLICATION TO ARTIFICIAL SKIN", T. Someya, H. Kawaguchi, and T. Sakurai, Technical Digest of 2004 IEEE International Solid-State Circuits Conference (ISSCC 2004), San Francisco Marriott, San Francisco, CA, February 14- 19, 2004, No. 16.2, Page 288.

かかる非単結晶トランジスタの高機能化の要望が更に高くなる傾向にあり、特に、以下の機能を有することが所望されている。
（１）非単結晶トランジスタの占有面積の縮小。
（２）高精度での圧力の検出。
（３）高精度での歪の検出。
（４）フォトディテクタにおける容易な白黒の判別。
（５）解像度の向上。
（６）非結晶トランジスタの機械的な衝撃や圧力からの保護。
（７）非結晶トランジスタの動作速度の向上。

本発明の目的は、更に高機能化した非単結晶トランジスタ集積回路及びその製造方法を提供することである。

本発明による非単結晶トランジスタ集積回路の製造方法は、
高分子フィルムにスルーホールを形成するステップと、
前記スルーホールを通じて、前記高分子フィルムの両面を電気的に接続するステップと、
前記高分子フィルムの一方の面に非単結晶トランジスタを設けるステップと、
前記非単結晶トランジスタが形成された高分子フィルムを、縦方向にＮ層（Ｎを２以上の自然数とする。）重ね合わせ、前記スルーホールを通じて各高分子フィルムの非単結晶トランジスタを電気的に接続するステップとを具えることを特徴とする。

本発明による非単結晶トランジスタ集積回路（以後、「第１の非単結晶トランジスタ集積回路」という。）は、
縦方向にＮ層（Ｎを２以上の自然数とする。）重ね合わせた高分子フィルムを具え、
前記高分子フィルムの各々について、一方の面に単結晶トランジスタが設けられるともに、両面を電気的に接続するためのスルーホールが形成され、前記スルーホールを通じて各高分子フィルムの単結晶トランジスタを電気的に接続したことを特徴とする。

本発明による他の非単結晶トランジスタ集積回路（以後、「第２の非単結晶トランジスタ集積回路」という。）は、
第１の高分子フィルムと、
前記高分子フィルムに設けられた共通電極と、
前記共通電極に設けられた誘電体と、
前記誘電体に設けられた第２の高分子フィルムと、
前記第２の高分子フィルムに設けられ、圧力が加えられた際に、前記誘電体の厚さの変化量を容量の変化として読み出す圧力センサと、
前記第２の高分子フィルムに設けられ、前記圧力センサを読み出すための非単結晶トランジスタとを具えることを特徴とする。

本発明による他の非単結晶トランジスタ集積回路（以後、「第３の非単結晶トランジスタ集積回路」という。）は、
第１の高分子フィルムと、
前記高分子フィルムに設けられた共通電極と、
前記共通電極に設けられた圧電性高分子材料と、
前記誘電体に設けられた第２の高分子フィルムと、
前記第２の高分子フィルムに設けられ、圧力が加えられ又は折り曲げ変形された際に、前記圧電性高分子材料の変形量を歪として読み出す歪センサと、
前記第２の高分子フィルムに設けられ、前記歪センサを読み出すための非単結晶トランジスタとを具えることを特徴とする。

本発明による他の非単結晶トランジスタ集積回路（以後、「第４の非単結晶トランジスタ集積回路」という。）は、
開口部及び遮光部を有する透明高分子フィルムと、
前記遮光部に設けられた電極と、
前記電極に設けられた第１の型の非単結晶材料層と、
前記第１の型の非単結晶材料層に設けられた第２の型の非単結晶材料層と、
前記第２の型の非単結晶材料層に設けられた透明電極と、
前記透明電極に設けられた高分子フィルムと、
前記高分子フィルムに設けられ、前記透明電極と電気的に接続した非単結晶トランジスタとを具えることを特徴とする。

本発明による他の非単結晶トランジスタ集積回路（以後、「第５の非単結晶トランジスタ集積回路」という。）は、
ｍ行ｎ列（ｍ，ｎを共に２以上の自然数とする。）のセルのアレイと、
前記アレイの秒及び／又は列を選択する手段とを具え、
これらセルの各々が、所定の物理量及び又は科学的特性を検出する検出手段と、そのセンサに接続された、スイッチング機能を有する非単結晶トランジスタとを有し、
前記セルのアレイを、所定の単位ごとに粗くスキャンし、応答があった場合のみ後に細かく読み出すように構成したことを特徴とする。

本発明による他の非単結晶トランジスタ集積回路（以後、「第６の非単結晶トランジスタ集積回路」という。）は、
高分子フィルムと、
前記高分子フィルムの一方の面に設けられた非単結晶トランジスタと、
前記非単結晶トランジスタを保護するための保護膜とを具えることを特徴とする。

本発明による他の非単結晶トランジスタ集積回路（以後、「第７の非単結晶トランジスタ集積回路」という。）は、
高分子フィルムと、
前記高分子フィルムの一方の面に設けられた非単結晶トランジスタとを具え、
前記非単結晶トランジスタが、
ゲート電極と、
チャネル部分の厚さをそれ以外の部分に比べて小さくしたゲート絶縁膜と、
前記チャネル部分に対応する箇所に設けられた非単結晶材料と、
前記非単結晶材料に電気的に接続するように、前記ゲート絶縁膜に設けられたソース電極及びドレイン電極とを有することを特徴とする。

本発明のうちの非単結晶トランジスタ集積回路の製造方法によれば、高分子フィルムにスルーホールを形成し、スルーホールを通じて、高分子フィルムの両面を電気的に接続し、高分子フィルムの一方の面に非単結晶トランジスタを設け、非単結晶トランジスタが形成された高分子フィルムを、縦方向にＮ層（Ｎを２以上の自然数とする。）重ね合わせ、スルーホールを通じて各高分子フィルムの非単結晶トランジスタを電気的に接続する。

非単結晶半導体におけるキャリアの移動度は、単結晶半導体（例えば、シリコン）に比べて３桁ほど小さいため、非単結晶トランジスタの動作速度もその分遅くなる。このために、回路動作に必要な電流を十分に確保するためには、チャネル長（Ｌ）とチャネル幅（Ｗ）の比（Ｗ／Ｌ）を大きくとる必要がある。

一般に、非単結晶トランジスタの微細化は、シリコンに比べて困難であり、通常、チャネル長は、印刷技術を用いると１〜１００ミクロン程度となり、微細化にも限界が生じる。その結果、チャネル幅を非常に大きくする必要があり、これに起因して非結晶トランジスタの占有面積が大きくなり、非結晶トランジスタを用いた集積回路の面積が著しく大きくなる。したがって、集積回路を所望の面積内にレイアウトできないおそれがある。

一方、非単結晶半導体（特に、有機半導体）は熱に弱いため、一度基材上に非結晶半導体を塗布すると、加熱プロセスを適用することができない。非結晶トランジスタの構成要素である絶縁膜の塗布には加熱プロセスが必要となるため、非結晶半導体を塗布する前に絶縁膜を塗布する必要がある。

非単結晶トランジスタの占有面積が大きくなることを回避して、非単結晶トランジスタの集積回路の応用を進めるための一つの有効な手法として、非単結晶トランジスタを縦方向に積み上げる手法を考えることができる。しかしながら、既に説明したように、非単結晶半導体が熱に弱いため、非単結晶トランジスタを形成した後には、次の絶縁膜を形成することができない。このことは、基材の下から順に薄膜層を塗布していく方式では、非単結晶トランジスタを形成した上に次の非単結晶トランジスタを形成できないことを意味する。

本発明による非単結晶トランジスタ集積回路の製造方法では、加熱プロセスを用いることなく非単結晶トランジスタを縦方向に重ね合わせるので、非単結晶トランジスタの占有面積を縮小することができる。なお、前記高分子フィルム間で段差が生じないようにするダミーシートを更に具えることもできる。

第１の非単結晶トランジスタ集積回路によれば、非単結晶トランジスタを縦方向に重ね合わせることによって、非単結晶トランジスタの占有面積を縮小することができる。

第２の非単結晶トランジスタ集積回路によれば、圧力が加えられた際に、誘電体の厚さの変化量を容量の変化として読み出すことによって、高精度での圧力の検出が可能になる。

第３の非単結晶トランジスタ集積回路によれば、圧力が加えられ又は折り曲げ変形された際に、圧電性高分子材料の変形量を歪として読み出すことによって、高精度での歪の検出が可能となる。

第４の非単結晶トランジスタ集積回路によれば、光量の１と０の識別が容易にできるので、フォトディテクタにおける白黒の判別が容易となる。

第５の非単結晶トランジスタ集積回路によれば、セルのアレイを、所定の単位ごとに粗くスキャンし、応答があった場合のみ後に細かく読み出すことによって、解像度が向上する。

第６の非単結晶トランジスタ集積回路によれば、非単結晶トランジスタを保護するための保護膜によって、非結晶トランジスタを機械的な衝撃や圧力から保護することができる。

第７の非単結晶トランジスタ集積回路によれば、ゲート絶縁膜のチャネル部分の厚さをそれ以外の部分に比べて小さくすることによって、非結晶トランジスタの動作速度が向上する。

本発明による非単結晶トランジスタ集積回路及びその製造方法の実施の形態を、図面を参照して詳細に説明する。なお、以下の実施の形態の説明では、特に説明しない限り非単結晶トランジスタが有機トランジスタである場合について説明する。
図１は、本発明による非単結晶トランジスタ集積回路の製造方法を説明するための図である。この場合、先ず、ポリイミドフィルム、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の高分子フィルム（ベースフィルム）１に、スルーホール加工を施す。

高分子フィルム１のスルーホール加工については、ＮＣドリル加工機、レーザ加工機を使用し、又はプラスチックの射出成形機を用いることによって、穴あけ加工を施す。このように形成された孔を通じて、表裏面の電極２，３に電気的な導通をとる。この際、高分子フィルム１の表裏面の全面に金属箔を有するものから開始して、穴あけ・導通プロセスの後で、ゲート電極４のパターニングを行うのが通常であるが、機能が同一であればこれに限らない。

次に、ポリイミドなどのゲート絶縁膜５をスピンコートによって塗布し、オーブンで硬化させる。その後、レーザ加工などの方法で、ポリイミドの一部を剥離し、ビアを形成するための準備をする。

さらに、ペンタセンなどの有機半導体層６を、蒸着法などで形成する。この蒸着の際に、メタルマスクを用いることによって、必要な箇所だけに有機半導体層６を形成し、素子分離を行う。最後に、ソース電極７及びドレイン電極８を形成して有機トランジスタ９を完成させる。

このようにして有機トランジスタ９の集積回路を形成した後、有機トランジスタ９の集積回路を有するＮ枚（Ｎは２以上の自然数。図１の場合、３）のシート１０を重ねて貼り合わせる。なお、有機トランジスタ９の集積回路をそれぞれ個別に形成することもできるが、１枚のシートの上に複数の集積回路を一度に形成し、このシートから個別の回路を切り出すこともできる。

貼りあわせの際に、互いに相違する形状を貼りあわせると、段差が発生して好ましくないので、貼りあわせるシートの形状を予め揃える。シートの形状が揃わない場合には、段差が生じないようにダミーのシートを用意する。

図２は、本発明による非単結晶トランジスタ集積回路の第１の実施の形態を示す。この集積回路は、高分子フィルム１１、それに支持される共通電極１２、絶縁膜１３、高分子フィルム１４が順に形成され、高分子フィルム１４上に静電容量型圧力センサ１５及び有機トランジスタ１６が集積される。共通電極１２は、間隔Ｌで配置された電極１７，１８とともにキャパシタを構成する。

このような静電容量型圧力センサ１４を利用すると、圧力が矢印方向に印加された際に、誘電体としての絶縁膜１３の厚さの変化分が容量の変化として読み出される。本実施の形態によれば、絶縁膜１３の厚さの変化量が圧力に対して線形的に変化する領域においては、圧力を制御よく読み出すことができる。

圧力が変化した際に誘電体の厚さの変化分を容量の変化として読み出す圧力型のセンサは、従来から存在したが、かかるセンサをエリア型にしてマトリックスを構成することは、素子数が増大すると困難である。その理由は、配線による浮遊容量などのために、容量の変化を読み出すことができなかったためである。

このような不都合は、静電容量型圧力センサ１４を読み出すために、有機トランジスタ１５のような非単結晶トランジスタを各センサセルに含むアクティブ・マトリックス方式を採用することによって、回避することができる。特に、フレキシブルかつ大面積のアクティブ・マトリックスは、有機トランジスタ１５を用いて構成することによって廉価に構成することができる。また、静電容量型圧力センサ１４と有機トランジスタ１５のような非単結晶トランジスタとを組み合わせることによって、高インピーダンスの計測が可能となり、静電容量型で精度良い圧力マッピングの読出しが可能となる。

図３は、本発明による非単結晶トランジスタ集積回路の第２の実施の形態を示す。この集積回路は、高分子フィルム２１、それに支持される共通電極２２、ポリフッ化ビニリデン（ＰＶＤＦ）のような高分子圧電材料部２３、高分子フィルム２４が順に形成され、高分子フィルム２４の上に歪センサ２５及び有機トランジスタ２６を集積する。共通電極２２は、電極２７，２８とともにキャパシタを構成する。高分子圧電材料部２３を用いることによって、良好な歪センサのアレイを構成することができる。

図４は、本発明による非単結晶トランジスタ集積回路の第３の実施の形態を示す。この集積回路は、開口部分３１及び遮光部分３２が設けられた透明高分子フィルム３３と、アルミニウム、銀等から構成された電極３４と、ペリレンなどから構成されたＮ型有機半導体３５と、銅フタロシアニンなどから構成されたＰ型有機半導体３６と、ＩＴＯなどから構成された透明電極３７と、高分子フィルム３８と、有機トランジスタ３９とを具える。

開口部分３１及び遮光部分３２が設けられた透明高分子フィルム３３、電極３４、Ｎ型有機半導体３５、Ｐ型有機半導体３６、透明電極３７及び高分子フィルム３８は、反射型フォトディテクタを構成し、開口部３１を通過して高分子フィルム３８によって反射された光４０は、透明電極３７に入射される。イメージをとる対象（例えば、紙）４１の黒部分に対応する箇所に光４０が入射すると、光４０の光量が０となる。それに対して、対象４１の白部分に対応する箇所に光４０が入射すると、光４０の光量が１となる。このように光量の０と１を判別することによって、良好なイメージキャプチャを構成することができる。

図５は、本発明による非単結晶トランジスタ集積回路の第４の実施の形態を示す。この集積回路は、１６行１６列のセンサアレイ５１と、ワード線０，１，２，３，・・・，Ｃ，Ｄ，Ｅ，Ｆを通じてセンサアレイ５１に接続され、ローアドレスＲ１〜Ｒ４を有するロー（行）デコーダ５２と、カラムアドレスＣ０などを有するカラム（列）セレクタ５３とを具える。

有機トランジスタのような非単結晶トランジスタの応答速度は、単結晶トランジスタに比べて遅いため、プログレッシブスキャンが有効となる。人工皮膚の場合、通常、センサアレイ５１の一部のセンサのみが押され、大部分のセンサが押されていないと考えられる。また、スキャナの場合、通常、黒く描かれている部分は一部であり、大部分が白いままである。このため、最初から全体を丁寧にラスタスキャンする必要がなく、先ずは２行２列などの小規模単位で粗くスキャンしてから、信号が存在する部分のみを後に細かく読み出すことによって、センサアレイ５１の応答速度を高くすることが期待される。このように、２行２列などの小規模単位で粗くスキャンしてから、信号が存在する部分のみを後に細かく読み出すことをプログレッシブスキャンという。

図５において、２行２列の単位でプログレッシブスキャンを行う場合について説明する。図５に示すスキャナProgressiveバー信号がローであるときには、互いに隣接する二つのワード線が０になる。この際、データ出力Ｄ０，Ｄ１，Ｄ２，Ｄ３のうちのいずれか一つが１になれば、２行２列の領域のいずれかに信号が含まれていることを意味する。データ出力Ｄ０，Ｄ１，Ｄ２，Ｄ３のうちのいずれか一つが１の場合には、スキャナProgressiveバー信号をハイにし、細かいスキャンを行えばよい。

図５に示す構成において、液晶パネルディスプレイを光源に使うことによって、有機トランジスタと集積化しない構造を採用することができる。この場合、液晶パネルディスプレイに１行だけを光らせる。そのように光らせた行をスキャンすることによって、有機トランジスタが不要になる。光ダイオードをアレイ又はエリア単位で構成してビット方向に繋ぐことによって、光ダイオードをワード方向に繋ぐ必要がなくなる。さらに、１行ずつ順に光らせる代わりに、１ビットおきに１行又は２行光らせることによって、ずらした効果が出るため、解像度を上げることができる。

図６は、本発明による非単結晶トランジスタ集積回路の第５の実施の形態を示す。この集積回路は、高分子フィルム６１のうちの有機トランジスタ６２が設けられた側に、シリコーンゴムなどの保護用ゴムシート６３及び高分子フィルム６４を順に貼り付け、高分子フィルム６１のうちの有機トランジスタ６２が設けられていない側に、感圧導電ゴム６５及び高分子フィルム６６を順に設ける。

低分子半導体をチャネル層とした有機トランジスタにおいては、有機半導体とそれ以外の材料との密着性が悪いため、有機半導体層がゲート絶縁膜から簡単に剥がれるおそれや、有機半導体層と接触するソース電極及びドレイン電極が剥がれるおそれがある。これらのおそれは、可撓性が重要な人工皮膚などの用途で特に顕在化する。また、人工皮膚のように機械的な圧力が加わる接触型のデバイスでは、有機半導体層が簡単に剥がれてしますおそれがある。したがって、機械的な衝撃や圧力を吸収する層を導入するのが有効である。本実施の形態のように、有機トランジスタ６２の有機半導体層を衝撃や圧力から保護するために、ゴムシート６３を載せる。

図６は、本発明による非単結晶トランジスタ集積回路の第６の実施の形態を示す。この集積回路の有機トランジスタは、高分子フィルム７１と、その上に設けられたゲート電極７２と、それを被覆するゲート絶縁膜７３と、その上に設けられた絶縁膜７４、有機半導体層７５及び絶縁膜７６と、絶縁膜７４の上に設けられたソース電極７７と、絶縁膜７６の上に設けられたドレイン電極７８とを具える。

ゲート絶縁膜７３のチャネル部分の厚さをできるだけ小さくするのが好ましいが、ゲート絶縁膜７３のコンタクト領域や配線部分の厚さは、キャパシタの容量を減少させて回路の動作速度を高めるという観点から、他の部分に比べて大きくするのが好ましい。高分子材料をゲート絶縁膜７３に用いる場合、チャネル部分が比較的薄いゲート絶縁膜７３を安定して形成するためには、スピンコート法によってゲート絶縁膜７３を形成するのが好ましい。しかしながら、スピンコート法の場合、絶縁膜の膜厚を局所的に変化することができない。したがって、スピンコートで一定の膜厚のゲート絶縁膜を形成した後、スクリーン印刷などの印刷技術を用いて、所定の厚膜パターンを塗布する。

本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。
例えば、上記実施の形態において、非単結晶トランジスタが有機トランジスタである場合について説明したが、多結晶シリコントランジスタ、アモルファスシリコントランジスタ等の他の任意の種類の非単結晶トランジスタを用いることもできる。

図１に示す製造方法によって製造された非単結晶トランジスタ集積回路において、各シートが、センサ又は可動部を有してもよく、各シートが、電圧を印加する機能、電流を供給する機能、光波を発生する機能のうちの少なくとも一つを有することもできる。

本発明による非単結晶トランジスタ集積回路の製造方法を説明するための図である。 本発明による非単結晶トランジスタ集積回路の第１の実施の形態を示す。 本発明による非単結晶トランジスタ集積回路の第２の実施の形態を示す。 本発明による非単結晶トランジスタ集積回路の第３の実施の形態を示す。 本発明による非単結晶トランジスタ集積回路の第４の実施の形態を示す。 本発明による非単結晶トランジスタ集積回路の第５の実施の形態を示す。 本発明による非単結晶トランジスタ集積回路の第６の実施の形態を示す。

符号の説明

１，１１，１２，１４，２１，２４，３８，６１，６４，６６，７１ 高分子フィルム
２，３，１７，１８，２７，２８，３４ 電極
４，７２ ゲート電極
５，７３ ゲート絶縁膜
６，２６，７５ 有機半導体層
７，７７ ソース電極
８，７８ ドレイン電極
９，１６，３９，６２ 有機トランジスタ
１０ シート
１２，２２ 共通電極
１３，７４，７６ 絶縁膜
１５ 静電容量型圧力センサ
２３ 高分子圧電材料部
２５ 歪センサ
３１ 開口部分
３２ 遮光部分
３３ 透明高分子フィルム
３５ Ｎ型有機半導体
３６ Ｐ型有機半導体
３７ 透明電極
４０ 光
４１ 対象
５１ センサアレイ
５２ ロー（行）デコーダ
５３ カラム（列）セレクタ
６３ 保護用ゴムシート
６５ 感圧導電ゴム

Claims (9)

1. 高分子フィルムにスルーホールを形成するステップと、
   前記スルーホールを通じて、前記高分子フィルムの両面を電気的に接続するステップと、
   前記高分子フィルムの一方の面に非単結晶トランジスタを設けるステップと、
   前記非単結晶トランジスタが形成された高分子フィルムを、縦方向にＮ層（Ｎを２以上の自然数とする。）重ね合わせ、前記スルーホールを通じて各高分子フィルムの非単結晶トランジスタを電気的に接続するステップとを具えることを特徴とする非単結晶トランジスタ集積回路の製造方法。
2. 縦方向にＮ層（Ｎを２以上の自然数とする。）重ね合わせた高分子フィルムを具え、
   前記高分子フィルムの各々について、一方の面に単結晶トランジスタが設けられるともに、両面を電気的に接続するためのスルーホールが形成され、前記スルーホールを通じて各高分子フィルムの単結晶トランジスタを電気的に接続したことを特徴とする非単結晶トランジスタ集積回路。
3. 前記高分子フィルム間で段差が生じないようにするダミーシートを更に具えることを特徴とする請求項２記載の非単結晶トランジスタ集積回路。
4. 第１の高分子フィルムと、
   前記高分子フィルムに設けられた共通電極と、
   前記共通電極に設けられた誘電体と、
   前記誘電体に設けられた第２の高分子フィルムと、
   前記第２の高分子フィルムに設けられ、圧力が加えられた際に、前記誘電体の厚さの変化量を容量の変化として読み出す圧力センサと、
   前記第２の高分子フィルムに設けられ、前記圧力センサを読み出すための非単結晶トランジスタとを具えることを特徴とする非単結晶トランジスタ集積回路。
5. 第１の高分子フィルムと、
   前記高分子フィルムに設けられた共通電極と、
   前記共通電極に設けられた圧電性高分子材料と、
   前記誘電体に設けられた第２の高分子フィルムと、
   前記第２の高分子フィルムに設けられ、圧力が加えられ又は折り曲げ変形された際に、前記圧電性高分子材料の変形量を歪として読み出す歪センサと、
   前記第２の高分子フィルムに設けられ、前記歪センサを読み出すための非単結晶トランジスタとを具えることを特徴とする非単結晶トランジスタ集積回路。
6. 開口部及び遮光部を有する透明高分子フィルムと、
   前記遮光部に設けられた電極と、
   前記電極に設けられた第１の型の非単結晶材料層と、
   前記第１の型の非単結晶材料層に設けられた第２の型の非単結晶材料層と、
   前記第２の型の非単結晶材料層に設けられた透明電極と、
   前記透明電極に設けられた高分子フィルムと、
   前記高分子フィルムに設けられ、前記透明電極と電気的に接続した非単結晶トランジスタとを具えることを特徴とする非単結晶トランジスタ集積回路。
7. ｍ行ｎ列（ｍ，ｎを共に２以上の自然数とする。）のセルのアレイと、
   前記アレイの秒及び／又は列を選択する手段とを具え、
   これらセルの各々が、所定の物理量及び又は科学的特性を検出する検出手段と、そのセンサに接続された、スイッチング機能を有する非単結晶トランジスタとを有し、
   前記セルのアレイを、所定の単位ごとに粗くスキャンし、応答があった場合のみ後に細かく読み出すように構成したことを特徴とする非単結晶トランジスタ集積回路。
8. 高分子フィルムと、
   前記高分子フィルムの一方の面に設けられた非単結晶トランジスタと、
   前記非単結晶トランジスタを保護するための保護膜とを具えることを特徴とする非単結晶トランジスタ集積回路。
9. 高分子フィルムと、
   前記高分子フィルムの一方の面に設けられた非単結晶トランジスタとを具え、
   前記非単結晶トランジスタが、
   ゲート電極と、
   チャネル部分の厚さをそれ以外の部分に比べて小さくしたゲート絶縁膜と、
   前記チャネル部分に対応する箇所に設けられた非単結晶材料と、
   前記非単結晶材料に電気的に接続するように、前記ゲート絶縁膜に設けられたソース電極及びドレイン電極とを有することを特徴とする非単結晶トランジスタ集積回路。

Images