JP5719992B2 - フレキシブル半導体装置およびその製造方法 - Google Patents

フレキシブル半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5719992B2
JP5719992B2 JP2012514692A JP2012514692A JP5719992B2 JP 5719992 B2 JP5719992 B2 JP 5719992B2 JP 2012514692 A JP2012514692 A JP 2012514692A JP 2012514692 A JP2012514692 A JP 2012514692A JP 5719992 B2 JP5719992 B2 JP 5719992B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
flexible semiconductor
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012514692A
Other languages
English (en)
Other versions
JPWO2011142081A1 (ja
Inventor
貴志 一柳
貴志 一柳
中谷　誠一
誠一 中谷
平野　浩一
浩一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2012514692A priority Critical patent/JP5719992B2/ja
Publication of JPWO2011142081A1 publication Critical patent/JPWO2011142081A1/ja
Application granted granted Critical
Publication of JP5719992B2 publication Critical patent/JP5719992B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、フレキシブル半導体装置およびその製造方法に関する
情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。また、さらに情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増え、薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある（特許文献１など）。
一般に、フラットパネルディスプレイにおいては、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。また、こうした表示媒体では画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ素子）を用いる技術が主流になっている。例えば、通常のコンピュータディスプレイでは基板上にこれらＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。
ここで、ＴＦＴ素子には主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）等の半導体を用いることができ、これらのＳｉ半導体（必要に応じて金属膜も）を多層化し、ソース、ドレイン、ゲート電極を基板上に順次形成していくことでＴＦＴ素子が製造される。
また、このようなＳｉ材料を用いたＴＦＴ素子の形成には高い温度の工程が含まれるため、基板材料には工程温度に耐える材料であるという制限が加わることになる。このため、実際上は、基板として耐熱性に優れる材質のもの、例えばガラス基板を用いることが必要となる。なお、石英基板を用いることも可能であるが、高価であり、ディスプレイの大型化に際して経済的に問題がある。したがって、ＴＦＴ素子を形成する基板として、一般にガラス基板が使用される。
しかしながら、先に述べた薄型ディスプレイを、こうした従来知られたガラス基板を利用して構成した場合、そのディスプレイは重く、柔軟性に欠け、落下の衝撃で割れる可能性のある製品となってしまう。ガラス基板上にＴＦＴ素子を形成することに起因するこれらの特徴は、情報化の進展に伴う手軽な携帯用薄型ディスプレイへのニーズを満たすにあたり望ましくないものである。
軽量で薄型なディスプレイへのニーズに対応させるべく、基板のフレキシブル化、軽量化などの観点から、ＴＦＴ素子を樹脂基板（プラスチック基板）上に形成した半導体装置（フレキシブル半導体装置）の開発が行われている。例えば、特許文献２には、ＴＦＴ素子を従来と略同様なプロセスにより支持体（例えばガラス基板）上に作製した後、ＴＦＴ素子をガラス基板から剥離して樹脂基板上に転写する技術が開示されている。ここでは、まず、ガラス基板上にＴＦＴ素子を形成し、それをアクリル樹脂などの封止層を介して樹脂基板に接着し、その後、ガラス基板を剥離することにより、樹脂基板上にＴＦＴ素子を転写して形成することで最終の構成部材としてガラス基板を使わないＴＦＴ素子の形成における開発が行われている。
特開２００７−６７２６３号公報 特開２００５−２９４３００号公報 特開２００６−１８６２９４号公報
しかしながら、表示装置の表示部や駆動部に使用するＴＦＴ素子、そして周辺回路は素子・配線の微細化や高集積化、多層化が必要になるが、従来のようにソース、ドレイン、ゲート電極を基板上に順次形成して多層化していくことでＴＦＴ素子を形成する場合、配線を多層化すると、層間の絶縁膜を介して上下に配置される配線間に寄生容量が生じ、動作の高速化を妨げるという問題が発生することがある。この寄生容量を低減するには、層間の絶縁膜を厚く形成する、絶縁膜材料に低誘電率な材料を使用する等の対策が必要である。
一方、ＴＦＴ部のような半導体素子や回路内に組み込まれるキャパシタ部では、容量を大きく確保するため、配線の上下間隔（絶縁膜厚）を小さくしたり、キャパシタ部の誘電体層（絶縁膜）を上記の絶縁膜とは異なる工程で形成したり、高誘電率な材料を使用するといった工夫が必要であった。
本発明は係る点に鑑みてなされたものであり、その主な目的は、多層配線（上下に配置される配線）間に発生する寄生容量を低減しつつ、半導体素子や回路内に組み込まれるキャパシタ部の容量を大きくすることができるフレキシブル半導体装置とその製造方法を提供することである。
本願発明者は、上記従来の課題に対して、従来技術の延長線上で対応するのではなく、新たな方向で対処し解決するように試みた。
すなわち、本発明に係るフレキシブル半導体装置は、半導体素子が形成された絶縁膜を備え、その絶縁膜の上面と下面にそれぞれ上部配線パターン層と下部配線パターン層を有してなるフレキシブル半導体装置であって、
前記半導体素子は、
前記絶縁膜の上面に形成された半導体層と、
前記半導体層と接するように前記絶縁膜の上面に形成されたソース電極とドレイン電極と、
前記半導体層に対向するように前記絶縁膜の下面に形成されたゲート電極と、を含んでなり、
前記ゲート電極の上面が前記下部配線パターン層の上面より前記半導体層側に突出しており、
前記絶縁膜において、前記ソース電極、前記ドレイン電極、前記上部配線パターン層及び前記下部配線パターン層と対向する絶縁膜の第１の膜厚が、前記ゲート電極と前記半導体層間の絶縁膜の第２の膜厚より厚いことを特徴とする。
以上のように構成された本発明に係るフレキシブル半導体装置は、前記ソース電極、前記ドレイン電極、前記上部配線パターン層及び前記下部配線パターン層と対向する絶縁膜の第１の膜厚が、前記ゲート電極と前記半導体層間の絶縁膜の第２の膜厚より厚いので、半導体素子に組み込まれるキャパシタ部では、容量を大きく確保しつつ、配線を多層化した場合であっても、配線間に生じる寄生容量を小さくできる。
本発明に係るフレキシブル半導体装置では、前記絶縁膜において、前記第１の膜厚が、前記第２の膜厚より１μm以上厚いことが好ましい。
本発明に係るフレキシブル半導体装置では、前記ゲート電極と前記下部配線パターン層が、同種の金属からなっていてもよい。
前記金属として、アルミ、銀、ニッケル、鉄、銅、またはそれらの何れかを成分とする合金箔から選ばれたものであってもよい。
本発明に係るフレキシブル半導体装置では、前記絶縁膜に接する前記ゲート電極の上面の表面粗さが、前記絶縁膜に接する前記下部配線パターンの上面の表面粗さより小さいことが好ましい。
このようにすると、前記絶縁膜と前記下部配線パターンとの間の密着強度を高く保ちつつ、ゲート絶縁膜として機能するゲート電極上の絶縁膜の膜厚バラツキを小さくでき、電気的特性が優れたゲート絶縁膜を形成することができる。
この場合、好ましくは前記ゲート電極の上面の表面粗さを、Ｒａ値１００ｎｍ以下、より好ましくはＲａ値５０ｎｍ以下とする。また、前記下部配線パターンの上面の表面粗さを、好ましくはＲａ値５００ｎｍ以上、より好ましくはＲａ値１μｍ以上とする。これにより、前記絶縁膜と前記下部配線パターンとの間の密着強度をより高く保つことができ、かつゲート電極上の絶縁膜の電気的特性や膜厚のバラツキをよりいっそう小さくできる。
本発明に係るフレキシブル半導体装置では、前記半導体層の上に、前記半導体層を被覆する絶縁材料からなる封止層が形成されていることが好ましい。
また、前記封止層が、樹脂材料からなっていてもよいし、フィルム状の芯材と、前記芯材の両面にそれぞれ積層された樹脂層とから構成されていてもよい。
本発明に係るフレキシブル半導体装置では、前記ソース電極と前記下部電極間又は前記ドレイン電極と前記下部電極間を電気的に接続する層間接続ビアをさらに有しているような場合、該層間接続ビアと前記ゲート電極と前記下部配線パターン層とが同種の金属からなることが好ましい。
本発明に係るフレキシブル半導体装置では、前記絶縁膜の上面に形成された上部電極と該上部電極に対向して前記絶縁膜の下面に形成された下部電極とによってコンデンサをさらに形成することもできる。
また、前記上部電極と前記下部電極間の前記絶縁膜の第３の膜厚が、前記第１の膜厚より薄いことが好ましく、前記第３の膜厚が、前記第１の膜厚より１μm以上薄いことがさらに好ましい。
本発明に係るフレキシブル半導体装置は、前記絶縁膜を２層有し、該絶縁膜にそれぞれ前記半導体素子を設けるようにすることもできる。
また、その際、前記２層の絶縁膜を層間絶縁膜を介して接合して、前記２層の絶縁膜にそれぞれ形成された半導体素子は、前記層間絶縁膜を貫通して設けられた層間接続部材を介して接続されていることが好ましい。
さらに、前記層間絶縁膜は、前記２層の絶縁膜に設けられた一方の半導体素子を被覆する封止層として形成されていることが好ましい。
また、本発明に係るフレキシブル半導体装置の製造方法は、
絶縁膜の下面にゲート電極とそのゲート電極に接続された下部配線パターン層が形成され、前記絶縁膜の上面にゲート電極と対向する半導体層と該半導体層に接続されたソース電極とドレイン電極とが形成されてなるフレキシブル半導体装置の製造方法であって、
金属箔の一方の面に１又は２以上の凸部を形成する下部電極配線作製工程と、
前記凸部を形成した前記一方の面に、前記凸部上の膜厚が該凸部を除く凹部上の膜厚より薄くなるように前記絶縁膜を形成する絶縁膜形成工程と、
前記凸部の少なくとも１つに対向するように前記半導体層を前記絶縁膜上に形成する半導体層形成工程と、
を含むことを特徴とする。
本発明に係るフレキシブル半導体装置の製造方法では、前記下部電極配線作製工程において、前記凸部をエッチングによって形成することができるし、前記金属箔の表面に、前記金属箔と同種の金属材料、もしくは異なる金属材料を積層することによって前記凸部を形成することもできる。
本発明に係るフレキシブル半導体装置の製造方法では、前記凸部の高さが１μｍ以上になるように前記凸部を形成することが好ましい。
本発明に係るフレキシブル半導体装置の製造方法では、前記凸部形成工程において、高さの異なる凸部を形成するようにしてもよい。
このようにすると、ゲート電極に加え、例えば、前記下部配線パターン層と前記ソース電極若しくは前記ドレイン電極とを接続する層間接続ビアを形成することができる。
本発明に係るフレキシブル半導体装置の製造方法では、前記絶縁膜の上面に、前記ソース電極、前記ドレイン電極及び前記ソース電極又は前記ドレイン電極に接続された上部配線パターンを形成する上部電極配線作製工程を含むことができる。
本発明に係るフレキシブル半導体装置の製造方法では、前記上部電極配線作製工程において、前記上部配線パターンに接続された上部電極を前記凸部のうちの少なくとも１つに対向するように形成して、コンデンサ素子を形成するようにしてもよい。
本発明に係るフレキシブル半導体装置の製造方法では、前記上部電極配線作製工程において、導電性材料を溶媒に溶解した液体材料を塗布することにより電極配線パターンを形成し、電極配線パターンから前記溶媒を除去することを含んでいてもよい。
本発明に係るフレキシブル半導体装置の製造方法では、前記絶縁膜形成工程が、
前記金属箔の一方の面に絶縁膜材料を溶媒に溶解して塗工することにより塗布膜を形成する工程と、
前記塗布膜から溶媒を除去する工程と、を含んでいてもよい。
本発明に係るフレキシブル半導体装置の製造方法では、前記絶縁膜形成工程において、
第１絶縁膜を形成したのち、前記第１絶縁膜と同一又は異なる絶縁膜材からなる第２絶縁膜を前記凹部に形成して、前記第１絶縁膜と前記第２絶縁膜とを含んでなる前記絶縁膜を形成するようにしてもよい。
本発明に係るフレキシブル半導体装置の製造方法では、前記半導体層形成工程は、
前記絶縁膜の上に半導体材料を堆積する工程と、
前記堆積した半導体材料を加熱処理して前記半導体材料を結晶化する結晶化工程と、
を含んでいてもよい。
本発明に係るフレキシブル半導体装置の製造方法では、レーザ照射によって前記加熱処理を実行することが好ましい。
本発明に係るフレキシブル半導体装置の製造方法では、４００℃以上の加熱処理を含むことができる。
本発明に係るフレキシブル半導体装置の製造方法では、前記絶縁膜の上面に、樹脂シートを圧着することにより、前記ソース電極、前記ドレイン電極及び前記半導体層を前記絶縁膜と前記樹脂シートとの間に埋設して封止する封止工程を含むことができる。
本発明に係るフレキシブル半導体装置の製造方法では、前記フレキシブル半導体装置の製造方法によって、２つの第１と第２のフレキシブル半導体装置を作製して、
前記第１のフレキシブル半導体装置の下部配線パターンと、第２のフレキシブル半導体装置の上部配線パターンとが樹脂シートを介して対向させて圧着することにより、前記第１と第２のフレキシブル半導体装置とを接合するようにしてもよい。
また、前記樹脂シートに、一端が第１のフレキシブル半導体装置のゲート電極又は下部配線パターンに接続され、他端が第１のフレキシブル半導体装置の上部配線パターンに接続されるビアを形成することが好ましい。
以上のように、本発明のフレキシブル半導体装置によれば、遅延や損失の原因となる配線間に発生する寄生容量・リーク電流を低減することができ、かつＴＦＴ素子等の半導体素子のゲート絶縁膜部や基板内に形成するコンデンサ素子部においては容量を確保することが可能であり、素子ごとの特性を向上させることが可能である。
また、本発明のフレキシブル半導体装置の製造方法によれば、前記本発明のフレキシブル半導体装置の製造が可能な製造方法が提供される。
また、本発明のフレキシブル半導体装置の製造方法は、金属箔を支持基材として使うことにより簡易なプロセスで凹凸部を形成して絶縁膜の膜厚の調整が可能になるので、簡略化した製造工程でフレキシブル半導体装置を製造することができる。
さらに、金属箔を支持基板として用いていることより支持基板として樹脂基板を使用する形態より高温での形成が必要な特性に優れた半導体材料や絶縁膜材料を用いることも可能である。
したがって、本発明に係る製造方法によれば、高性能で、かつ、生産性に優れたフレキシブル半導体装置を提供することができる。
（ａ）は、本発明の一実施形態に係るフレキシブル半導体装置１００の断面を示す断面模式図であり、（ｂ）は、本発明の一実施形態に係るフレキシブル半導体装置１００の上面を示す上面模式図である。 （ａ）〜（ｇ）は、本発明の一実施形態に係るフレキシブル半導体装置１００の製造工程を示す工程断面図である。 （ａ）〜（ｇ）は、本発明の一実施形態に係るフレキシブル半導体装置２００の製造工程を示す工程断面図である。 （ａ）〜（ｈ）は、本発明の一実施形態に係るフレキシブル半導体装置３００の製造工程を示す工程断面図である。 （ａ）〜（ｈ）は、本発明の一実施形態に係るフレキシブル半導体装置４００の製造工程を示す工程断面図である。 （ａ）は本発明の一実施形態に係るフレキシブル半導体装置５００を示す断面模式図であり、（ｂ）は本発明の一実施形態に係る画像表示装置の駆動回路を示す等価回路図である。 （ａ）〜（ｃ）は、本発明の一実施形態に係るフレキシブル半導体装置５００の製造工程を示す工程断面図である。
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。また、各図における寸法関係（長さ、幅、厚さ等）は実際の寸法関係を反映するものではない。なお、本発明は以下の実施形態に限定されない。
（実施形態１）
図１（a）及び（ｂ）を参照しながら、本発明の実施形態１に係るフレキシブル半導体装置１００について説明する。
図１（ｂ）は、フレキシブル半導体装置１００の上面模式図であり、図１（a）は、図１（ｂ）のＩａ−Ｉａ断面を示す断面模式図である。
フレキシブル半導体装置１００は、絶縁膜２０と、絶縁膜２０上に形成されたソース電極４０ｓ、及びドレイン電極４０ｄ、半導体層３０、絶縁膜２０でもゲート絶縁膜として機能するゲート絶縁膜２０ｇ、ゲート電極１０ｇからなるＴＦＴ構造体と、ゲート電極１０ｇより引き出されて配線部として機能する下部配線パターン層１０aとを含んで構成されている。
封止層５０は、ＴＦＴ構造体を支持する基材としての役割も担っており、硬化後であっても曲げることが可能な柔軟性のある樹脂材料からなることが好ましい。また、ＴＦＴ構造体を支持することが可能な限度で薄くすることが好ましい。このような樹脂材料の代表例としては、例えばエポキシ樹脂、ポリイミド（ＰＩ）樹脂、アクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ポリパラキシリレン(ＰＰＸ)樹脂それらの複合物等が挙げられる。これらの樹脂材料は寸法安定性の性質に優れており、本実施形態のフレキシブル半導体装置１００におけるフレキシブル基材の材料として好ましい。
本実施形態１において、封止層５０には、半導体層３０と、半導体層３０に接触するように形成されたソース電極４０ｓ、ドレイン電極４０ｄが埋設されている。半導体層３０を構成する材料としては種々のものを使用することができ、例えばシリコン（例えばＳｉ）やゲルマニウム（Ｇｅ）等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては例えば酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ２）、酸化インジウム（Ｉｎ２Ｏ３）、酸化チタン（ＴｉＯ２）などの単体の酸化物や、ＩｎＧａＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ、ＺｎＭｇＯなどの複合酸化物が挙げられる。あるいは必要に応じて化合物半導体（例えば、ＧａＮ、ＳｉＣ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓなど）や有機半導体（例えばペンタセン、ポリ３ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニン、Ｃ６０など）を使用することもできる。ソース電極４０ｓ、ドレイン電極４０ｄを構成する金属としては良好な導電性を持つ金属材料が好ましく、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ステンレス（ＳＵＳ）、金（Ａｕ）、銀（Ａｇ）を使用することができる。
半導体層３０とソース電極４０ｓ及びドレイン電極４０ｄの下にはゲート絶縁膜２０ｇを含む絶縁膜２０が設けられている。ゲート絶縁膜２０ｇ及び絶縁膜２０を構成する材料としては、優れた特性を有するＴＦＴを形成するためにはゲート絶縁膜２０ｇにおいて高容量・低リーク電流であることが望ましいことから、比較的高い比誘電率を持ち絶縁性に優れた無機化合物が好ましい。そのような比誘電率、絶縁特性を有する無機化合物の代表例としては、例えばタンタル酸化物（Ｔａ２Ｏ５等）、アルミニウム酸化物（Ａｌ２Ｏ３等）、シリコン酸化物（ＳｉＯ２等）、ゼオライト酸化物（ＺｒＯ２等）、チタン酸化物（ＴｉＯ２等）、イットリウム酸化物（Ｙ２Ｏ３等）、ランタン酸化物（Ｌａ２Ｏ３等）、ハフニウム酸化物（ＨｆＯ２等）などの金属酸化物や、それらの金属の窒化物が挙げられる。或いは、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）などの誘電体であってもよい。
ゲート絶縁膜２０ｇの下には、ゲート電極１０ｇが形成されており、さらにゲート電極１０ｇに接続された下部配線パターン層１０aがゲート電極１０ｇと一体的に形成されている。ここで、特に本発明では、ゲート電極１０ｇの上面が下部配線パターン層１０ａの上面より半導体層３０の方向に突出しており、ゲート電極１０ｇ上のゲート絶縁膜２０ｇの厚さがその他の電極やパターン（ソース電極、ドレイン電極、上部配線パターン層、下部配線パターン層など）と対向する絶縁膜の膜厚より薄くなっている。このゲート電極１０ｇと下部配線パターン層１０aを構成する金属としては良好な導電性を持つ金属材料が好ましく、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、ステンレス（ＳＵＳ）を使用することができる。
以上のように構成された実施形態１のフレキシブル半導体装置によれば、遅延や損失の原因となる配線間に発生する寄生容量・リーク電流を低減することができ、かつＴＦＴ素子等の半導体素子のゲート絶縁膜部や基板内に形成するコンデンサ素子部においては容量を確保することが可能であり、素子ごとの特性を向上させることが可能である。
次に、図２（ａ）〜（ｇ）を参照しながら、本実施形態１のフレキシブル半導体装置１００の製造方法について説明する。図２（ａ）〜（ｇ）は、フレキシブル半導体装置１００の製造工程を説明するための工程断面図である。以下、これについて説明する。
まず、図２（ａ）に示すように、金属箔１０を準備する。この実施形態１では、金属箔１０として、例えば、厚さ７０μｍのＳＵＳ箔を用いることができる。
次に、図２（ｂ）に示すように、金属箔１０を加工することによって、ゲート電極１０ｇを構成するための凸部を形成する。尚、図示はしていないが、コンデンサの下部電極となる部分にも同様の凸部を形成する。この凸部は、例えば、エッチングにより形成することが可能である。エッチャントとしては、金属箔１０の材料などに応じて適当なものを使用すればよい。例えば銅箔やＳＵＳ箔の場合、塩化第二鉄を用いることができる。
また、金属箔１０として、例えば、Ｒａ値（算術平均粗さ）が１００ｎｍ以下の表面粗さの小さい金属箔を用いることが好ましい。表面粗さの小さい金属箔１０を使用すると、凸部上面の表面粗さを小さくでき、凸部上面に膜厚のバラツキが小さい絶縁膜を薄く形成することが可能になる。これによって、耐電圧の高いゲート絶縁膜２０ｇを形成することができる。
一方、エッチングにより凸部を形成すると、表面粗さの小さい金属箔を用いた場合であっても、凸部の上面以外のエッチング面（下部配線パターンの上面）については凸部の上面に比較して表面粗さを大きくでき、絶縁膜２０と下部配線パターン１０ａとの間の密着強度を高くすることができる。下部配線パターンの上面の表面粗さは、エッチングの条件の調整等によりＲａ値（算術平均粗さ）５００ｎｍ以上にすることが好ましい。
次に、図２（ｃ）に示すように、工程（ｂ）において凸部が形成された金属箔１０の上にゲート絶縁膜２０ｇを含む絶縁膜２０を形成する。絶縁膜２０の形成は、金属箔１０の耐熱温度にて実行されるプロセスを含むことができる。絶縁膜２０の形成方法としては、例えばゾルゲル法や化学合成法等が挙げられる。
この実施形態１では、例えば、チタン酸バリウム（ＢａＴｉＯ３）のナノ粒子を分散した分散溶液を金属箔１０の上に塗工・乾燥し、窒素雰囲気下で仮焼成、本焼成（例えば焼成温度６００℃〜８００℃）を行うことにより、チタン酸バリウムからなる絶縁膜２０を形成する。分散溶液の塗工方法は特に制限されず、例えばディップ法、スピンコート法、ロールコート法、カーテンコート法、スプレー法、液滴吐出法等を使用することができる。このような焼成処理（高温プロセス）を経て作製される絶縁膜２０は、高分子材料に比べて高い比誘電率を持つため、フレキシブル半導体装置１００における絶縁膜２０の材料として特に好ましい。
また、上記列挙したディップ法、スピンコート法、ロールコート法、カーテンコート法、スプレー法、液滴吐出法等を使用すると、凸部の形成により凹凸ができた金属箔１０表面に絶縁膜を形成した場合にも絶縁膜の表面を平坦にすることが容易である。
しかしながら、本発明において、絶縁膜２０の形成方法としては、その他の一般的な薄膜形成法を使用することができ、その代表例として真空蒸着法、レーザーアブレーション法、スパッタリング法、ＣＶＤ法（例えばプラズマＣＶＤ法）等を挙げることができる。レーザーアブレーション法では、無機化合物の組成変化の少ない膜形成が可能である。ＣＶＤ法では、無機絶縁膜の成膜が容易で、多成分膜の合成が可能となり、高誘電率膜を形成できる点で好ましい。
次に、図２（ｄ）に示すように、ゲート絶縁膜２０ｇ上にゲート電極１０ｇと対向する半導体層３０を形成する。半導体層３０の形成は、例えば絶縁膜２０の上面に半導体材料を堆積することにより行われる。半導体材料の堆積は、例えば、真空蒸着法、スパッタリング法、プラズマＣＶＤ法等の薄膜形成プロセスやインクジェット方式等の印刷プロセスを使用することができる。
かかる半導体層３０の形成は、金属箔１０と絶縁膜２０の耐熱温度を超えない程度の温度にて実行されるプロセスを含むことができ、例えば、絶縁膜２０の上に半導体材料を堆積した後、堆積した半導体材料に対して加熱処理を行うことが好ましい。半導体材料の加熱方法は特に限定されず、例えば熱アニール処理（雰囲気加熱）であってもよく、レーザーアニール処理であってもよく、それらを併用する処理であってもよい。このように加熱処理（高温プロセス）を施すことにより、半導体の結晶化が進行し、結果、半導体特性（典型的にはキャリア移動度）を向上させることができる。
この実施形態１では、例えば、以下のようにして半導体層３０を形成することができる。まず、シクロペンタシラン含有溶液にＵＶ照射して高次シラン化合物を得た後、高次シラン化合物含有溶液を無機絶縁膜２０の上面に塗工する。次いで、３００℃〜６００℃で熱処理することにより、アモルファスシリコンからなる半導体層３０を形成する。そして、レーザーアニール処理を行うことにより、キャリア移動度が高いポリシリコン膜を形成する。上記溶液の塗工方法は特に制限されず、例えばスピンコート法、ロールコート法、カーテンコート法、スプレー法、液滴吐出法等を使用すればよい。
また、酸化物半導体の場合には、例えば有機金属の混合物を絶縁膜２０の上に堆積し、それを熱処理（例えば６００℃以上）して焼結させることにより、キャリア移動度が高い酸化物半導体を形成することができる。
次に、図２（ｅ）に示すように、半導体層３０に接触するようにソース電極４０ｓ、ドレイン電極４０ｄを形成し、それらソース電極４０ｓ、ドレイン電極４０ｄを含む上部配線パターン層を形成する。ソース電極４０ｓ、ドレイン電極４０ｄを含む上部配線パターン層の形成方法は特に限定されず、例えば、真空蒸着法やスパッタ法により容易に行うことができるが、その他の方法、例えば有機金属ペーストを印刷して硬化する方法や、ナノ金属粒子インクをインクジェット方式で印刷して焼成する方法などを使用してもよい。ソース電極４０ｓ、ドレイン電極４０ｄの材料としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）等の金属材料や、酸化スズ（ＳｎＯ２）、酸化インジウムスズ（ＩＴＯ）、フッ素含有酸化スズ（ＦＴＯ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）、酸化白金（ＰｔＯ２）などの導電性酸化物などが挙げられる。
次に、図２（ｆ）に示すように、半導体層３０、ソース電極４０ｓ及びドレイン電極４０ｄが形成された面を覆うように封止層５０を形成する。封止層５０の形成方法は特に限定されないが、例えば半硬化の樹脂シートを半導体層３０、ソース電極４０ｓ及びドレイン電極４０ｄの上に貼り合わせ、硬化させる方法（この場合、樹脂シートの貼り合せ面に接着性材料を塗布してもよい。）や、半硬化の樹脂を半導体層３０、ソース電極４０ｓ及びドレイン電極４０ｄの上にスピンコートなどで塗布して硬化させる方法などを採用することができる。かかる封止層５０の形成によって、半導体層３０を保護するとともに、次工程（金属層１０のエッチング処理など）のハンドリングや搬送を安定して行うことが可能となる。
この実施形態１では、封止層５０の形成は、半導体層３０、ソース電極４０ｓ及びドレイン電極４０ｄが形成された面に樹脂シート５０に圧着すること（圧力を加えつつ接着すること）により行われる。この圧着によって、樹脂シート５０と積層一体化するとともに、樹脂シート５０に半導体層３０、ソース電極４２ｓ及びドレイン電極４２ｄを埋設する。
上記圧着の方法としては、例えばロールラミネート、真空ラミネート、熱プレスなどで加熱しながら加圧する方法などを採用すればよい。樹脂シート５０としては、例えば、樹脂フィルム表面に接着性材料（例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂など）を塗布したものや、未硬化の樹脂フィルムなどを用いることができる。ここでは、樹脂シート５０として厚さ１２．５μｍのポリイミド樹脂フィルム表面に接着性エポキシ樹脂を塗布したものを用意し、絶縁膜２０の上面に貼り合わせて一体化する。
次に、図２（ｇ）に示すように、ゲート電極１０ｇとなる凸部を形成した金属箔１０をエッチングすることによって、金属箔１０からゲート電極１０ｇおよび下部配線パターン層１０ａを形成する。エッチャントとしては、金属箔１０の材料に応じて適当なものを使用すればよい。例えば銅箔やＳＵＳ箔の場合、塩化第二鉄を用いることができる。
このようにして、本実施形態１に係るフレキシブル半導体装置１００を構築することができる。本実施形態１の製造方法によれば、簡易な方法でソース電極やドレイン電極を含む上部配線パターン層と下部配線パターン層の絶縁膜を厚く、かつＴＦＴ素子のゲート絶縁膜部や基板内に形成するコンデンサ部上の絶縁膜は薄く制御することが可能であり、配線間に発生する寄生容量・リーク電流を抑制し、かつ特性の高い半導体素子やコンデンサを生産性よく製造することができる。
また、本実施形態１の製造方法によれば、金属箔１０にゲート電極１０ｇとなる凸部を形成してその凸部によりその上の絶縁膜が薄くなるようにしているので、絶縁膜の表面を平坦にすることが可能であり、その平坦な表面に半導体層３０やソース電極及びドレイン電極を精度良く形成することができる。
さらに、半導体素子や回路内に組み込まれるキャパシタ部の誘電体層を絶縁膜とは異なる工程で形成したり高誘電率な材料を使用することなく、必要な容量のキャパシタ部を形成することが可能になる。
また、金属材料を支持基板として用いることで支持基板として樹脂基板を使用する形態より高温での形成が必要な特性に優れた半導体材料や絶縁膜材料を用いることも可能で、本発明に係る製造方法によれば、高性能で、かつ、生産性に優れたフレキシブル半導体装置を提供することができる。
さらに、封止層５０の形成工程を行う前に、複数のＴＦＴのそれぞれに対して検査・評価を行い、それらの中から良品評価されたものだけを選択して封止層５０を形成することができる。かかる態様によれば、最終製品における不良の発生を製造途中の段階で未然に防止することができ、後工程における材料等の無駄を省くことができる。また、検査・評価後に封止層５０を半導体層３０上に形成することで、良品の保護層として後工程での不良発生・半導体特性の劣化を抑制し信頼性を向上させることができる。
以下、本発明の他の一実施形態に係るフレキシブル半導体装置の構成およびその製造方法について説明する。
（実施形態２）
図３に、本発明の一実施形態に係るフレキシブル半導体装置２００の構成を示す。この実施形態２では、異なる金属材料が２層以上の構造を有する多層金属箔を用いる点において、上述した実施形態１とは異なる。すなわち、用意する金属箔が多層構造を有しておりゲート電極１０ｇと下部配線パターン層１０aとが異なる金属材料により形成されている。
その実施形態２の製造プロセスの一例を図３（ａ）〜（ｇ）を参照しつつ説明する。なお、特に言及している事項以外の事柄であって実施形態１と重複する部分についての説明は省略する。
まず、図３（ａ）に示すように、第１金属層６１と第２金属層６２とが順に積層された多層金属箔６０を用意する。第１金属層６１と第２金属層６２を構成する金属は、導電性を有し且つ融点が比較的高い金属が好ましく、例えば、銅（Ｃｕ、融点：１０８３℃）、ニッケル（Ｎｉ、融点：１４５３℃）、アルミニウム（Ａｌ、融点：６６０℃）、ステンレス（ＳＵＳ）を使用することができ組み合わせて用いることができる。さらに第２金属層６２上に導電性酸化物を堆積させた材料も用いることが可能である。積層方法は特に限定されず、例えば、真空蒸着法、スパッタリング法、プラズマＣＶＤ法、メッキ法などで行うことができる。この実施形態では、厚さ７０μｍのＳＵＳ箔を第２金属箔６２として用い、第１金属箔６１として厚さ２μｍのＣｕ層を形成した多層金属箔６０を使用した。
次に、図３（ｂ）に示すように、多層金属箔６０における第１金属層６１をエッチングすることによって、第１金属層６１からゲート電極６１ｇ及び回路内に形成されているコンデンサ電極部（不図示）を形成する。本実施形態２では、第１金属層６１をエッチングすることでゲート電極６１ｇ及びコンデンサ電極部のパターンを形成したが、図３（ａ）において、マスクを使用し第1金属層６１を堆積させると同時にゲート電極６１ｇ及びコンデンサ電極部のパターンを形成することも採用することができる。
次に、図３（ｃ）〜図３（ｆ）に示すように、先に記述した図２（ｃ）〜図２（ｆ）と同様にして絶縁膜２０及びゲート絶縁膜２０ｇを形成し、半導体層３０を絶縁膜２０上に形成し、ソース電極４０ｓ及びドレイン電極４０ｄを含む上部配線パターン層を形成した後、半導体層３０、ソース電極４０ｓ及びドレイン電極４０ｄを含む上部配線パターン層が形成された面を覆うように樹脂層５０を形成する工程を行う。
次に、図３（ｇ）に示すように、第２金属層６２をエッチングすることによって、第２金属層６２から下部配線パターン層６２ａを形成する。エッチャントとしては、第２金属箔６２の材料に応じて適当なものを使用すればよい。例えば銅箔やＳＵＳ箔の場合、塩化第二鉄を用いることができる。
このようにして、本実施形態２に係るフレキシブル半導体装置２００を構築することができる。本実施形態２の製造方法によれば、第１金属層６１と第２金属層６２のエッチングレートやエッチャントが異なる材料を選択することで、ソース電極４０ｓ及びドレイン電極４０ｄを含む上部配線パターン層と下部配線パターン層間の絶縁膜厚みについて制御することが容易となり、所望の絶縁膜厚みを形成することで電気特性を考慮した高精度な構造設計を行うことができ電気特性に優れたフレキシブル半導体装置を提供することができる。
（実施形態３）
図４に、本発明の一実施形態に係るフレキシブル半導体装置３００の構成を示す。この実施形態３では、金属箔１０に形成した凹部において絶縁膜２０とともに第２の絶縁膜２１が形成されている点において、上述した実施形態１とは異なる。その製造プロセスの一例を図４（ａ）〜（ｈ）を参照しつつ説明する。なお、特に言及している事項以外の事柄であって実施形態１と重複する部分についての説明は省略する。
まず、図４（ａ）に示すように、金属箔１０を用意（作製、購入など）する。この実施形態では、金属箔１０は、例えば、厚さ７０μｍのＳＵＳ箔を用いることができる。
次に、図４（ｂ）に示すように、金属箔１０をエッチングすることによって、金属箔１０の表面にゲート電極やコンデンサ電極となる凸部とそれ以外の凹部を形成する。
次に、図４（ｃ）に示すように、工程（ｂ）において凸部、凹部が形成された金属箔１０の上にゲート絶縁膜２０ｇを含む絶縁膜２０を、例えば、凸部及び凹部に同じ厚さに形成する。絶縁膜２０の形成方法としては、例えばゾルゲル法や化学合成法等が挙げられる。絶縁膜２０の溶液を塗工する方法としては、例えばディップ法、スピンコート法、ロールコート法、カーテンコート法、スプレー法、液滴吐出法等を使用することができる。また、一般的な薄膜形成法を使用することができ、その代表例として真空蒸着法、レーザーアブレーション法、スパッタリング法、ＣＶＤ法（例えばプラズマＣＶＤ法）等を挙げることができ、これらの薄膜形成方法を用いると、凸部及び凹部にわたって同じ厚さの絶縁膜２０を容易に形成することができる。さらに、絶縁膜２０は、金属箔１０を構成する金属の金属酸化膜であってもよい。その場合、絶縁膜２０の形成は、金属箔１０の上面を酸化することにより行うことができる。金属箔１０の酸化処理は、例えば、陽極酸化法、熱酸化法（加熱による表面酸化処理）、化学酸化法（酸化剤による表面酸化処理）により行われる。なお、絶縁膜２０が金属箔１０の金属酸化膜の場合、金属箔１０を構成する金属は、上記酸化処理によって酸化され得る金属であればよく、特に制限されない。しかし、好ましくは、弁金属（例えば、アルミニウム、タンタルなど）が用いられる。弁金属の場合、陽極酸化法を適用することができ、金属表面に酸化被膜を簡易に形成することができる（例えば１μｍ以下、好ましくは０．６μｍ以下）。
次に、図４（ｄ）に示すように、さらに金属箔１０に形成した凹部に対して第２の絶縁膜２１を形成する。第２の絶縁膜２１は絶縁膜２０と異なる材料であっても良いし同一の材料を使用しても良い。そのため第２の絶縁膜２１は上記で示した絶縁膜２０の材料を使用することが可能である。また、形成方法は例えばゾルゲル法や化学合成法等が挙げられる。塗工する方法としては、例えばインクジェット方式による液滴吐出法などを使用することができる。また、一般的な薄膜形成法を使用することができ、その代表例としてマスクを使用して真空蒸着法、スパッタリング法等を挙げることができる。
また、第２の絶縁膜２１の厚みは、第２の絶縁膜２１と絶縁膜２０とを合わせた膜厚が絶縁膜２０より厚くなるように、任意に設定することができるが、例えば、凸部上に形成した絶縁膜２０表面より１μｍ程度凹んだ状態になるように第２の絶縁膜２１を形成することができる。
次に、図４（ｅ）に示すように、実施形態１の図２（ｄ）、実施形態２の図３（ｄ）と同様にゲート電極１０ｇ上に形成されているゲート絶縁膜２０ｇ上に半導体層３０を形成する。
次に、図４（ｆ）に示すように、半導体層３０に接触するようにソース電極４０ｓ、ドレイン電極４０ｄを形成し、それらソース電極４０ｓ、ドレイン電極４０ｄを含む上部配線パターン層を形成する。ソース電極４０ｓ、ドレイン電極４０ｄを含む上部配線パターン層の形成方法は実施形態１、実施形態２で記述したように形成方法は特に限定されず、例えば、真空蒸着法やスパッタ法により容易に行うことができ、その他の方法（例えば有機金属ペーストを印刷して硬化する方法や、ナノ金属粒子インクをインクジェット方式で印刷して焼成する方法など）を使用してもよい。そこで、本実施形態３の図４では、ソース電極４０ｓ、ドレイン電極４０ｄを含む上部配線パターン層をインクジェット方式を用いて形成した例を示している。図４（ｄ）においてゲート絶縁膜１０ｇの上面が高くなるように凸部として形成したことによって、その凸部が隔壁として機能しインクジェット方式による配線形成において別工程で隔壁を形成する必要がなく、狭ピッチなソース電極とドレイン電極間を形成することが可能になる。
次に、図４（ｇ）、図４（ｈ）に示すように、先に記述した実施形態１、実施形態２と同様にして、半導体層３０、ソース電極４０ｓ及びドレイン電極４０ｄを含む上部配線パターン層が形成された面を覆うように樹脂層５０を形成し、金属箔１０をエッチングすることによって、金属箔１０からゲート電極１０ｇおよび下部配線パターン層１０ａを形成する。
このようにして、本実施形態３に係るフレキシブル半導体装置３００を構築することができる。本実施形態３の製造方法によれば、ゲート電極上のゲート絶縁膜を薄く形成して特性の高いＴＦＴ素子を形成し、かつ上部配線パターン層と下部配線パターン層間の寄生容量・リーク電流を抑制することが可能となる。さらには、上部配線パターン層をインクジェット法により形成する場合、容易に隔壁となる凸部を形成することが可能となり、電気特性・生産性に優れたフレキシブル半導体装置を提供することができる。
また、本実施形態３の製造方法では、例えば、ゲート酸化膜やキャパシタ部を構成する絶縁膜２０を高誘電率の材料により形成し、第２絶縁膜２１として低誘電率の材料を用いて形成するなど、機能と目的に応じて使い分けることが可能であり、より効果的に配線間に発生する寄生容量を低減しつつ、半導体素子や回路内に組み込まれるキャパシタ部の容量を大きくすることができる。
実施形態４
次に、図５（ａ）〜（ｈ）を参照しながら、本実施形態４のフレキシブル半導体装置４００の製造方法について説明する。図５（ａ）〜（ｈ）は、フレキシブル半導体装置４００の製造工程を説明するための工程断面図である。以下、これについて説明する。
まず、図５（ａ）に示すように、金属箔１０を準備する。この実施形態４では、金属箔１０として、例えば、厚さ７０μmのＳＵＳ箔を用いることができる。
次に、図５（ｂ）に示すように、金属箔１０を加工することによって、上部配線パターンと下部配線パターンを電気的に接続する層間接続ビア１０ｖを構成するための凸部を形成する。この凸部は、例えば、凸部を形成する位置にマスクを形成して金属箔１０の上面をエッチングすることにより形成することが可能であり、後で形成されるゲート絶縁膜２０ｇの厚さと同じ高さ又はゲート絶縁膜２０ｇの厚さより若干高くなるように形成される。エッチャントとしては、金属箔１０の材料などに応じて適当なものを使用すればよい。例えば銀箔やＳＵＳ箔の場合、塩化第二鉄を用いることができる。
次に、図５（ｃ）に示すように、さらにゲート電極１０gを構成するための凸部を形成する位置にマスクを形成して金属箔１０をエッチングすることによってゲート電極１０g用凸部を形成する。このゲート電極１０g用凸部を形成する際、層間接続ビア１０ｖ用凸部を形成するためのマスクは除去することなく残しておき、そのマスクを用いて。層間接続ビア１０ｖ凸部が高くなるように加工する。エッチャントとしては、工程（ｂ）と同様に金属箔１０の材料などに応じて適当なものを使用すればよい。
次に、図５（ｄ）に示すように、工程（ｂ）と工程（ｃ）において凸部が形成された金属箔１０の上にゲート絶縁膜２０ｇを含む絶縁膜２０を形成する。このとき層間接続ビア１０ｖ表面が露出するように絶縁膜２０が形成されている。例えば、液滴吐出法を用いて凸部間の凹部とゲート電極１０g表面にのみ選択的に絶縁膜２０を形成することも可能であるし、ディップ法、スピンコート法、ロールコート法、カーテンコート法、スプレー法などを用いて全面に絶縁膜２０を形成後にレーザーを用いて層間接続ビア１０ｖ表面の絶縁膜２０のみ除去することで露出させる方法も可能である。
次に、図５（ｅ）に示すように、ゲート絶縁膜２０g上にゲート電極１０gと対向する半導体層３０を形成する。
次に、図５（ｆ）に示すように、半導体層３０に接触するようにソース電極４０ｓ、ドレイン電極４０ｄを形成し、それらソース電極４０ｓ、ドレイン電極４０ｄを含む層を形成する。このとき露出した層間接続ビア１０ｖ表面と電気的に接続される。
次に、図５（ｇ）に示すように、半導体層３０、ソース電極４０ｓ及びドレイン電極４０ｄが形成された面を覆うように封止層５０を形成する。
次に、図５（ｈ）に示すように、ゲート電極１０gや層間接続ビア１０ｖとなる凸部を形成した金属箔１０をエッチングすることによって、金属箔１０からゲート電極１０g、下部配線パターン層１０aおよび層間接続ビア１０ｖを形成する。エッチャントとしては、金属箔１０の材料に応じて適当なものを使用すればよい。
このようにして、本実施形態4に係るフレキシブル半導体装置４００を構築することができる。本実施形態4の製造方法によれば、ゲート電極及び下部配線パターンとソース電極またはドレイン電極層を簡易な方法で電気的に接続することが可能になる。
（実施形態５）
続いて、図６（ａ）および（ｂ）を参照しつつ、本実施形態に係るフレキシブル半導体装置を画像表示装置に搭載する場合について説明する。図６（ａ）は、画像表示装置（ここでは有機ＥＬディスプレイ）に搭載されるフレキシブル半導体装置５００の断面を模式的に示した断面図である。フレキシブル半導体装置５００は、トランジスタ構造体を複数有し、図６（ａ）に示した例では、半導体層３０Ａとゲート絶縁膜２０Ａｇと、ゲート電極１０Ａｇと、ソース電極４０Ａｓと、ドレイン電極４０Ａｄとから構成されたＴＦＴトランジスタ５００Ａと、半導体層３０Ｂとゲート絶縁膜２０Ｂｇと、ゲート電極１０Ｂｇと、ソース電極４０Ｂｓと、ドレイン電極４０Ｂｄとから構成されたＴＦＴトランジスタ５００Ｂを有する。
図６（ａ）に示した例では、フレキシブル半導体装置５００は、スイッチ用ＴＦＴトランジスタ５００Ａ（以下、「Ｓｗ−Ｔｒ」と称する。）と、駆動用ＴＦＴトランジスタ５００Ｂ（以下、「Ｄｒ−Ｔｒ」と称する。）とから構成されている。この実施形態では、フレキシブル半導体装置５００は積層構造を有しており、Ｓｗ−Ｔｒ５００Ａの上にＤｒ−Ｔｒ５００Ｂが積層されている。Ｓｗ−Ｔｒ５００Ａのソース電極４０Ａｓとドレイン電極４０Ａｄは封止層５０Ａに形成されている層間接続部材７０、７１、７２によって、Ｄｒ−Ｔｒ５００Ｂのゲート電極１０Ｂｇ、コンデンサ８０の下部電極層１０Ｂｃ、またＤｒ−Ｔｒ５００Ｂに形成された下部配線パターン層１０Ｂａが電気的に接続されている。
さらに、フレキシブル半導体装置５００は、１つのコンデンサ８０を備えている。すなわち、図６（ｂ）にも示すように、画像表示装置の各画素は、２つのＴＦＴトランジスタ５００Ａ、５００Ｂと１つのコンデンサ８０とが組み合わされて構成されている。
図６（ｂ）に示すように、Ｓｗ−Ｔｒ５００Ａのゲート電極１０Ａｇは選択ライン９４に接続され、ソース電極４０Ａｓおよびドレイン電極４０Ａｄはそれぞれ、一方がデータライン９２に接続され、他方がＤｒ−Ｔｒ５００Ｂのゲート電極１０Ｂｇに接続されている。Ｄｒ−Ｔｒ５００Ｂのソース電極１０Ｂｓおよびドレイン電極１０Ｂｄはそれぞれ、一方が電源ライン９６に接続され、他方が表示部（ここでは有機ＥＬ素子）に接続されている。また、コンデンサ８０は、Ｄｒ−Ｔｒ５００Ｂのソース電極１０Ｂｓとゲート電極１０Ｂｇとの間に接続している。
上記構成の画素回路において、選択ライン９４の作動時に、Ｓｗ−Ｔｒ５００Ａのスイッチがオンになると、駆動電圧がデータライン９２から入力され、Ｓｗ−Ｔｒ５００Ａによって選択され、コンデンサ８０に電荷が蓄積される。そして、その電荷によって生じた電圧がＤｒ−Ｔｒ５００Ｂのゲート電極１０Ｂｇに印加され、その電圧に応じたドレイン電流が表示部に供給され、有機ＥＬ素子を発光させるようになっている。
フレキシブル半導体装置の重要な用途の１つであるディスプレイ駆動用のＴＦＴでは、素子を駆動するために容量を保持するコンデンサが必要となる。このようにフレキシブル半導体装置にコンデンサ８０を直接組み込むことにより、フレキシブル半導体装置５００の外部に別途コンデンサを配置しなくてもよい。したがって、小型で高密度実装可能な画像表示装置を実現することができる。
さらに、図６に示した例では、コンデンサ８０の下部電極層１０Ｂｃは、Ｄｒ−Ｔｒ５００Ｂのゲート電極１０Ｂｇと同一面内に形成され、かつ、共通の金属層１０Ｂから構成されている。また、コンデンサ８０の誘電体層２０Ｂｃは、Ｓｗ−Ｔｒ５００Ｂのゲート絶縁膜２０Ｂと同一面内に形成され、かつ、共通の絶縁膜２０Ｂから構成されている。このように、コンデンサ８０とＴＦＴトランジスタ５００Ｂとを並列に配置することにより、金属層１０Ｂと、絶縁膜２０Ｂとからコンデンサ８０を形成することができ、フレキシブル半導体装置５００を簡易に構築することができる。
図６（ａ）に示した構造の駆動回路（等価回路）９０を図６（ｂ）に表している。図６（ｂ）に示した配線９２はデータラインであり、配線９４は選択ラインであり、配線９６は電源ラインである。各画像表示装置の画素毎に、フレキシブル半導体装置５００は形成されている。ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個だけでなく、それ以上設けられることもあるので、それに対応してフレキシブル半導体装置５００を改変すればよい。
図７に、本発明の実施形態５に係るフレキシブル半導体装置５００の製造プロセスの一例を図７（ａ）〜（ｃ）を参照しつつ説明する。なお、特に言及している事項以外の事柄であって実施形態１と重複する部分についての説明は省略する。
ここではまず、図７（ａ）に示すように、実施形態１に記述したようにＤｒ−ＴｒとなるＴＦＴトランジスタ５００Ｂを形成する。このとき絶縁膜２０Ｂの同一面側にコンデンサ８０を形成する。形成方法は金属箔１０Ｂを図２（ｂ）に示すように凸部を形成する際、ＴＦＴ素子のゲート電極１０Ｂｇと箇所とコンデンサ８０の下部電極層１０Ｂｃとなる箇所を凸部となるように形成する。その後、絶縁膜２０Ｂを形成する際にゲート絶縁膜２０Ｂｇとコンデンサの誘電体層２０Ｂｃを形成する。そして、半導体層３０Ｂ、ソース電極４０Ｂｓ、ドレイン電極４０Ｂｄとを形成した後、封止層５０Ｂを形成し、金属層１０Ｂを加工することで下部配線パターン層１０Ｂａ、ゲート電極１０Ｂｇ、コンデンサの下部電極層１０Ｂｃを形成する。
次に、図７（ｂ）に示すように、図２（ｅ）まで終了したＳＷ−ＴｒとなるＴＦＴトランジスタ５００Ａと、層間接続部材７０、７１、７２を備えた封止層５０Ａを準備する。層間接続部材としては、例えば、ペーストビアを用いることができる。層間接続部材７０、７１、７２は、例えば、封止層５０にはシート状にした材料を用い上面および下面を連通する開口部に充填された導電性ペースト（ペーストビア）からなる。導電性ペーストの代表例としては、例えば、Ａｇメッキコート銅粉とエポキシ樹脂を主成分とする樹脂組成物との混合物を挙げることができる。
次に、図７（ｃ）に示すように、封止層５０ＡにＴＦＴトランジスタ５００Ａを圧着することにより、層間接続部材７０とソース電極４０Ａｓ、層間接続部材７１、７２とドレイン電極４０Ａｄとをそれぞれ接続する。
上記圧着の方法としては、例えば、ロールラミネート、真空ラミネート、熱プレスなどで加熱しながら加圧する方法などを採用すればよい。封止層５０Ａとしては、例えば、樹脂フィルム表面に接着性材料（例えばエポキシ樹脂、アクリル樹脂、ポリイミド樹脂など）を塗布したものや、未硬化の樹脂フィルムなどを用いることができる。さらに、バリア性を向上させるために、樹脂フィルム表面と接着性材料の間にバリア性に優れた無機薄膜が形成されている積層フィルムを用いることも可能である。ここでは、封止層５０Ａとして厚さ１２．５μｍのポリイミド樹脂フィルム表面に接着性エポキシ樹脂を塗布したものを用意し、ＴＦＴトランジスタ５００Ａの半導体層３０Ａ、ソース電極４０Ａｓ、ドレイン電極Ａｄを形成した面に貼り合わせて一体化する。
さらに、封止層５０のうち、ＴＦＴトランジスタ５００Ａを圧着させる面と反対側の面に、封止層５０の層間接続部材７０、７１、７２に接続するようにＴＦＴトランジスタ５００Ｂに形成した下部配線パターン層１０Ｂａ、ゲート電極１０Ｂｇ、コンデンサの下部電極層１０Ｂｃを圧着する。この圧着によって、ＴＦＴトランジスタ５００Ｂと封止層５０とを積層一体化し、ＴＦＴトランジスタ５００Ｂのゲート電極１０Ｂｇ、コンデンサ８０の下部電極層１０Ｂｃ、またＤｒ−Ｔｒ５００Ｂに形成された下部配線パターン層１０Ｂａが電気的に接続する。ＴＦＴ素子３００Ａの圧着と、ＴＦＴトランジスタ５００Ｂの圧着とは、同一工程で実行してもよく、必要に応じて別工程で実行してもよい。
そして、ＴＦＴトランジスタ５００Ａの金属層１０Ａを加工することでゲート電極１０Ａｇを形成する。このようにして、図６に示した本実施形態５に係るフレキシブル半導体装置５００を製造することができる。
実施形態５において、トランジスタを複数有する構造として積層した構成を記述したが、同一平面内に複数のトランジスタを配して形成することも可能である。しかし、本実施形態５のように、異なる絶縁膜２０Ａ，２０，Ｂにそれぞれトランジスタを構成した場合、配線を３次元配列させる効果により、同一の素子面積内により多くの配線を収容することができる。すなわち、同じ配線数であればより断面積の大きな太い配線を用いることが出来るため、配線抵抗による電圧降下を低減でき、かつ、配線形成のためのエッチング工程の歩留まりも向上することが可能である。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個（第１および第２のＴＦＴ素子）だけでなく、それ以上設けられることもあるので、それに対応して本実施形態のフレキシブル半導体装置を改変することも可能である。また、上記実施形態では、有機ＥＬディスプレイに搭載されるフレキシブル半導体装置について例示したが、無機ＥＬディスプレイに搭載してもよい。さらに、ＥＬディスプレイに限らず電子ペーパーであってもよいし、さらには、ディスプレイに限らず、ＲＦＩＤなどの通信機器やメモリなどに搭載することも可能である。フレキシブル半導体装置を１デバイスに対応した形で作製するような例を示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロール・ツー・ロール製法を用いることができる。
本発明にかかるフレキシブル半導体装置は、有機ＥＬディスプレイ、電子ペーパーなどの電子機器に用いることが有用である。さらに、ディスプレイに限らず、ＲＦＩＤなどの通信機器やメモリ装置などの電子機器に搭載するなどの用途にも有用である。
１０、１０Ａ、１０Ｂ 金属箔
１０ａ、１０Ｂａ、６２ａ 下部配線パターン層
１０ｇ、１０Ａｇ、１０Ｂｇ、６１ｇ ゲート電極
２０、２０Ａ、２０Ｂ 絶縁膜
２０ｇ、２０Ａｇ、２０Ｂｇ ゲート絶縁膜
２０Ｂｃ 誘電体層
２１ 第２の絶縁膜
３０、３０Ａ、３０Ｂ 半導体層
４０ｓ、４０Ａｓ、４０Ｂｓ ソース電極
４０ｄ、４０Ａｄ、４０Ｂｄ ドレイン電極
５０、５０Ａ、５０Ｂ 封止層
６０ 多層金属箔
６１ 第１金属層
６２ 第２金属層
７０、７１、７２ 層間接続部材
８０ コンデンサ
１０Ｂｃ 下部電極層
１００、２００、３００、４００、５００、５００Ａ、５００Ｂ フレキシブル半導体装置
５００Ａ、５００Ｂ ＴＦＴトランジスタ

Claims (34)

  1. 半導体素子が形成された絶縁膜を備え、その絶縁膜の上面と下面にそれぞれ上部配線パターン層と下部配線パターン層を有してなるフレキシブル半導体装置であって、
    前記半導体素子は、
    前記絶縁膜の上面に形成された半導体層と、
    前記半導体層と接するように前記絶縁膜の上面に形成されたソース電極とドレイン電極と、
    前記半導体層に対向するように前記絶縁膜の下面に形成されたゲート電極と、を含んでなり、
    前記ゲート電極の上面が前記下部配線パターン層の上面より前記半導体層側に突出しており、
    前記絶縁膜において、前記ソース電極、前記ドレイン電極、前記上部配線パターン層及び前記下部配線パターン層と対向する絶縁膜の第１の膜厚が、前記ゲート電極と前記半導体層間の絶縁膜の第２の膜厚より厚く、
    前記絶縁膜に接する前記ゲート電極の上面の表面粗さが、前記絶縁膜に接する前記下部配線パターンの上面の表面粗さより小さいことを特徴とするフレキシブル半導体装置。
  2. 半導体素子が形成された絶縁膜を備え、その絶縁膜の上面と下面にそれぞれ上部配線パターン層と下部配線パターン層を有してなるフレキシブル半導体装置であって、
    前記半導体素子は、
    前記絶縁膜の上面に形成された半導体層と、
    前記半導体層と接するように前記絶縁膜の上面に形成されたソース電極とドレイン電極と、
    前記半導体層に対向するように前記絶縁膜の下面に形成されたゲート電極と、を含んでなり、
    前記ゲート電極の上面が前記下部配線パターン層の上面より前記半導体層側に突出しており、
    前記絶縁膜において、前記ソース電極、前記ドレイン電極、前記上部配線パターン層及び前記下部配線パターン層と対向する絶縁膜の第１の膜厚が、前記ゲート電極と前記半導体層間の絶縁膜の第２の膜厚より厚く、
    前記下部配線パターンの上面の表面粗さが、Ｒａ値５００ｎｍ以上であることを特徴とするフレキシブル半導体装置。
  3. 前記絶縁膜に接する前記ゲート電極の上面の表面粗さが、前記絶縁膜に接する前記下部配線パターンの上面の表面粗さより小さい請求項２に記載のフレキシブル半導体装置。
  4. 前記絶縁膜において、前記第１の膜厚が、前記第２の膜厚より１μｍ以上厚い請求項１〜３のうちのいずれか１つに記載のフレキシブル半導体装置。
  5. 前記ゲート電極と前記下部配線パターン層が、同種の金属からなることを特徴とする１〜４のうちのいずれか１つに記載に記載のフレキシブル半導体装置。
  6. 前記金属が、アルミ、銀、ニッケル、鉄、銅、またはそれらの何れかを成分とする合金箔から選ばれたものである請求項５に記載のフレキシブル半導体装置。
  7. 前記ゲート電極の上面の表面粗さが、Ｒａ値１００ｎｍ以下である請求項１〜６のうちのいずれか１つに記載のフレキシブル半導体装置。
  8. 前記下部配線パターンの上面の表面粗さが、Ｒａ値５００ｎｍ以上である請求項１〜７のうちのいずれか１つに記載のフレキシブル半導体装置。
  9. 前記半導体層の上には、前記半導体層を被覆する絶縁材料からなる封止層が形成されている請求項１〜８のうちのいずれか１つに記載のフレキシブル半導体装置。
  10. 前記封止層が、樹脂材料からなる請求項９に記載のフレキシブル半導体装置。
  11. 前記封止層が、フィルム状の芯材と、前記芯材の両面にそれぞれ積層された樹脂層とから構成されている樹脂シートからなる請求項１０に記載のフレキシブル半導体装置。
  12. 前記ソース電極と前記下部電極間又は前記ドレイン電極と前記下部電極間を電気的に接続する層間接続ビアをさらに有し、該層間接続ビアと前記ゲート電極と前記下部配線パターン層とが同種の金属からなる請求項１〜１１のうちのいずれか１つに記載のフレキシブル半導体装置。
  13. 前記絶縁膜の上面に形成された上部電極と該上部電極に対向して前記絶縁膜の下面に形成された下部電極とによってコンデンサがさらに形成された請求項１〜１２のうちのいずれか１つに記載のフレキシブル半導体装置。
  14. 前記上部電極と前記下部電極間の前記絶縁膜の第３の膜厚が、前記第１の膜厚より薄い請求項１３に記載のフレキシブル半導体装置。
  15. 前記第３の膜厚が、前記第１の膜厚より１μｍ以上薄い請求項１３に記載のフレキシブル半導体装置。
  16. 前記フレキシブル半導体装置は、前記絶縁膜を２層有し、該絶縁膜にそれぞれ前記半導体素子が設けられている請求項１〜１５のうちのいずれか１つに記載のフレキシブル半導体装置。
  17. 前記２層の絶縁膜は、層間絶縁膜を介して接合されており、前記２層の絶縁膜にそれぞれ形成された半導体素子は、前記層間絶縁膜を貫通して設けられた層間接続部材を介して接続されている請求項１６に記載のフレキシブル半導体装置。
  18. 前記層間絶縁膜は、前記２層の絶縁膜に設けられた一方の半導体素子を被覆する封止層として形成された請求項１７に記載のフレキシブル半導体装置。
  19. 絶縁膜の下面にゲート電極とそのゲート電極に接続された下部配線パターン層が形成され、前記絶縁膜の上面にゲート電極と対向する半導体層と該半導体層に接続されたソース電極とドレイン電極とが形成されてなるフレキシブル半導体装置の製造方法であって、
    金属箔の一方の面に１又は２以上の凸部を形成する下部電極配線作製工程と、
    前記凸部を形成した前記一方の面に、前記凸部上の膜厚が該凸部を除く凹部上の膜厚より薄くなるように前記絶縁膜を形成する絶縁膜形成工程と、
    前記凸部の少なくとも１つに対向するように前記半導体層を前記絶縁膜上に形成する半導体層形成工程と、
    を含み、
    前記下部電極配線作製工程において、前記凸部上面の表面粗さを前記凸部を除く凹部上面の表面粗さに比較して小さくすることを特徴とするフレキシブル半導体装置の製造方法。
  20. 前記下部電極配線作製工程において、前記凸部をエッチングによって形成する請求項１９に記載のフレキシブル半導体装置の製造方法。
  21. 前記金属箔の表面に、前記金属箔と同種の金属材料、もしくは異なる金属材料を積層することによって前記凸部を形成する請求項１９に記載のフレキシブル半導体装置の製造方法。
  22. 前記凸部の高さが１μｍ以上になるように前記凸部を形成する請求項１９〜２１のうちのいずれか１つに記載のフレキシブル半導体装置の製造方法。
  23. 前記凸部形成工程において、高さの異なる凸部を形成する請求項１９〜２２のうちのいずれか１つに記載のフレキシブル半導体装置の製造方法。
  24. 前記絶縁膜の上面に、前記ソース電極、前記ドレイン電極及び前記ソース電極又は前記ドレイン電極に接続された上部配線パターンを形成する上部電極配線作製工程を含む請求項１９〜２３のうちのいずれか１つに記載のフレキシブル半導体装置の製造方法。
  25. 前記上部電極配線作製工程において、前記上部配線パターンに接続された上部電極を前記凸部のうちの少なくとも１つに対向するように形成する請求項２４に記載のフレキシブル半導体装置の製造方法。
  26. 前記上部電極配線作製工程において、
    導電性材料を溶媒に溶解した液体材料を塗布することにより電極配線パターンを形成し、電極配線パターンから前記溶媒を除去することを含む請求項２４又は２５に記載のフレキシブル半導体装置の製造方法。
  27. 前記絶縁膜形成工程が、
    前記金属箔の一方の面に絶縁膜材料を溶媒に溶解して塗工することにより塗布膜を形成する工程と、
    前記塗布膜から溶媒を除去する工程と、
    を含む請求項１９〜２６のうちのいずれか１つに記載のフレキシブル半導体装置の製造方法。
  28. 前記絶縁膜形成工程において、
    第１絶縁膜を形成したのち、前記第１絶縁膜と同一又は異なる絶縁膜材からなる第２絶縁膜を前記凹部に形成して、前記第１絶縁膜と前記第２絶縁膜とを含んでなる前記絶縁膜を形成する請求項１９〜２７のうちのいずれか１つに記載のフレキシブル半導体装置の製造方法。
  29. 前記半導体層形成工程は、
    前記絶縁膜の上に半導体材料を堆積する工程と、
    前記堆積した半導体材料を加熱処理して前記半導体材料を結晶化する結晶化工程とを含む請求項１９〜２８のうちのいずれか１つに記載のフレキシブル半導体装置の製造方法。
  30. レーザ照射によって前記加熱処理を実行する請求項２９に記載のフレキシブル半導体装置の製造方法。
  31. ４００℃以上の加熱処理を含む請求項１９〜３０のうちのいずれか１つに記載のフレキシブル半導体装置の製造方法。
  32. 前記絶縁膜の上面に、樹脂シートを圧着することにより、前記ソース電極、前記ドレイン電極及び前記半導体層を前記絶縁膜と前記樹脂シートとの間に埋設して封止する封止工程を含む請求項１９〜３１のうちのいずれか１つに記載のフレキシブル半導体装置の製造方法。
  33. 請求項１９〜３１のうちのいずれか１つに記載のフレキシブル半導体装置の製造方法によって、２つの第１と第２のフレキシブル半導体装置を作製して、
    前記第１のフレキシブル半導体装置の下部配線パターンと、第２のフレキシブル半導体装置の上部配線パターンとが樹脂シートを介して対向させて圧着することにより、前記第１と第２のフレキシブル半導体装置とを接合することを含むフレキシブル半導体装置の製造方法。
  34. 前記樹脂シートに、一端が第１のフレキシブル半導体装置のゲート電極又は下部配線パターンに接続され、他端が第１のフレキシブル半導体装置の上部配線パターンに接続されるビアを形成することを含む請求項３３に記載のフレキシブル半導体装置の製造方法。
JP2012514692A 2010-05-12 2011-04-14 フレキシブル半導体装置およびその製造方法 Active JP5719992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012514692A JP5719992B2 (ja) 2010-05-12 2011-04-14 フレキシブル半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010109837 2010-05-12
JP2010109837 2010-05-12
JP2012514692A JP5719992B2 (ja) 2010-05-12 2011-04-14 フレキシブル半導体装置およびその製造方法
PCT/JP2011/002203 WO2011142081A1 (ja) 2010-05-12 2011-04-14 フレキシブル半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011142081A1 JPWO2011142081A1 (ja) 2013-07-22
JP5719992B2 true JP5719992B2 (ja) 2015-05-20

Family

ID=44914142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012514692A Active JP5719992B2 (ja) 2010-05-12 2011-04-14 フレキシブル半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US8525178B2 (ja)
JP (1) JP5719992B2 (ja)
CN (1) CN102576678B (ja)
WO (1) WO2011142081A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130188324A1 (en) * 2010-09-29 2013-07-25 Posco Method for Manufacturing a Flexible Electronic Device Using a Roll-Shaped Motherboard, Flexible Electronic Device, and Flexible Substrate
JP5981157B2 (ja) 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
KR102175353B1 (ko) * 2014-05-30 2020-11-09 한국전자통신연구원 반도체 소자 및 그 제조 방법
CN105810713A (zh) * 2016-01-15 2016-07-27 广州奥翼电子科技股份有限公司 柔性显示器及其制备方法
KR101792087B1 (ko) * 2016-03-24 2017-11-02 주식회사 코윈디에스티 금속배선 리페어 방법
US10756161B2 (en) * 2018-06-27 2020-08-25 Intel Corporation Package-embedded thin-film capacitors, package-integral magnetic inductors, and methods of assembling same
CN109256481B (zh) * 2018-08-30 2020-09-11 云谷（固安）科技有限公司 显示面板和显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359376A (ja) * 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003015158A (ja) * 2001-07-03 2003-01-15 Nec Corp 液晶表示装置の製造方法
JP2005072053A (ja) * 2003-08-27 2005-03-17 Sharp Corp 有機半導体装置およびその製造方法
JP2007142022A (ja) * 2005-11-16 2007-06-07 Seiko Epson Corp 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP2009122253A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
WO2010032355A1 (ja) * 2008-09-18 2010-03-25 パナソニック株式会社 フレキシブル半導体装置の製造方法及びそれに使用される積層膜

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982194B2 (en) 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2005294300A (ja) 2004-03-31 2005-10-20 Univ Of Tokyo 非単結晶トランジスタ集積回路及びその製造方法
JP2006186294A (ja) 2004-12-03 2006-07-13 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359376A (ja) * 2001-03-27 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2003015158A (ja) * 2001-07-03 2003-01-15 Nec Corp 液晶表示装置の製造方法
JP2005072053A (ja) * 2003-08-27 2005-03-17 Sharp Corp 有機半導体装置およびその製造方法
JP2007142022A (ja) * 2005-11-16 2007-06-07 Seiko Epson Corp 金属配線とその製造方法、薄膜トランジスタ、電気光学装置、及び電子機器
JP2009122253A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
WO2010032355A1 (ja) * 2008-09-18 2010-03-25 パナソニック株式会社 フレキシブル半導体装置の製造方法及びそれに使用される積層膜

Also Published As

Publication number Publication date
CN102576678B (zh) 2015-11-25
JPWO2011142081A1 (ja) 2013-07-22
US20120181543A1 (en) 2012-07-19
WO2011142081A1 (ja) 2011-11-17
CN102576678A (zh) 2012-07-11
US8525178B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
JP5420529B2 (ja) フレキシブル半導体装置およびその製造方法
JP5719992B2 (ja) フレキシブル半導体装置およびその製造方法
JP5449172B2 (ja) フレキシブル半導体装置の製造方法
JP4550944B2 (ja) フレキシブル半導体装置およびその製造方法
JP5906396B2 (ja) フレキシブル半導体装置及びその製造方法
KR101376896B1 (ko) 플렉시블 반도체장치의 제조방법 및 플렉시블 반도체장치
WO2010016206A1 (ja) フレキシブル半導体装置の製造方法
JP4679673B2 (ja) フレキシブル半導体装置の製造方法及びそれに使用される積層膜
JP5842180B2 (ja) フレキシブル半導体装置及びその製造方法
TW200908339A (en) Semiconductor device, manufacturing method thereof and image display device
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法
JP5377389B2 (ja) 積層フィルム及びその製造方法並びに電子デバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141007

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150120

R151 Written notification of patent or utility model registration

Ref document number: 5719992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151