JP3987729B2 - 入出力一体型表示装置 - Google Patents
入出力一体型表示装置 Download PDFInfo
- Publication number
- JP3987729B2 JP3987729B2 JP2002017151A JP2002017151A JP3987729B2 JP 3987729 B2 JP3987729 B2 JP 3987729B2 JP 2002017151 A JP2002017151 A JP 2002017151A JP 2002017151 A JP2002017151 A JP 2002017151A JP 3987729 B2 JP3987729 B2 JP 3987729B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- position information
- input
- information signal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 179
- 239000000758 substrate Substances 0.000 claims description 100
- 239000004973 liquid crystal related substance Substances 0.000 claims description 93
- 239000011159 matrix material Substances 0.000 claims description 19
- 230000002238 attenuated effect Effects 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 28
- 230000008859 change Effects 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 20
- 239000010408 film Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 230000005611 electricity Effects 0.000 description 9
- 230000003068 static effect Effects 0.000 description 9
- 230000007480 spreading Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000001174 ascending effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/0412—Digitisers structurally integrated in a display
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0441—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using active external devices, e.g. active pens, for receiving changes in electrical potential transmitted by the digitiser, e.g. tablet driving signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Position Input By Displaying (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、入力された位置情報をペンによって検出して入力位置を求め、この求められた位置に位置画像を出力できる入出力一体型表示装置に関する。
【０００２】
【従来の技術】
従来より、上述のような入出力一体型表示装置として、透明タブレットと液晶ディスプレイとを一体に構成したタブレット一体型液晶ディスプレイが広く用いられている。このタブレット一体型液晶ディスプレイには様々なタイプがあり、タブレットに抵抗方式を用いたものが最も広く用いられている。
【０００３】
上記従来のタブレット一体型液晶ディスプレイとして、液晶ディスプレイの前面にこの液晶ディスプレイとは独立して設けられた透明タブレットを貼り合せて形成されているものがある。この構造の場合には、透明タブレットが液晶ディスプレイの前面に独立して設けられているため、透明タブレットの存在によって、る液晶ディスプレイからの光の透過率低下やペンによる入力位置と表示位置との視差の増大、コストの増加、モジュール厚およびモジュール面積の増大等の問題を抱えている。
【０００４】
そこで、液晶ディスプレイ自身に入力位置検出機能を持たせて、表示パネルそのもの単独で入出力一体型表示装置を構成するものが提案されている。例えば、特開平６‐３１４１６５号公報には、行電極,列電極,ＴＦＴ(薄膜トランジスタ)および画素電極が形成されたＴＦＴ基板と対向電極が形成された対向基板とを液晶層を挟んで積層し、表示期間に行電極に行電極走査パルスを順次入力して走査し、非表示期間には列電極に列行電極走査パルスを順次入力して走査し、この走査に起因して検出ペンの先端電極に誘起された電圧に基づいて入力位置を検出して位置表示する表示一体型タブレット装置が開示されている。尚、この表示一体型タブレット装置の場合では、上記ＴＦＴ基板を前面に位置させる一方、対向基板を裏面に位置させて、上記対向基板の背後からバックライトで照射することによって、上記バックライトからの高周波ノイズを対向電極で遮断して検出ペンに誘起される誘導電圧にノイズが重畳されるのを防止している。
【０００５】
また、特開平８‐１４６３８１号公報には、アクティブマトリクス型液晶ディスプレイ一体型タブレットが開示されている。この公報においては、アクティブマトリクス型液晶ディスプレイ(ＴＦＴ‐ＬＣＤ)の対向電極の四辺に棒状の金属電極を配置し、上記液晶ディスプレイへの書き込み動作期間には、各金属電極から対向電極に直流電圧を供給して上記対向電極を同電位とする。一方、タブレット動作期間には、縦方向検出期間と横方向検出期間とに時分割し、縦方向検出期間には、対向電極の縦方向両端に位置する２本の金属電極の一方に交流信号を印加し、他方に０Ｖを印加する。そして、ペンの位置の電位を検出してペンの縦方向の位置を求める。同様にして、横方向検出期間にはペンの横方向の位置を求めるようにしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の入出力一体型表示装置には、以下のような問題がある。すなわち、特開平６‐３１４１６５号公報に開示された表示一体型タブレット装置の場合には、入力位置検出時には行電極および列電極を共に走査する必要があるために入力位置検出に時間が掛り、然も行電極走査は表示期間に行うため１フレーム期間に２回以上の入力位置検出は不可能である。また、上記走査に起因して検出ペンに誘起された誘導電圧の時系列を整形解析して検出ペンの位置を求める必要があり、検出ペン位置の検出の精度が悪い。また、上記走査を行うために回路構成が複雑になるという問題がある。
【０００７】
さらに、上記ＴＦＴ基板上に形成されている行電極および列電極によって、前面から入射される外光等の光が反射される。したがって、外光が存在する個所におけるコントラストが低下すると言う問題もある。また、上記構成の表示一体型タブレット装置を反射型として用いる場合には、通常は画素電極を兼ねてＴＦＴ基板に形成される反射板をカラーフィルタが形成されている対向基板側に設ける必要があるため、反射面積を大きく取ることができないという問題がある。
【０００８】
一方、特開平８‐１４６３８１号公報に開示されたアクティブマトリクス型液晶ディスプレイ一体型タブレットの場合には、対向電極の四辺に金属電極を配置し、上記金属電極への印加電圧を上記書き込み動作期間とタブレット動作期間とで異なるようにし、然も上記タブレット動作期間はさらに縦方向検出期間と横方向検出期間とに時分割して、電圧の印加方向を変える必要がある。そのために、上記対向電極への電圧印加を制御する周辺回路の実装形態が複雑になり、コストが上昇すると共にモジュール形態が変化する可能性があるという問題がある。さらに、上記対向電極には広がり抵抗が存在する。したがって、その広がり抵抗のために、入力位置検出精度が低くなってしまうという問題もある。
【０００９】
そこで、この発明の目的は、電極走査に因らずに、表示品位を落すことなく、モジュールの外形や厚みを変えることなく、周辺回路の少ない変更によって入力位置を精度良く検出可能な入出力一体型表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、第１の発明の入出力一体型表示装置は、
マトリクス状に配置された画素電極と、マトリクス状に配置されて上記画素電極に接続されたスイッチング素子と、行方向に配列された各スイッチング素子の制御端子に共通に接続された複数の走査線と、行方向に配列された各画素電極に各スイッチング素子を介して共通に接続された複数の基準配線が形成された第１絶縁基板と、列行方向に配列された各画素電極に共通に対向したストライプ状の複数の信号配線が形成された第２絶縁基板と、上記第１絶縁基板と第２絶縁基板との間に挟持された液晶層を有する液晶表示パネルと、
表示期間に、上記複数の走査線に走査信号を入力して行単位で上記スイッチング素子をオンして上記画素電極を基準配線に接続する一方、上記複数の信号配線に表示データに従って電圧を入力して上記基準配線に接続された画素電極と上記信号配線との間に上記表示データに応じた表示電圧を印加する表示制御手段と、
非表示期間に、上記複数の信号配線に上記液晶表示パネル上の位置を表わす位置情報信号を同時に入力する位置情報制御手段と、
先端部の近傍に位置する上記信号配線に入力された位置情報信号を検知する位置情報信号検知手段と、
上記位置情報信号検知手段によって検知された位置情報信号に基づいて、上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出する位置検出手段
を備えた入出力一体型表示装置において、
上記第１絶縁基板上に上記行方向に延在して形成されると共に、上記第２絶縁基板上に形成された上記複数の信号配線の一端部の夫々と容量結合している共通線を備えると共に、
上記位置情報信号は、上記液晶表示パネル上における行方向の位置を表わす第１位置情報信号と列方向の位置を表わす第２位置情報信号から成り、
上記第２位置情報信号は、上記共通線に印加されたパルスに起因して各信号配線に生ずると共に、上記共通線側から順次減衰した振幅を有する
ことを特徴としている。
【００１１】
上記構成によれば、非表示期間には、位置情報制御手段によって総ての信号配線に同時に入力された位置情報信号に基づいて、位置情報信号検知手段および位置検出手段によって液晶表示パネル上における上記位置情報信号検知手段による入力位置が検出される。したがって、上記液晶表示パネルの走査線および信号配線を走査することなく、１フレームの非表示期間内に極単時間で上記入力位置が検出される。
【００１２】
さらに、上記第２絶縁基板上に形成される信号配線をＩＴＯ(錫添加酸化インジウム)膜等で透明に形成すれば、上記第１絶縁基板を表側(上側)にしてもバックライトからの放射光が上記信号配線で反射されることは極少なく、透過率の低下による表示品位の低下が抑制される。
【００１３】
さらに、上記液晶表示パネルに画像を表示する表示制御手段に、上記複数の信号配線に同時に位置情報信号を入力する位置情報制御手段を加えるだけの少ない変更によって上記入力位置の検出が可能になる。
【００１４】
さらに、第２位置情報信号は、上記液晶表示パネル上における列方向の位置に応じた振幅を有しており、上記位置情報信号検知手段によって検知された第２位置情報信号も上記列方向の位置に応じた振幅の情報を有している。したがって、上記位置検出手段は、上記検知された位置情報信号に基づく上記振幅の値に係数を掛けるだけの簡単な処理で上記液晶表示パネル上における列方向の位置が得られる。
【００１５】
さらに、上記信号配線はストライプ状に形成されているため広がり抵抗は生じない。したがって、上記信号配線に生ずる第２位置情報信号は、正確に上記液晶表示パネル上における列方向の位置に応じた振幅を有している。
【００１６】
また、１実施例の入出力一体型表示装置では、
上記共通線は、上記基準配線と電気的に接続されている。
【００１７】
この実施例によれば、上記共通線と基準配線とは電気的に接続されている。そのため、上記表示期間に上記基準配線を所定レベルの電圧に保つ手段と上記非表示期間に上記共通線にパルスを印加する手段とを、兼用することができる。したがって、上記位置情報制御手段の構成を簡単にできる。
【００１８】
また、１実施例の入出力一体型表示装置では、
上記位置情報制御手段は、上記共通線にパルスを印加する際に、上記複数の信号配線の他端には中間調表示電圧を印加するようになっている。
【００１９】
この実施例によれば、１水平ライン毎に印加極性を正・負に反転させる所謂１Ｈライン反転駆動の場合でも、列方向の位置検出時に、上記信号配線の基準電圧が定電圧に保たれる。したがって、上記第２位置情報信号には位置情報(上記電位の変化)以外の信号によるノイズが乗り難くなる。
【００２０】
また、１実施例の入出力一体型表示装置では、
上記位置情報制御手段は、上記共通線に印加するパルスを、電源と上記共通線との間に設けられたスイッチング手段を断続することによって発生させるようになっている。
【００２１】
この実施例によれば、上記共通線には、電源と上記共通線との間に設けられたスイッチング手段を断続することによって発生された立ち上がりが急峻なパルスが印加される。したがって、上記パルスに起因して各信号配線に生ずる電位の変化がより大きくなる。
【００２２】
また、第２の発明の入出力一体型表示装置は、
マトリクス状に配置された画素電極と、マトリクス状に配置されて上記画素電極に接続されたスイッチング素子と、行方向に配列された各スイッチング素子の制御端子に共通に接続された複数の走査線と、行方向に配列された各画素電極に各スイッチング素子を介して共通に接続された複数の基準配線が形成された第１絶縁基板と、列行方向に配列された各画素電極に共通に対向したストライプ状の複数の信号配線が形成された第２絶縁基板と、上記第１絶縁基板と第２絶縁基板との間に挟持された液晶層を有する液晶表示パネルと、
表示期間に、上記複数の走査線に走査信号を入力して行単位で上記スイッチング素子をオンして上記画素電極を基準配線に接続する一方、上記複数の信号配線に表示データに従って電圧を入力して上記基準配線に接続された画素電極と上記信号配線との間に上記表示データに応じた表示電圧を印加する表示制御手段と、
非表示期間に、上記複数の信号配線に上記液晶表示パネル上の位置を表わす位置情報信号を同時に入力する位置情報制御手段と、
先端部の近傍に位置する上記信号配線に入力された位置情報信号を検知する位置情報信号検知手段と、
上記位置情報信号検知手段によって検知された位置情報信号に基づいて、上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出する位置検出手段
を備えた入出力一体型表示装置において、
上記第１絶縁基板上に上記行方向に延在して形成されると共に、上記第２絶縁基板上に形成された上記複数の信号配線の一端部の夫々とスイッチング手段を介して接続された共通線を備えると共に、
上記位置情報信号は、上記液晶表示パネル上における行方向の位置を表わす第１位置情報信号と列方向の位置を表わす第２位置情報信号から成り、
上記第２位置情報信号は、上記位置情報制御手段によって上記スイッチング手段がオンされた後上記共通線に印加されたパルスに起因して各信号配線に生ずると共に、上記共通線側から順次減衰した振幅を有するパルス信号である
ことを特徴としている。
【００２３】
また、第３の発明の入出力一体型表示装置は、
マトリクス状に配置された画素電極と、マトリクス状に配置されて上記画素電極に接続されたスイッチング素子と、行方向に配列された各スイッチング素子の制御端子に共通に接続された複数の走査線と、行方向に配列された各画素電極に各スイッチング素子を介して共通に接続された複数の基準配線が形成された第１絶縁基板と、列行方向に配列された各画素電極に共通に対向したストライプ状の複数の信号配線が形成された第２絶縁基板と、上記第１絶縁基板と第２絶縁基板との間に挟持された液晶層を有する液晶表示パネルと、
表示期間に、上記複数の走査線に走査信号を入力して行単位で上記スイッチング素子をオンして上記画素電極を基準配線に接続する一方、上記複数の信号配線に表示データに従って電圧を入力して上記基準配線に接続された画素電極と上記信号配線との間に上記表示 データに応じた表示電圧を印加する表示制御手段と、
非表示期間に、上記複数の信号配線に上記液晶表示パネル上の位置を表わす位置情報信号を同時に入力する位置情報制御手段と、
先端部の近傍に位置する上記信号配線に入力された位置情報信号を検知する位置情報信号検知手段と、
上記位置情報信号検知手段によって検知された位置情報信号に基づいて、上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出する位置検出手段
を備えた入出力一体型表示装置において、
上記第１絶縁基板上に上記行方向に延在して形成されると共に、上記第２絶縁基板上に形成された上記複数の信号配線の一端部の夫々とスイッチング手段を介して接続された共通線を備えると共に、
上記位置情報信号は、上記液晶表示パネル上における行方向の位置を表わす第１位置情報信号と列方向の位置を表わす第２位置情報信号から成り、
上記第２位置情報信号は、上記位置情報制御手段によって上記スイッチング手段がオンされた後上記複数の信号配線の他端に印加されると共に、上記他端側から順次減衰した振幅を有するパルス信号である
ことを特徴としている。
【００２４】
上記第２および第３の２つの発明の構成によれば、第２位置情報信号は、上記液晶表示パネル上における列方向の位置に応じた振幅を有しており、上記位置情報信号検知手段によって検知された第２位置情報信号も上記列方向の位置に応じた振幅の情報を有している。したがって、上記位置検出手段は、上記検知された位置情報信号に基づく振幅の値に係数を掛けるだけの簡単な処理で上記液晶表示パネル上における列方向の位置が得られる。
【００２５】
さらに、上記信号配線はストライプ状に形成されているため広がり抵抗は生じない。したがって、上記信号配線に生ずる第２位置情報信号は、正確に上記液晶表示パネル上における列方向の位置に応じた振幅を有している。
【００２６】
また、１実施例の入出力一体型表示装置では、
上記位置情報信号検知手段は、先端部の近傍に位置する上記信号配線と容量結合する導体を備えている。
【００２７】
この実施例によれば、上記位置情報信号検知手段は上記信号配線と容量結合している。したがって、上記第１位置情報信号および第２位置情報信号が有する上記液晶表示パネル上における位置に応じた電圧情報が、上記位置情報信号検知手段によって電圧の変動として検知される。
【００２８】
また、１実施例の入出力一体型表示装置では、
上記位置情報信号検知手段は、先端部の近傍に位置する上記信号配線と誘導結合する導体を備えている。
【００２９】
この実施例によれば、上記位置情報信号検知手段は上記信号配線と誘導結合している。したがって、上記第１位置情報信号および第２位置情報信号が有する上記液晶表示パネル上における位置に応じた電圧情報が、上記位置情報信号検知手段によって電流の変動として検知される。
【００３０】
また、１実施例の入出力一体型表示装置では、
上記位置情報信号検知手段の先端位置を検出する期間以外は、上記位置検出手段に対する電源の供給を停止するようになっている。
【００３１】
この実施例によれば、上記位置検出時以外は、上記位置検出手段の電源が落されて、電力消費量の低減が図られる。
【００３２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３３】
＜第１実施の形態＞
図１は、本実施の形態の入出力一体型タブレット装置におけるブロック図である。この入出力一体型タブレット装置は、画像表示機能と静電誘導タブレット機能とを兼ね備えたアクティブマトリックスタイプの液晶表示パネル(以下、単に表示パネルと言う)１と、この表示パネル１を駆動するゲート駆動回路２およびソース駆動回路３と、ゲート駆動回路２およびソース駆動回路３に表示制御信号を供給する表示制御回路４と、ソース駆動回路３,パルス発生回路５および座標検出回路８に位置情報制御信号を供給する位置情報制御回路６と、ペン７からの信号を受けて表示パネル１上におけるペン７の先端座標を検出する座標検出回路８から概略構成される。
【００３４】
図２は、上記表示パネル１の等価回路を示す。表示パネル１はマトリックス状に配置された複数の液晶容量１１を有して各画素を構成している。また、各液晶容量１１の列間には信号配線１２が配線される一方、各液晶容量１１の行間には基準配線１３と走査線１４とが配線されている。各液晶容量１１は互いに対向する画素電極１５と対向電極１６との間に液晶が挟持されて構成されている。各画素にはスイッチング素子としてＴＦＴ１７が配置されている。そして、ＴＦＴ１７のソースは画素電極１５に接続され、ドレインは基準配線１３に接続され、ゲートは走査線１４に接続されている。さらに、対向電極１６には信号配線１２が接続されている。こうして、ＴＦＴ１７は、走査線１４から供給される電気信号によってオン・オフ制御され、オン時に基準配線１３と信号配線１２との間に印加される表示データ信号に応じた電圧が液晶容量１１に保持され、ＴＦＴ１７がオフ時にも維持されるのである。
【００３５】
図３は上記表示パネル１における１画素分の模式平面図であり、図４は２画素分の模式斜視図である。図３および図４に従って、上記スイッチング素子がＴＦＴである場合の具体的な画素構成について説明する。表示パネル１は、ガラス等でなる絶縁性を有するＴＦＴ基板２１と、このＴＦＴ基板２１に対して所定の間隔で対向するガラス等でなる光透過性を有する対向基板２２と、ＴＦＴ基板２１と対向基板２２との間に挟持された液晶層(図示せず)で概略構成される。
【００３６】
上記ＴＦＴ基板２１には、上記ＴＦＴ１７と、一部がＴＦＴ１７のゲート電極２３となる走査線１４と、ＴＦＴ１７のドレイン電極２４に電気的に接続された基準配線１３と、ＴＦＴ１７のソース電極２５に電気的に接続された画素電極１５が形成されている。基準配線１３と走査線１４とはタンタル層等の同じ金属層で形成されているが、異なる金属層によって形成しても差し支えない。また、ＴＦＴ１７のゲート電極２３および走査線１４を覆うように、典型的にはＴＦＴ基板２１の略全面に、窒化シリコン膜等のゲート絶縁膜(図示せず)が形成されている。そして、このゲート絶縁膜上に、ＴＦＴ１７を構成する活性半導体層２７,ドレイン電極２４,ソース電極２５および画素電極１５が形成されている。尚、画素電極１５は、例えばＩＴＯ等の透明絶縁膜で形成されている。また、説明の都合上、図３においては、ＴＦＴ１７,走査線１４,基準配線１３および画素電極１５は、ＴＦＴ基板２１を透過して見えるように描いている。
【００３７】
一方、上記対向基板２２には、列方向に配列された全画素に共通のストライプ状の対向電極１６が形成されている。この対向電極１６はＩＴＯ層等によって透明に形成されており、その一端は、表示パネル１における表示領域外に設けられた転移部において、ＴＦＴ基板２１に形成されている信号配線入力部に異方性導電膜等によって電気的に接続されている。つまり、本実施の形態におけるストライプ状の対向電極１６は、信号配線１２としても機能するのである。以下、対向電極１６を信号配線１２と言う。尚、ＴＦＴ基板２１と対向基板２２との間に挟持される液晶層としては種々のタイプの液晶層を用いることができる。
【００３８】
また、上記信号配線１２の他端は、図５に示すように、対向基板２２における表示領域１a外にまで延在しており、この表示領域１a外において、ＴＦＴ基板２１上に走査線１４と平行に形成された１本の共通線２８と交差している。尚、図５においては１本の信号配線１２で代表して表現しているが、他の信号配線１２についても同様である。図６は、信号配線１２と共通線２８との交差領域Ａの拡大断面図である。信号配線１２と共通線２８とは液晶層２９等の誘電体を介して積層されており、上述のように表示領域１a外において意図的に容量を形成している。そして、図５に示すように、共通線２８の一端にはパルス発生回路５が接続されており、非表示期間におけるある期間にパルス波形が入力されるようになっている。
【００３９】
このように、本実施の形態における表示パネル１においては、上記従来の技術における特開平６‐３１４１６５号公報における列電極に相当する信号線１２を透明に形成して対向電極の機能を持たせ、対向基板２１側に形成するようにしている。したがって、ＴＦＴ基板２１を前面に位置させた場合でも、前面から入射される外光等の光が、対向基板２１側にＩＴＯ膜で形成された信号線１２によって反射されることは極少ない。したがって、外光が存在する個所におけるコントラストの低下による表示品位の低下を抑制することができるのである。
【００４０】
上記ゲート駆動回路２は、表示制御回路４からの表示制御信号に基づいて、走査パルスを表示パネル１の各走査線１４に順次印加して走査する。そうすると、上記走査パルスが印加された走査線１４の一部をゲート電極とするＴＦＴ１７はオンとなる。一方、ソース駆動回路３は、上記表示制御信号に基づいて、上記ゲート電極の走査に同期して、表示データ信号に応じた駆動パルスを、上記信号配線入力部を介して信号配線１２に印加する。そうすると、オンとなっているＴＦＴ１７の液晶容量１１に駆動パルスが印加されて画像情報が書き込まれるのである。
【００４１】
また、上記ソース駆動回路３は、後に詳述するように、上記位置情報制御回路６からの位置情報制御信号に基づいて、上記駆動パルスの印加とは独立して、各信号配線１２の位置を表わす位置情報信号を全信号配線１２に同時に印加する。さらに、上記位置情報制御信号に基づいて、パルス発生回路５によって共通線２８に１パルスのパルス信号を印加する。尚、ゲート駆動回路２が生成する走査パルス,ソース駆動回路３が生成する駆動パルスと位置情報信号およびパルス発生回路５が生成するパルス信号は、電源回路１０からのバイアス電圧によって生成される。
【００４２】
上記表示制御回路４は、外部から入力される表示データ信号及び同期信号に基づいて表示パネル１に画像を表示するための表示制御信号を生成する。そして、この生成した表示制御信号をゲート駆動回路２およびソース駆動回路３に送出してゲート駆動回路２およびソース駆動回路３の動作を制御する。一方、位置情報制御回路６は、上記同期信号に基づいてペン７の先端座標検出用の位置情報制御信号を生成して、ソース駆動回路３,パルス発生回路５および座標検出回路８に送出する。
【００４３】
基準配線駆動回路９は、上記電源回路１０からのバイアス電圧によって生成される所定レベルの基準電圧を、表示パネル１の基準配線１３に印加する。
【００４４】
上記ペン７は、表示パネル１の信号配線１２と浮遊容量で結合されて入力インピーダンスの高い検出電極(図示せず)を先端に有しており、信号配線１２に印加された位置情報信号および共通線２８に印加されたパルス信号に基づいて信号配線１２に発生した位置情報信号に起因して、上記検出電極に誘導電圧が誘起される。座標検出回路８は、位置情報制御回路６からの位置情報制御信号に基づいて座標検出タイミングを検知して、ペン７からの誘導電圧信号に従ってペン７の先端座標を検出する。
【００４５】
すなわち、本実施の形態においては、上記表示制御手段を、表示制御回路４,ゲート駆動回路２,ソース駆動回路３および基準配線駆動回路９で構成する。また、上記位置情報制御手段を、位置情報制御回路６,ソース駆動回路３およびパルス発生回路５で構成する。また、上記信号検知部および位置情報信号検知手段を、ペン７で構成する。また、上記位置検出手段を、座標検出回路８で構成するのである。
【００４６】
以上のようにして、上記座標検出回路８によってペン７の先端座標が検知されると、この先端座標を表すｘ座標信号及びｙ座標信号が座標検出回路８から出力される。そして、このｘ座標信号およびｙ座標信号に基づいて表示パネル１上におけるペン７の先端位置に点画像を表示するための上記表示データ信号が表示データ信号生成手段(本実施の形態とは直接関係ないので図示せず)によって生成されて、上述のように表示制御回路４に入力される。その結果、表示制御回路４,ゲート駆動回路２およびソース駆動回路３の動作によって、表示パネル１上におけるペン７の先端位置に点画像が表示される。
【００４７】
こうして、我々が恰も筆記用具で紙に書くように表示パネル１上にペン７によって文字や記号や絵を書き込むことができる。それと共に、上記ｘ座標信号およびｙ座標信号の変化から入力文字や入力記号を認識手段(図示せず)によって認識して、認識結果を用いて文書作成や制御指示等を実施できる。勿論、表示パネル１上に表示されたアイコンに対する応答手段としても使用できるのである。
【００４８】
尚、上述したように、本実施の形態においては、上記ペン７の検出電極は、対向基板２２上の信号配線１２と浮遊容量で結合されている。したがって、対向基板２２側を前面(つまり上側)にして表示パネル１を配置した方が、ペン７の先端電極と信号配線１２との静電結合を大きくでき、位置検出において有利である。尚、その場合であっても、信号配線１２はＩＴＯ膜によって形成されているために、前面から入射される外光等の光を反射することはない。したがって、外光が存在する個所におけるコントラストの低下による表示品位の低下を抑制することができる。
【００４９】
次に、上記構成の入出力一体型表示装置の動作について説明する。図７(a)に示すように、１フレーム期間を、表示パネル１に画像を表示する表示期間と垂直ブランキング期間等の非表示期間とに時分割する。表示期間については、特開平６‐３１４１６５号公報に開示された表示一体型タブレット装置や通常のアクティブマトリクス型の液晶表示装置と基本的には同じであるから簡単に説明する。すなわち、表示制御回路４からの表示制御信号に基づいて、ゲート駆動回路２によって走査線１４を走査して行毎に順次ＴＦＴ１７をオンし、ソース駆動回路３から全信号配線１２に対して表示データに応じた電圧信号を印加する。そして、オンしたＴＦＴ１７に接続された液晶容量１１に表示データに応じた電圧を保持させて画像を表示する。
【００５０】
一方、上記非表示期間については、図７(ｂ)に示すように、一部を位置検出期間に割り当てる。そして、その位置検出期間をさらにｘ検出期間とｙ検出期間とに時分割する。先ず、ｘ検出期間の動作について説明する。
【００５１】
上記ｘ検出期間には、上記ソース駆動回路３から、全信号配線１２に対して位置情報信号を同時に印加する。その場合、ゲート駆動回路２側からの各信号配線１２までの距離と印加される位置情報信号の波高値との関係を、図８に示すように予め設定しておくのである。こうすることによって、例えば上記関係を図８の「ａ」のように設定すれば、表示パネル１の各信号配線１２には、図９に示すようにゲート駆動回路２側からの距離(つまりｘ座標)に比例した波高値のパルスが印加されることになる。したがって、ペン７の先端電極には、先端が位置する信号配線１２に印加されたパルスの波高値(つまりｘ座標)に応じた誘導電圧が誘起されるのである。
【００５２】
上記座標検出回路８は、上記位置情報制御回路６からの位置情報制御信号に基づいて、上記ｘ検出期間には、ペン７からの電圧値のアナログ情報をＡ/Ｄ変換し、得られたデジタル情報に基づいてｘ座標を得るのである。
【００５３】
尚、各信号配線１２のゲート駆動回路２側からの距離と印加される位置情報信号の波高値との関係を、図８の「ａ」のように比例するように設定してもよいし、「ｂ」の如く反比例するように設定してもよい。要は、位置情報信号の波高値をｘ方向に昇順あるいは降順に設定するのである。こうすることによって、ペン７からの誘導電圧のデジタル値に係数を掛けるだけでｘ座標を得ることができ、予め作成したテーブル等を用いて上記誘導電圧のデジタル値をｘ座標に変換する必要が無く、より高速にｘ座標を得ることができるのである。
【００５４】
また、上記ｘ座標の検出は次のようにしても行うことができる。すなわち、ソース駆動回路３から、全信号配線１２に対して同時に印加される位置情報信号を複数ビットのディジタル信号とするのである。その場合に、各信号配線１２のゲート駆動回路２側からの距離と印加されるディジタル値との関係を、図１０に示すようにｘ方向に昇順に設定するのである。そして、例えば、８ビットのディジタル値「１００１０１１１」を信号配線１２に印加する場合には、値「１」に「Ｈ」レベルの電圧値を割当る一方、値「０」に「Ｌ」レベルの電圧値を割り当てると共に、最高桁「１」から最小桁「１」に向って時系列に印加するのである。ここで、「Ｈ」レベルの電圧値とは、任意に設定された基準電圧レベルを超える電圧値のことである。一方、「Ｌ」レベルの電圧値とは、上記基準電圧レベルを超えない電圧値のことである。
【００５５】
そして、上記座標検出回路８は、上記ペン７からの電圧値のアナログ情報をＡ/Ｄ変換して図１１に示すようなデジタル情報を得る。そして、得られたデジタル情報を、信号配線１２に印加されたディジタル信号の桁数に応じたサンプリング数(８ビットのディジタル信号の場合には「８」)で所定のサンプリング期間でサンプリングする。さらに、サンプリング値が閾値以上であれば「１」と判定し、閾値より小さければ「０」と判定して、ペン７の先端近傍に位置する信号配線１２に印加された８ビットのディジタル値「１００１０１１１」を再現してｘ座標を得るのである。尚、図１０においては、各信号配線１２の上記距離とディジタル値との関係をｘ方向に昇順としているが降順であっても差し支えない。
【００５６】
尚、上述のように、上記位置情報信号を複数ビットのディジタル信号とする場合には、実際には、図１０に示すようにｘ方向に昇順あるいは降順に設定されたディジタル値をグレーコードに変換したものを信号配線１２に印加することが望ましい。すなわち、図１２(a)に示すように、例えば、３ビットのディジタル値をｘ方向に降順に設定した場合に、ディジタル値「１００」が印加された信号配線とディジタル値「０１１」が印加された信号配線との境界位置Ｃにペン７が位置しているとする。そして、ペン７には最上位ビットは「１」でありその下の２つのビットが「１１」を表わす誘導電圧が誘起され、座標検出回路８によってディジタル値「１１１」が再現された場合には、実際のペン７の位置は位置Ｃであるにも拘わらず、位置Ｃから遠く隔たった位置Ｄであると誤認識されてしまう。つまり、ペン７の先端位置と表示位置とに乖離が生ずるのである。この現象は、ビット数が増えるとより深刻になり、各ビットの誤検知によって多種類のペン７の先端位置と表示位置との乖離のパターンが発生し、正確な入力位置の追随ができなくなってしまうのである。
【００５７】
そこで、図１２(a)を、図１２(b)に示すように互いに隣接する２つのディジタルデータでは任意の１ビットだけが異なるグレーコードに変換して印加するのである。そうすると、図１２(a)における位置Ｃと同じ位置Ｃにペン７が位置していた場合でも、位置Ｃの両側のディジタル値「１０１」とディジタル値「００１」とは最上位ビットのみが異なるので如何様に誤認識されても、ペン７の先端位置と表示位置との乖離は互いに隣接した信号配線１２間でしか起きなくなる。したがって、正確な入力位置の追随ができるのである。
【００５８】
尚、上記グレーコードへの変換は、例えば位置情報制御回路６で行えば良い。その場合におけるグレーコードへの変換は、先ず図１２(a)に示すように降順に配列されたディジタル値における最上位ビットは、そのままグレーコードの最上位ビットとする。以下、図１２(a)に示すディジタル値を最上位ビットから順に検証し、対象ビットの値が「１」であればグレーコードにおける１ビット分だけ下位のビットの値として図１２(a)に示すディジタル値における同じビットの値を転用し、対象ビットの値が「０」であれば図１２(a)に示すディジタル値における同じビットの値を反転したものを用いるのである。
【００５９】
そして、上記座標検出回路８では、再現したグレーコードを図１２(a)に示す降順のディジタル値に逆変換することによって、対応する信号配線１２の位置を得るのである。その場合における上記逆変換は、先ずグレーコードにおける最上位ビットは、そのまま図１２(a)に示すディジタル値の最上位ビットとする。以下、上記逆変換後のディジタル値を検証し、対象ビットの値が「１」であれば図１２(a)に示すディジタル値における１ビット分だけ下位のビットの値としてグレーコードにおける同じビットの値を転用し、対象ビットの値が「０」であればグレーコードにおける同じビットの値を反転したものを用いるのである。
【００６０】
このように、各信号配線１２に印加する位置情報信号をデジタル情報とすることによって、アナログ値を入力する場合に比してＳ/Ｎ比を大きくとれるため、ノイズに強いという利点がある。反面、ペン７からのアナログ情報をＡ/Ｄ変換したデジタル情報のサンプリング回数がビット数に比例して増加するため、ｘ座標を得るのに時間が掛ってしまう。
【００６１】
次に、上記ｙ検出期間について説明する。上述したように、各信号配線１２におけるソース駆動回路３側とは反対側の端部は、対向基板２２における表示領域１a外において、共通線２８と交差して意図的に容量を形成している。いま、この容量を、図１３(b)に示すように容量３０とする。そして、上記ｙ検出期間には、図１３(b)に示すように、パルス発生回路５から共通線２８に１つのパルスが入力される。
【００６２】
そうすると、上記共通線２８(つまり容量３０における一方の電極)の電位変動が容量３０を介して信号配線１２に伝わり、信号配線１２には、図１３(c)に示すように共通線２８の電位の立上がりと立下りに同期してスパイク状の電位の乱れが生ずる。そして、図１３(a)および図１３(b)に示すように、信号線１２自身の配線抵抗によって、上記スパイク状の電位変化の振幅は信号配線１２の容量３０側からソース駆動回路３側に向かって順次小さくなる。したがって、スパイク状の電位変化の高さがｙ座標の情報となるのである。すなわち、上記スパイク状の電位変化を示す電圧信号が上記位置情報信号となるのである。そこで、上述したｘ座標検出の場合と同様にして、このスパイク状の電位変化をペン７の先端電極への誘導電圧として検知し、座標検出回路８によって、位置情報制御回路６からの位置情報制御信号に基づいて、上記ｙ検出期間にペン７からの電圧値のアナログ情報をＡ/Ｄ変換して得られたデジタル情報に基づいてｙ座標を得るのである。
【００６３】
ここで、図１３(c)に示すように、上記ｙ検出期間においては、上記ソース駆動回路３から信号配線１２への出力電圧は直流の方が良い。これは、ソース駆動回路３からの出力が直流の方が、信号配線１２に位置情報(スパイク状の電位変化)以外の信号によるノイズが乗り難いためである。したがって、表示パネル１の表示方式が、１水平ライン毎に印加極性を正・負に反転させる所謂１Ｈライン反転駆動の場合には、ソース駆動回路３は中間調の定電圧を出力するのである。
【００６４】
また、上記共通線２８に印加されるパルスの波形は、急峻であるほど信号配線１２のスパイク状の電位変化が大きくなり、座標検出回路８によって位置情報が検出し易くなる。実験では、図１４(c)に示すように共通線２８へのパルス波形の立ち上がり時間がパルス幅の１０％(２μs)を超える程度に鈍ると、図１４(b)に示すように信号配線１２のスパイク状の電位変化が非常に小さくなり、ｙ座標の位置情報が非常に得難くなった。尚、上述のような立ち上がりが急峻な波形のパルスは、例えば、パルス発生回路５(電源回路１０と共通線２８との間)において、アンプを用いることなくスイッチング素子をオン・オフすることによって発生させることができる。
【００６５】
ここで、上記座標検出回路８を、位置情報制御回路６からの位置情報制御信号に基づいて図７(b)に示す位置検出期間のみ動作させて、図７(c)に示すように、位置検出期間以外の期間は電源回路１０からの電源をオフにして休止するようにしている。こうして、消費電力の削減を図るのである。この座標検出回路８の電源をオフして消費電力を削減することは、本実施の形態のごとく位置検出期間が非常に短時間である場合に大きな効果が得られる。
【００６６】
上述のごとく、本実施の形態においては、上記液晶層２９を挟んで互いに対向するＴＦＴ基板２１と対向基板２２とで表示パネル１を構成する。そして、ＴＦＴ基板２１には、ＴＦＴ１７と走査線１４と基準配線１３と画素電極１５を形成する。一方、対向基板２２には、画素の列単位にストライプ状の信号配線１２をＩＴＯ層等で形成して対向電極としての機能を持たせている。また、ＴＦＴ基板２１上の表示領域１a外に走査線１４と平行に１本の共通線２８を形成し、対向基板２２に形成された各信号配線１２の一端と交差させている。こうして、信号配線１２と共通線２８と液晶層２９とで容量３０を形成している。一方、各信号配線１２の他端はソース駆動回路３に接続されている。
【００６７】
そして、上記表示パネル１上のペン７先のｘ座標を検出する場合には、１フレーム期間における非表示期間のｘ検出期間に、ソース駆動回路３から、ゲート駆動回路２側からの距離に比例(または反比例)した波高値のパルスで成る位置情報信号を、全信号配線１２に対して同時に印加する。その際に、ペン７の先端位置にある信号配線１２に印加されたパルスの波高値(つまりｘ座標)に応じてペン７の先端電極に誘起された誘導電圧(アナログ情報)を座標検出回路８によってＡ/Ｄ変換し、得られたデジタル情報に基づいてｘ座標を得る。
【００６８】
一方、上記非表示期間のｙ検出期間には、パルス発生回路５から、共通線２８に１つのパルスが入力される。そして、容量３０を介して全信号配線１２に略同時に発生するソース駆動回路３からの距離(ｙ座標)に比例した振幅のスパイク状の電位変化(位置情報信号)をペン７の先端電極で検出し、座標検出回路８によって、ｘ座標検出の場合と同様にして、Ａ/Ｄ変換して得られたデジタル情報に基づいてｙ座標を得るのである。
【００６９】
したがって、本実施の形態の場合には、上記ペン７の先端位置の検出に際しては、表示パネル１の走査線１４および信号配線１２に走査パルスを順次印加して走査する必要が無く、ペン７による入力位置を１フレームの非表示期間内に極短時間に検出できる。また、その際に、ペン７によって検出される信号は、ペン７の先端のｘ,ｙ座標に比例した電圧信号である。したがって、座標検出回路８では、ペン７からのアナログ信号をＡ/Ｄ変換して定数を掛けるだけの極簡単な処理でｘ,ｙ座標を得ることができ、より短時間に正確にペン７による入力位置を検出できるのである。
【００７０】
すなわち、本実施の形態によれば、図７(b)に示すように、位置検出期間長を非表示期間長よりも短時間に短縮することができ、１フレーム期間にペン入力位置の検出を複数回行うことが可能になる。したがって、特開平６‐３１４１６５号公報における１回の検出に比して、ペン入力位置を正確に検出することができるのである。
【００７１】
また、上記ｙ座標の検出に抵抗方式を用いている点においては、特開平８‐１４６３８１号公報に開示されたアクティブマトリクス型液晶ディスプレイ一体型タブレットと同じである。しかしながら、本実施の形態の場合には、位置情報信号の印加対象がストライプ状の信号配線１２であるため広がり抵抗は生じない。したがって、入力位置検出精度が低くなることもないのである。
【００７２】
さらに、本実施の形態においては、上記信号線１２を、対向基板２１側にＩＴＯ膜で透明に形成している。したがって、ＴＦＴ基板２１を前面に位置させた場合でも、前面から入射される外光等の光が信号配線１２によって反射されることは極少ない。したがって、外光が存在する個所におけるコントラストの低下による表示品位の低下を大幅に抑制することができる。さらに、反射型として用いる場合でも、反射板を画素電極１５と兼ねてＴＦＴ基板２１上に形成することが可能であるため何ら支障はない。
【００７３】
また、表示パネル１に対する表示期間と位置検出期間におけるｘ座標検出時とにおける信号の入力を通常の液晶パネル表示手段としてのゲート駆動回路２およびソース駆動回路３によって行い、ｙ座標検出時には各信号配線１２の一端と交差して容量３０を形成している共通線２８に、パルス発生回路５から１つのパルスを入力するだけの極簡単な構成にしている。したがって、信号配線１２への印加信号を制御するための複雑な周辺回路を必要とはせず、コストが上昇したりモジュール形態が変化したりすることはない。
【００７４】
尚、上記ｘ検出期間に上記ソース駆動回路３から各信号配線１２に一斉に印加するゲート駆動回路２側からの距離に比例(または反比例)する位置情報信号としては、上述した上記距離に比例(または反比例)する波高値のパルス信号の他に、上記距離に比例(または反比例)するディジタル値(またはそのグレーコードへの変換値)の各ビット値に応じた「Ｈ」,「Ｌ」の電圧レベルの組み合わせ信号を印加しても差し支えない。要は、ゲート駆動回路２側からの距離に比例(または反比例)する情報を含む電圧信号であれば良いのである。
【００７５】
また、上記信号配線１２と容量３０を形成する共通線２８は、表示パネル１の基準配線１３と電気的に接続していても差し支えない。そうすることによって、表示パネル１の基準配線１３に所定レベルの基準電圧を印加する基準配線駆動回路９をパルス発生回路５で代用することができる。したがって、基準配線駆動回路９は必要がなくなり、周辺回路をさらに簡素化することができる。尚、その場合における共通線２８へのパルスの印加に起因する基準配線１３の電圧変動は非表示期間に生ずるため、表示画像に影響を与えることはないのである。
【００７６】
ところで、本実施の形態における上記信号配線１２の他端と共通線２８との間に形成される容量３０は、液晶層２９を挟持することによって構成するようにしている。しかしながら、信号配線１２の他端と共通線２８とで形成する容量を、図１５に示すように構成することもできる。すなわち、信号配線１２の下方におけるＴＦＴ基板２１のゲート絶縁膜５４上に、信号配線１２と同じ幅を有して共通線２８と直交するストライプ状の上部電極５１を配設し、異方性導電膜５２中の導電粒子５３を介して対向基板２２上の信号配線１２に接続するのである。こうして、共通線２８と上部電極５１とゲート絶縁膜５４とで容量を構成するのである。
【００７７】
また、上記ｘ座標検出用の位置情報信号として上記グレーコードを用いる場合において、以下に述べるような方法を適用して、更に検出精度を向上させることもできる。すなわち、例えば、４ビットのグレーコードを用いる場合には、図１６に示すように、ビットによってｘ方向に同じ値が連続する個数が異なる。すなわち、４ビット目は「１」が８個連続するのに対して、３,２ビット目は「１」が４個連続し、１ビット目は「１」が２個しか連続しない。そして、この「１」が連続する数の分だけ隣接する信号配線１２に「Ｈ」レベルの電圧が印加されるので、ビットに応じて「Ｈ」レベルの電圧が印加されている信号配線１２の本数(面積)が変化することになる。
【００７８】
その結果、図１７(a)に示すように、信号配線１２に印加する「Ｈ」レベルの電圧の値が各ビット毎に同じである場合には、ペン７の先端電極に誘起される誘導電圧がビットに応じて変化するのである。その場合には、サンプリング値を「１」と「０」とに判別する閾値の設定が非常に難しく、ビット数が増加すると下位ビットの値を判定できなくなってしまう。そこで、図１７(b)に示すように、ｘ方向に「１」が連続する数に応じて、各ビット毎に信号配線１２に印加する「Ｈ」レベルの電圧の値を換えるのである。すなわち、「１」が連続する数が多いビット程「Ｈ」レベルの電圧値を低くするのである。こうすることによって、ペン７の先端電極に誘起される誘導電圧を揃えることができ、サンプリング値を「１」と「０」とに判別する閾値の設定が非常に簡単になる。その結果、ビット数が増加しても下位ビットの値を容易に判定することができ、更に検出精度を向上できるのである。
【００７９】
＜第２実施の形態＞
本実施の形態の入出力一体型タブレット装置における基本構成は、図１に示す上記第１実施の形態の入出力一体型タブレット装置と同じである。また、その基本動作も上記第１実施の形態の入出力一体型タブレット装置と同じである。そして、本入出力一体型タブレット装置は、上記位置検出期間におけるｙ座標検出に関する構成と方法とにおいて上記第１実施の形態とは異なるものである。
【００８０】
すなわち、図１８に示すように、本入出力一体型タブレット装置における信号配線３２は、ＴＦＴ基板上の表示領域３１a外に走査線と平行に形成された共通線３３と交差して容量は形成していない。その代わりに、各信号配線３２の一端と共通線３３とはトランジスタ３４によって接続されている。
【００８１】
図１９は、上記信号配線３２の一端部Ｂの拡大断面を示す。図１９に示すように、ＴＦＴ基板３５上に形成されたトランジスタ３４のドレイン電極３６は共通線３３に接続される一方、ソース電極３７は、接続配線３８及び異方性導電膜３９中の導電粒子４０を介して対向基板４１上の信号配線３２に接続されている。そして、トランジスタ３４のゲート電極４２には、位置情報制御回路(図１参照)からの位置情報制御信号が入力されるようになっている。そうすると、上記位置情報制御信号に基づいて、ｙ検出期間にトランジスタ３４はオンされて、信号配線３２は共通線３３に接続されるのである。
【００８２】
上記構成の入出力一体型タブレット装置は、次のように動作してペン先端のｙ座標検出を行うのである。すなわち、ｙ検出期間には、上述したように、上記位置情報制御回路からの位置情報制御信号に基づいて、信号配線３２におけるソース駆動回路４３側とは反対側と共通線３３とを接続させる。そして、ソース駆動回路４３からの信号配線３２への印加電圧を定電圧とし、パルス発生回路４４から矩形波を入力するのである。そうすると、図２０に示すように、信号配線３２の抵抗によって矩形波の電圧に減衰が起こる。そして、信号配線３２におけるトランジスタ３４側の端からの距離に比例して電圧値は小さくなり、ソース駆動回路４３側の端で最小電圧値となる。
【００８３】
そこで、上記第１実施の形態の場合と同様に、上記信号配線３２の電圧値を、信号配線３２と容量結合したペン(図１参照)の先端電極に発生する誘起電圧の電圧値で検出し、座標検出回路(図１参照)によってデジタル変換して上記ペンの先端のｙ座標を検出するのである。
【００８４】
尚、上述の場合には、上記ソース駆動回路４３からの信号配線３２への印加電圧を定電圧とする一方パルス発生回路４４から矩形波を入力しているが、パルス発生回路４４からの印加電圧を定電圧とする一方ソース駆動回路４３から矩形波を入力しても差し支えない。その場合には、信号配線３２と表示パネルの基準配線(図３参照)とを接続し、パルス発生回路４４および基準配線駆動回路(図１参照)の何れか一方を省略することができるのである。
【００８５】
＜第３実施の形態＞
ところで、上記各実施の形態においては、上記信号配線１２,３２に印加された位置情報信号に起因してペン７の先端電極に誘起された電圧信号(以下、誘導電圧信号と言う)の波高値に基づいてペン７の先端座標を求めている。したがって、上記各実施の形態においては、以下のような問題が生ずる。
【００８６】
すなわち、図２１に示すように、上記表示パネル１の表面やペン７の先端部等の位置検出部分において、例えばペン７の先端と表示パネル１表面との間での摩擦によって発生する静電気やノイズ等の何らかの要因で、上記誘導電圧信号の電圧が変動する場合がある。その場合には、図２２に示すように、上記誘導電圧信号の電圧変動によって、ペン７の先端軌跡と検出座標の軌跡とが異なることになる。
【００８７】
尚、上述のような上記誘導電圧信号の電圧変動は対向基板２２,４１とペン７の先端との間で生じる静電気が主なものであるから、この現象の対策として、ペン７の先端と表示パネル１の表面との素材や形状を吟味して、静電気が生じないような組み合わせを採用することも考えられる。しかしながら、ペン７の先端および表示パネル１の表面に用いられる素材や形状が限定されることになり、開発・生産に対する自由度が損われてしまう。
【００８８】
本実施の形態は、上記問題点を解決して、さらに精度よく入力座標を検出できる入出力一体型表示装置に関するものである。以下、図２３〜図２６に従って、本実施の形態における入出力一体型表示装置について説明する。尚、本実施の形態における入出力一体型表示装置の基本的構成は、上記第１実施の形態において図１に示す構成と同じであるから詳細な説明は省略する。
【００８９】
先ず、本入出力一体型表示装置において、対向基板の信号配線に印加された位置情報信号に誘起されて、ペンの先端電極に生ずる誘導電圧信号の各部分(各電圧波形領域)の呼び名を説明しておく。図２３において、曲線で表わされているのが誘導電圧信号６１である。この誘導電圧信号６１には、比較的一定の電圧値をとる電圧定常期間６２と、電圧定常期間６２の間にあって大きく電圧が変動する電圧変動期間６３とがあり、１回の電圧定常期間６２とそれに続く１回の電圧変動期間６３とで１回の検出期間が構成される。そして、電圧定常期間６２の電圧値を定常電圧値とし、電圧変動期間６３において最も大きな電圧値をピーク電圧値とし、そのピーク電圧値をとる時点をピーク位置とし、さらに上記ピーク電圧値と定常電圧値との差の値を振幅値と言うことにする。
【００９０】
上記第１および第２実施の形態においては、上記誘導電圧信号の基準電圧からの波高値によって、ペンの先端座標を検知するようにしている。ここで、図２５に示す誘導電圧信号６７〜６９のごとく、上記誘導電圧信号が何らかの要因によって電圧変動を受けた場合を考えてみる。この場合、本来の誘導電圧信号の電圧値に電圧変動分のある電圧値が乗るだけであるから、誘導電圧信号６７〜６９の振幅値には本来の誘導電圧信号の振幅値と差異はないものとする。
【００９１】
そして、上記第１および第２実施の形態においては、位置情報制御回路６(図１参照)から座標検出回路８(図１参照)への位置情報制御信号の一つである検出制御信号Ｐaは、誘導電圧信号６７〜６９に対して、検出周期内で上記ピーク位置における時点Ｐa1で１回だけ電圧検出(検出値は一つの誘導電圧信号に対して１値)を行うようなパルス信号である。したがって、上記振幅値を決定する際の基準電圧Ｖbaseは、誘導電圧信号６７〜６９に対して総て同じ電圧値である(通常、基準電圧Ｖbaseの電圧レベルはＧＮＤレベルに設定されることが多い)。そのために、誘導電圧信号６７〜６９の振幅値Ｅ'〜Ｇ'の値は大きく異なり、電圧変動が起った場合には各々の振幅値Ｅ'〜Ｇ'は大きく異なってしまうのである。
【００９２】
つまり、このように、一つの誘導電圧信号に対して１回の電圧検出を行うような座標検出方法の場合には、例えば、ペン７の先端が表示パネル１の表面に接触・移動してペン７の先端と表示パネル１の表面との間に摩擦による静電気が発生し、その静電気に起因して誘導電圧信号６１の電圧が変化した場合には、図２２に示すように、ペン７の先端の動きと検出座標の軌跡とにずれが生じてしまうのである。
【００９３】
そこで、本実施の形態においては、上記検出制御信号Ｐaを、図２４に示すように、誘導電圧信号６４〜６６に対して、検出周期内の電圧定常期間６２における時点Ｐa1と電圧変動期間６３における時点Ｐa2との夫々に１回の電圧検出(検出値は一つの誘導電圧信号に対して２値)を行うようなパルス信号に設定する。そして、電圧定常期間６２の時点Ｐa1では定常電圧値Ｖa,Ｖb,Ｖcを検出し、電圧変動期間６３の時点Ｐa2では上記ピーク電圧値を検出し、検出された上記ピーク電圧値と定常電圧値Ｖa,Ｖb,Ｖcの差を求めることによって振幅値を決定するのである。
【００９４】
その場合、上述したように、上記誘導電圧信号６４〜６６は、本来の誘導電圧信号に電圧変動分の電圧値が乗ったものであるから、誘導電圧信号６４〜６６におけるピーク電圧値および定常電圧値Ｖa,Ｖb,Ｖcは、本来のピーク電圧値および定常電圧値に電圧変動分の電圧値が乗ったものであり、誘導電圧信号６４〜６６の振幅値は本来の誘導電圧信号の振幅値と殆ど差異はないことになる。したがって、各誘導電圧信号６４〜６６に対応する定常電圧値Ｖa,Ｖb,Ｖcを基準電圧として振幅値Ｅ〜Ｇを求めることによって、電圧変動が起った場合であっても、夫々の電圧変動下において振幅値Ｅ〜Ｇを正確に同じ値として読み取ることができるのである。
【００９５】
その結果、本実施の形態によれば、例えば、ペン７の先端部と表示パネル１の表面との摩擦による静電気に起因して誘導電圧信号６１の電圧が変動した場合であっても、図２６に示すように、ペン７の先端の動きと検出座標の軌跡とにずれは生じないのである。
【００９６】
尚、図２４においては、上記電圧定常期間６２は電圧変動期間６３の前の電圧定常期間に設定しているが、電圧変動期間６３の後の電圧定常期間に設定しても差し支えない。
【００９７】
＜第４実施の形態＞
ところで、上記誘導電圧信号において最も安定した振幅値が得られる位置は上記ピーク位置である。例えば、図２７に示すように、誘導電圧信号７１に何らかの要因で歪が生じた場合には、検出位置「Ｔ1」のごとく波形の立ち上り部で電圧検出を行った場合には、ノイズや電圧変動による波形の歪みに対してＶ1,Ｖ2のごとく大きく検出値が変動してしまう。これに対して、検出位置「Ｔ2」のごとく上記ピーク位置で電圧検出を行った場合には、波形の歪みに対して大きく検出値が変動するようなことはない。つまり、常に安定してピーク電圧値を検出することができ、波形の歪みに対して強い検出方法を提供できるのである。
【００９８】
ところが、種々検討した結果、上記誘導電圧信号のピーク位置はその振幅値に応じて変動するということが判明した。すなわち、例えば図２８に示すように、誘導電圧信号７２〜７４のごとく振幅が変化するに従って、そのピーク位置が矢印で指示するように変動するのである。このように、ピーク位置が変動する場合には、検出周期内で１回の電圧検出を行うような検出制御信号Ｐaでは、常に安定してピーク電圧値を検出することはできない。つまり、このような検出方法の場合は、例えば、何らかの原因で誘導電圧信号に歪みが生じた場合には、検出値が大きく変動してしまい、図２９に示すように、ペン７の先端軌道と検出座標の軌跡とにずれが生じてしまう。
【００９９】
そこで、本実施の形態においては、上記検出制御信号Ｐaを、図３０に示すように、検出周期内で、一つの誘導電圧信号(例えば誘導電圧信号７６)における電圧変動期間のピーク位置付近で複数回(図３０では時点Ｐa1〜Ｐa3の３回)の電圧検出(検出値は一つの誘導電圧信号に対して複数値)を行うようなパルス信号に設定する。そして、一つの誘導電圧信号７６におけるピーク位置近傍において複数回電圧検出を行って、複数の検出値の中における最大値をピーク電圧値として認識するのである。
【０１００】
こうすることによって、上記誘導電圧信号の振幅変化に伴ってピーク位置が変動した場合であっても、ピーク位置近傍において複数回の電圧検出が行われるので、常に安定して上記ピーク電圧値を検出することができる。したがって、図２６に示すように、ペン７の先端の動きと検出座標の軌跡とにずれは生じないのである。その際に、電圧検出回数を増やし、検出周期を高くすることによって、より精度よくピーク電圧値を検出することが可能になる。
【０１０１】
尚、本実施の形態においては、上述のごとく複数の検出値の中における最大値をピーク電圧値として認識したが、ピーク位置の変動が小さい場合やピークがブロードな場合等には、最大値ではなく検出値の平均値をピーク電圧値として認識することも可能である。
【０１０２】
＜第５実施の形態＞
本実施の形態は、上記第３実施の形態と第４実施の形態とを組み合わせたものである。すなわち、本実施の形態においては、検出制御信号Ｐaを、図３１に示すように、誘導電圧信号７８に対して、検出周期内の電圧定常期間７９における時点Ｐa1と電圧変動期間８０におけるピーク位置近傍での時点Ｐa2〜時点Ｐa4の複数回(３回)との電圧検出(検出値は一つの誘導電圧信号に対して複数値)を行うようなパルス信号に設定する。そして、電圧定常期間７９の時点Ｐa1では上記定常電圧値を検出し、電圧変動期間８０の時点Ｐa2〜時点Ｐa4では上記ピーク電圧値を複数回検出し、検出された上記ピーク電圧値の最大値(上記第１検出値に相当)と定常電圧値との差を求めることによって振幅値を決定するのである。
【０１０３】
したがって、本実施の形態によれば、例えば、ペン７の先端部と表示パネル１の表面との摩擦による静電気に起因して誘導電圧信号７８の電圧が変動した場合であっても、常に安定して誘導電圧信号７８の振幅値を検出することができる。さらに、誘導電圧信号７８の振幅変化に伴ってピーク位置が変動した場合であっても、常に安定してピーク電圧値を検出することができる。そのために、図２６に示すように、ペン７の先端の動きと検出座標の軌跡とにずれは生じないのである。
【０１０４】
その際に、上記電圧検出回数を増やし、検出周期を高くすることによって、より精度よくピーク電圧値を検出することが可能になる。また、電圧定常期間７９は電圧変動期間８０の後に設定しても差し支えない。
【０１０５】
＜第６実施の形態＞
本実施の形態は、上記第５実施の形態における検出周期内の電圧定常期間７９での電圧検出回数を、電圧変動期間８０におけるピーク位置近傍での電圧検出回数と同じ複数回に設定したものである。すなわち、本実施の形態においては、検出制御信号Ｐaを、図３２に示すように、誘導電圧信号８１に対して、検出周期内の電圧定常期間８２における時点Ｐa1〜時点Ｐa3の複数回(３回)と、電圧変動期間８３におけるピーク位置近傍での時点Ｐa4〜時点Ｐa6の複数回(３回)とに電圧検出(検出値は一つの誘導電圧信号に対して複数値)を行うようなパルス信号に設定する。そして、電圧定常期間８２の時点Ｐa1〜時点Ｐa3では上記定常電圧値を複数回検出し、電圧変動期間８０の時点Ｐa4〜時点Ｐa6では上記ピーク電圧値を複数回検出し、検出された上記ピーク電圧値の最大値(上記第１検出値に相当)と定常電圧値との差を求めることによって振幅値を決定するのである。その場合に、上記定常電圧値として、上記複数回検出された定常電圧値の平均値(上記第２検出値に相当)を用いるのが最も精度よく振幅値を決定することができる。
【０１０６】
本実施の形態によれば、例えば、ペン７の先端部と表示パネル１の表面との摩擦による静電気に起因して誘導電圧信号８１の電圧が変動した場合であっても、常に安定して誘導電圧信号８１の振幅値を検出することができる。さらに、誘導電圧信号８１の振幅変化に伴ってピーク位置が変動した場合であっても、常に安定してピーク電圧値を検出することができる。そのため、図２６に示すように、ペン７の先端の動きと検出座標の軌跡とにずれは生じないのである。
【０１０７】
その際に、上記電圧検出回数を増やし、検出周期を高くすることによって、より精度よくピーク電圧値を検出することが可能になる。また、電圧定常期間８２は電圧変動期間８３の後に設定しても差し支えない。
【０１０８】
尚、上記各実施の形態においては、上記ペン７の先端には、各信号配線１２,３２と容量結合した先端電極を設けて、信号配線１２,３２の電圧に応じた誘起電圧を得るようにしている。しかしながら、信号配線１２,３２電圧検出方法はこれに限定されるものではなく、誘導結合した先端電極を有するペンによって電流変動として検出しても差し支えない。
【０１０９】
また、上記各実施の形態においては、上記位置検出期間をｘ検出期間とｙ検出期間とに時分割し、ｘ検出期間にはｘ座標検出用の位置情報信号を印加し、ｙ検出期間にはｙ座標検出用の位置情報信号を印加するようにしている。しかしながら、この発明はこれに限定されるものではなく、ｘ座標情報とｙ座標情報とを有する位置情報信号を１回だけ印加してｘ座標とｙ座標とを同時に検出するようにしても構わない。例えば、上記ｘ座標情報としては複数ビットのディジタル値を用い、ｙ座標情報としては上記ディジタル値を表わすパルス信号の減衰波高値を用いることができる。
【０１１０】
また、上記各実施の形態においては、この発明を、上記ＴＦＴ基板２１,３５上に基準配線１３と走査線１４と画素電極１５とＴＦＴ１７を形成する一方、対向基板２２,４１上に信号配線１２,３２を形成する所謂対向ソース構造の入出力一体型表示装置に適用している。しかしながら、この発明はこれに限定されるものではない。例えば、位置検出期間において、表示パネルの行線および列線を走査することなくペンによる入力位置を１フレームの非表示期間内に極短時間に検出ことを目的とするのであれば、上述した特開平６‐３１４１６５号公報のごとくＴＦＴ基板上に走査線,信号線,画素電極およびＴＦＴを形成する一方、対向基板上に対向電極を形成する表示一体型タブレット装置にも適用可能である。さらには、ガラス基板上に平行に形成された複数のセグメント電極とガラス基板上に平行に形成された複数のコモン電極とを直交させると共に両基板間に液晶を挟持し、上記両電極の交差領域で成る画素に両電極間の電圧に応じて画像を表示する所謂デューティタイプの表示一体型タブレット装置にも適用可能である。
【０１１１】
【発明の効果】
以上より明らかなように、第１の発明の入出力一体型表示装置は、非表示期間には、位置情報制御手段によって総ての信号配線に同時に位置情報信号を入力し、位置情報信号検知手段によって先端部の近傍に位置する信号配線に入力された位置情報信号を検知し、この検知された位置情報信号に基づいて位置検出手段によって上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出するので、上記液晶表示パネルの走査線および信号配線を走査することなく、１フレームの非表示期間内に極単時間で上記位置検出を行うことができる。
【０１１２】
さらに、上記信号配線をＩＴＯ膜等で第２絶縁基板上に形成すれば、上記第１絶縁基板を表側(上側)にした場合に、前面から入射される外光等の光が上記信号配線で反射されるのを極少なくでき、外光が存在する個所におけるコントラストの低下による表示品位の低下を抑制することができる。
【０１１３】
さらに、上記液晶表示パネルに画像を表示する表示制御手段に、上記複数の信号配線に同時に位置情報信号を入力する位置情報制御手段を加えるだけでよく、周辺回路の変更を少なく抑えることができる。したがって、入力位置検出機能を付加したことによるコスト上昇も最小限に抑えることができるのである。
【０１１４】
さらに、上記第１絶縁基板上に上記行方向に延在して上記第２絶縁基板上の複数の信号配線の一端部の夫々と容量結合した共通線を備え、上記共通線に印加されたパルスに起因して各信号配線に生じて上記共通線側からの距離に応じて減衰する振幅を有する電圧信号を、上記液晶表示パネル上における列方向の位置を表わす第２位置情報信号とするので、上記位置検出手段は、上記位置情報信号検知手段によって検知された位置情報信号に基づく振幅の値に係数を掛けるだけの簡単な処理で、上記液晶表示パネル上における行方向の位置を得ることができる。
【０１１５】
さらに、上記信号配線はストライプ状に形成されているため広がり抵抗は生じない。したがって、上記液晶表示パネル上における列方向の位置を正確に求めることができる。
【０１１６】
また、１実施例の入出力一体型表示装置は、上記共通線を上記基準配線と電気的に接続したので、上記表示期間に上記基準配線を所定レベルの電圧に保つ手段と上記非表示期間に上記共通線にパルスを印加する手段とを兼用することができる。したがって、上記位置情報制御手段の構成を簡単にできる。
【０１１７】
また、１実施例の入出力一体型表示装置は、上記位置情報制御手段を、列方向の位置検出時に上記共通線にパルスを印加する際に、上記複数の信号配線の他端には中間調表示電圧を印加するようにしたので、所謂１Ｈライン反転駆動の場合でも、上記信号配線の基準電圧を定電圧に保つことができる。したがって、上記第２位置情報信号に、位置情報(上記電位の変化)以外の信号によるノイズが乗ることを防止できる。
【０１１８】
また、１実施例の入出力一体型表示装置は、上記位置情報制御手段によって、電源と上記共通線との間に設けられたスイッチング手段を断続して上記共通線に印加するパルスを発生させるので、立ち上がりが急峻なパルスを印加することができる。したがって、上記パルスに起因して各信号配線に生ずる電位の変化をより大きくでき、精度良く列方向の位置を検出できる。
【０１１９】
また、第２の発明の入出力一体型表示装置は、上記第１絶縁基板上に上記行方向に延在して上記第２絶縁基板上の複数の信号配線の一端部の夫々とスイッチング手段を介して接続された共通線を備えて、上記スイッチング手段がオンされて上記共通線に印加されたパルスに起因して各信号配線に生じ、上記共通線側からの距離に応じて減衰する振幅を有するパルス信号を、上記液晶表示パネル上における列方向の位置を表わす第２位置情報信号とするので、上記位置検出手段は、上記位置情報信号検知手段によって検知された位置情報信号に基づく振幅の値に係数を掛けるだけの簡単な処理で、上記液晶表示パネル上における列方向の位置を得ることができる。
【０１２０】
さらに、上記信号配線はストライプ状に形成されているため広がり抵抗は生じない。したがって、上記液晶表示パネル上における列方向の位置を正確に求めることができる。
【０１２１】
また、第３の発明の入出力一体型表示装置は、上記第１絶縁基板上に上記行方向に延在して上記第２絶縁基板上の複数の信号配線の一端部の夫々とスイッチング手段を介して接続された共通線を備えて、上記スイッチング手段がオンされて上記複数の信号配線の他端に印加され、上記他端側からの距離に応じて減衰する振幅を有するパルス信号を、上記第２位置情報信号とするので、上記位置検出手段は、上記位置情報信号検知手段によって検知された位置情報信号に基づく振幅の値に係数を掛けるだけの簡単な処理で、上記液晶表示パネル上における列方向の位置を得ることができる。
【０１２２】
さらに、上記信号配線はストライプ状に形成されているため広がり抵抗は生じない。したがって、上記液晶表示パネル上における列方向の位置を正確に求めることができる。
【０１２３】
また、１実施例の入出力一体型表示装置は、上記位置情報信号検知手段に、先端部の近傍に位置する上記信号配線と容量結合する導体を設けたので、上記第１位置情報信号および第２位置情報信号が有する上記液晶表示パネル上における位置に応じた電圧情報を、上記位置情報信号検知手段によって電圧の変動として検知することができる。
【０１２４】
また、１実施例の入出力一体型表示装置は、上記位置情報信号検知手段に、先端部の近傍に位置する上記信号配線と誘導結合する導体を設けたので、上記第１位置情報信号および第２位置情報信号が有する上記液晶表示パネル上における位置に応じた電圧情報を、上記位置情報信号検知手段によって電流の変動として検知することができる。
【０１２５】
また、１実施例の発明の入出力一体型表示装置は、上記位置情報信号検知手段の先端位置を検出する期間以外は、上記位置検出手段に対する電源の供給を停止するので、消費電力の低減を図ることができる。
【図面の簡単な説明】
【図１】 この発明の入出力一体型タブレット装置におけるブロック図である。
【図２】 図１における表示パネルの等価回路図である。
【図３】 表示パネルにおける１画素分の平面図である。
【図４】 表示パネルにおける２画素分の斜視図である。
【図５】 表示パネルにおける入力位置検出系の説明図である。
【図６】 図５における領域Ａの拡大断面図である。
【図７】 １フレーム期間のうちの表示期間,非表示期間,ｘ検出期間,ｙ検出期間および休止期間の説明図である。
【図８】 ゲート駆動回路側から各信号配線までの距離と位置情報信号の波高値との関係を示す図である。
【図９】 図８に「ａ」で示す距離と波高値との関係の場合に信号配線に印加されるパルスの波高値の一例を示す図である。
【図１０】 ゲート駆動回路側から各信号配線までの距離と位置情報信号のディジタル値との関係を示す図である。
【図１１】 図１における座標検出回路によるデジタル情報の再現方法の説明図である。
【図１２】 グレーコードの説明図である。
【図１３】 図５に示す入力位置検出系によるｙ座標検出の原理と信号配線に発生する電位変化の説明図である。
【図１４】 共通線への入力パルスの立ち上がり時間の鈍りが信号配線の電位変化に及ぼす影響の説明図である。
【図１５】 図６とは異なる信号配線と共通線とで形成する容量の断面図である。
【図１６】 グレーコードの場合にｘ方向に同じ値が連続する個数がビット毎に異なることの説明図である。
【図１７】 各ビット毎に信号配線に印加する電圧とペンの先端電極に誘起される誘導電圧との関係を示す図である。
【図１８】 図５とは異なる表示パネルにおける入力位置検出系の説明図である。
【図１９】 図１８における領域Ｂの拡大断面図である。
【図２０】 図１８に示す入力位置検出系によるｙ座標検出の原理と信号配線に発生する電位変化の説明図である。
【図２１】 ペン先端と表示パネル表面との摩擦による静電気等に起因する誘導電圧信号の電圧変動の説明図である。
【図２２】 誘導電圧信号の電圧変動に起因するペンの先端軌跡と検出座標の軌跡とのずれを示す図である。
【図２３】 誘導電圧信号波形の各部の説明図である。
【図２４】 誘導電圧信号に電圧変動が生じても正しく振幅値を求めることができる座標検出方法の説明図である。
【図２５】 誘導電圧信号に電圧変動が生じた場合の振幅値変動の説明図である。
【図２６】 図２４に示す座標検出方法によるペンの先端軌跡および検出座標の軌跡を示す図である。
【図２７】 誘導電圧信号に歪が生じた場合に生ずる検出値変動の説明図である。
【図２８】 誘導電圧信号の振幅変化に伴って生ずるピーク位置変動の説明図である。
【図２９】 誘導電圧信号のピーク位置変動に起因するペンの先端軌跡と検出座標の軌跡とのずれを示す図である。
【図３０】 誘導電圧信号にピーク位置変動が生じても正しく振幅値を求めることができる座標検出方法の説明図である。
【図３１】 図２４および図３０とは異なる座標検出方法の説明図である。
【図３２】 図２４,図３０および図３１とは異なる座標検出方法の説明図である。
【符号の説明】
１…表示パネル、
１a,３１a…表示領域、
２…ゲート駆動回路、
３,４３…ソース駆動回路、
４…表示制御回路、
５,４４…パルス発生回路、
６…位置情報制御回路、
７…ペン、
８…座標検出回路、
９…基準配線駆動回路、
１１…液晶容量、
１２,３２…信号配線、
１３…基準配線、
１４…走査線、
１５…画素電極、
１７…ＴＦＴ、
２１,３５…ＴＦＴ基板、
２２,４１…対向基板、
２８,３３…共通線、
２９…液晶層、
３０…容量、
３４…トランジスタ、
３９,５２…異方性導電膜、
５１…上部電極、
５４…ゲート絶縁膜、
６１,６４〜６９,７１〜７８,８１…誘導電圧信号、
６２,７９,８２…電圧定常期間、
６３,８０,８３…電圧変動期間。
【発明の属する技術分野】
この発明は、入力された位置情報をペンによって検出して入力位置を求め、この求められた位置に位置画像を出力できる入出力一体型表示装置に関する。
【０００２】
【従来の技術】
従来より、上述のような入出力一体型表示装置として、透明タブレットと液晶ディスプレイとを一体に構成したタブレット一体型液晶ディスプレイが広く用いられている。このタブレット一体型液晶ディスプレイには様々なタイプがあり、タブレットに抵抗方式を用いたものが最も広く用いられている。
【０００３】
上記従来のタブレット一体型液晶ディスプレイとして、液晶ディスプレイの前面にこの液晶ディスプレイとは独立して設けられた透明タブレットを貼り合せて形成されているものがある。この構造の場合には、透明タブレットが液晶ディスプレイの前面に独立して設けられているため、透明タブレットの存在によって、る液晶ディスプレイからの光の透過率低下やペンによる入力位置と表示位置との視差の増大、コストの増加、モジュール厚およびモジュール面積の増大等の問題を抱えている。
【０００４】
そこで、液晶ディスプレイ自身に入力位置検出機能を持たせて、表示パネルそのもの単独で入出力一体型表示装置を構成するものが提案されている。例えば、特開平６‐３１４１６５号公報には、行電極,列電極,ＴＦＴ(薄膜トランジスタ)および画素電極が形成されたＴＦＴ基板と対向電極が形成された対向基板とを液晶層を挟んで積層し、表示期間に行電極に行電極走査パルスを順次入力して走査し、非表示期間には列電極に列行電極走査パルスを順次入力して走査し、この走査に起因して検出ペンの先端電極に誘起された電圧に基づいて入力位置を検出して位置表示する表示一体型タブレット装置が開示されている。尚、この表示一体型タブレット装置の場合では、上記ＴＦＴ基板を前面に位置させる一方、対向基板を裏面に位置させて、上記対向基板の背後からバックライトで照射することによって、上記バックライトからの高周波ノイズを対向電極で遮断して検出ペンに誘起される誘導電圧にノイズが重畳されるのを防止している。
【０００５】
また、特開平８‐１４６３８１号公報には、アクティブマトリクス型液晶ディスプレイ一体型タブレットが開示されている。この公報においては、アクティブマトリクス型液晶ディスプレイ(ＴＦＴ‐ＬＣＤ)の対向電極の四辺に棒状の金属電極を配置し、上記液晶ディスプレイへの書き込み動作期間には、各金属電極から対向電極に直流電圧を供給して上記対向電極を同電位とする。一方、タブレット動作期間には、縦方向検出期間と横方向検出期間とに時分割し、縦方向検出期間には、対向電極の縦方向両端に位置する２本の金属電極の一方に交流信号を印加し、他方に０Ｖを印加する。そして、ペンの位置の電位を検出してペンの縦方向の位置を求める。同様にして、横方向検出期間にはペンの横方向の位置を求めるようにしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の入出力一体型表示装置には、以下のような問題がある。すなわち、特開平６‐３１４１６５号公報に開示された表示一体型タブレット装置の場合には、入力位置検出時には行電極および列電極を共に走査する必要があるために入力位置検出に時間が掛り、然も行電極走査は表示期間に行うため１フレーム期間に２回以上の入力位置検出は不可能である。また、上記走査に起因して検出ペンに誘起された誘導電圧の時系列を整形解析して検出ペンの位置を求める必要があり、検出ペン位置の検出の精度が悪い。また、上記走査を行うために回路構成が複雑になるという問題がある。
【０００７】
さらに、上記ＴＦＴ基板上に形成されている行電極および列電極によって、前面から入射される外光等の光が反射される。したがって、外光が存在する個所におけるコントラストが低下すると言う問題もある。また、上記構成の表示一体型タブレット装置を反射型として用いる場合には、通常は画素電極を兼ねてＴＦＴ基板に形成される反射板をカラーフィルタが形成されている対向基板側に設ける必要があるため、反射面積を大きく取ることができないという問題がある。
【０００８】
一方、特開平８‐１４６３８１号公報に開示されたアクティブマトリクス型液晶ディスプレイ一体型タブレットの場合には、対向電極の四辺に金属電極を配置し、上記金属電極への印加電圧を上記書き込み動作期間とタブレット動作期間とで異なるようにし、然も上記タブレット動作期間はさらに縦方向検出期間と横方向検出期間とに時分割して、電圧の印加方向を変える必要がある。そのために、上記対向電極への電圧印加を制御する周辺回路の実装形態が複雑になり、コストが上昇すると共にモジュール形態が変化する可能性があるという問題がある。さらに、上記対向電極には広がり抵抗が存在する。したがって、その広がり抵抗のために、入力位置検出精度が低くなってしまうという問題もある。
【０００９】
そこで、この発明の目的は、電極走査に因らずに、表示品位を落すことなく、モジュールの外形や厚みを変えることなく、周辺回路の少ない変更によって入力位置を精度良く検出可能な入出力一体型表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、第１の発明の入出力一体型表示装置は、
マトリクス状に配置された画素電極と、マトリクス状に配置されて上記画素電極に接続されたスイッチング素子と、行方向に配列された各スイッチング素子の制御端子に共通に接続された複数の走査線と、行方向に配列された各画素電極に各スイッチング素子を介して共通に接続された複数の基準配線が形成された第１絶縁基板と、列行方向に配列された各画素電極に共通に対向したストライプ状の複数の信号配線が形成された第２絶縁基板と、上記第１絶縁基板と第２絶縁基板との間に挟持された液晶層を有する液晶表示パネルと、
表示期間に、上記複数の走査線に走査信号を入力して行単位で上記スイッチング素子をオンして上記画素電極を基準配線に接続する一方、上記複数の信号配線に表示データに従って電圧を入力して上記基準配線に接続された画素電極と上記信号配線との間に上記表示データに応じた表示電圧を印加する表示制御手段と、
非表示期間に、上記複数の信号配線に上記液晶表示パネル上の位置を表わす位置情報信号を同時に入力する位置情報制御手段と、
先端部の近傍に位置する上記信号配線に入力された位置情報信号を検知する位置情報信号検知手段と、
上記位置情報信号検知手段によって検知された位置情報信号に基づいて、上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出する位置検出手段
を備えた入出力一体型表示装置において、
上記第１絶縁基板上に上記行方向に延在して形成されると共に、上記第２絶縁基板上に形成された上記複数の信号配線の一端部の夫々と容量結合している共通線を備えると共に、
上記位置情報信号は、上記液晶表示パネル上における行方向の位置を表わす第１位置情報信号と列方向の位置を表わす第２位置情報信号から成り、
上記第２位置情報信号は、上記共通線に印加されたパルスに起因して各信号配線に生ずると共に、上記共通線側から順次減衰した振幅を有する
ことを特徴としている。
【００１１】
上記構成によれば、非表示期間には、位置情報制御手段によって総ての信号配線に同時に入力された位置情報信号に基づいて、位置情報信号検知手段および位置検出手段によって液晶表示パネル上における上記位置情報信号検知手段による入力位置が検出される。したがって、上記液晶表示パネルの走査線および信号配線を走査することなく、１フレームの非表示期間内に極単時間で上記入力位置が検出される。
【００１２】
さらに、上記第２絶縁基板上に形成される信号配線をＩＴＯ(錫添加酸化インジウム)膜等で透明に形成すれば、上記第１絶縁基板を表側(上側)にしてもバックライトからの放射光が上記信号配線で反射されることは極少なく、透過率の低下による表示品位の低下が抑制される。
【００１３】
さらに、上記液晶表示パネルに画像を表示する表示制御手段に、上記複数の信号配線に同時に位置情報信号を入力する位置情報制御手段を加えるだけの少ない変更によって上記入力位置の検出が可能になる。
【００１４】
さらに、第２位置情報信号は、上記液晶表示パネル上における列方向の位置に応じた振幅を有しており、上記位置情報信号検知手段によって検知された第２位置情報信号も上記列方向の位置に応じた振幅の情報を有している。したがって、上記位置検出手段は、上記検知された位置情報信号に基づく上記振幅の値に係数を掛けるだけの簡単な処理で上記液晶表示パネル上における列方向の位置が得られる。
【００１５】
さらに、上記信号配線はストライプ状に形成されているため広がり抵抗は生じない。したがって、上記信号配線に生ずる第２位置情報信号は、正確に上記液晶表示パネル上における列方向の位置に応じた振幅を有している。
【００１６】
また、１実施例の入出力一体型表示装置では、
上記共通線は、上記基準配線と電気的に接続されている。
【００１７】
この実施例によれば、上記共通線と基準配線とは電気的に接続されている。そのため、上記表示期間に上記基準配線を所定レベルの電圧に保つ手段と上記非表示期間に上記共通線にパルスを印加する手段とを、兼用することができる。したがって、上記位置情報制御手段の構成を簡単にできる。
【００１８】
また、１実施例の入出力一体型表示装置では、
上記位置情報制御手段は、上記共通線にパルスを印加する際に、上記複数の信号配線の他端には中間調表示電圧を印加するようになっている。
【００１９】
この実施例によれば、１水平ライン毎に印加極性を正・負に反転させる所謂１Ｈライン反転駆動の場合でも、列方向の位置検出時に、上記信号配線の基準電圧が定電圧に保たれる。したがって、上記第２位置情報信号には位置情報(上記電位の変化)以外の信号によるノイズが乗り難くなる。
【００２０】
また、１実施例の入出力一体型表示装置では、
上記位置情報制御手段は、上記共通線に印加するパルスを、電源と上記共通線との間に設けられたスイッチング手段を断続することによって発生させるようになっている。
【００２１】
この実施例によれば、上記共通線には、電源と上記共通線との間に設けられたスイッチング手段を断続することによって発生された立ち上がりが急峻なパルスが印加される。したがって、上記パルスに起因して各信号配線に生ずる電位の変化がより大きくなる。
【００２２】
また、第２の発明の入出力一体型表示装置は、
マトリクス状に配置された画素電極と、マトリクス状に配置されて上記画素電極に接続されたスイッチング素子と、行方向に配列された各スイッチング素子の制御端子に共通に接続された複数の走査線と、行方向に配列された各画素電極に各スイッチング素子を介して共通に接続された複数の基準配線が形成された第１絶縁基板と、列行方向に配列された各画素電極に共通に対向したストライプ状の複数の信号配線が形成された第２絶縁基板と、上記第１絶縁基板と第２絶縁基板との間に挟持された液晶層を有する液晶表示パネルと、
表示期間に、上記複数の走査線に走査信号を入力して行単位で上記スイッチング素子をオンして上記画素電極を基準配線に接続する一方、上記複数の信号配線に表示データに従って電圧を入力して上記基準配線に接続された画素電極と上記信号配線との間に上記表示データに応じた表示電圧を印加する表示制御手段と、
非表示期間に、上記複数の信号配線に上記液晶表示パネル上の位置を表わす位置情報信号を同時に入力する位置情報制御手段と、
先端部の近傍に位置する上記信号配線に入力された位置情報信号を検知する位置情報信号検知手段と、
上記位置情報信号検知手段によって検知された位置情報信号に基づいて、上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出する位置検出手段
を備えた入出力一体型表示装置において、
上記第１絶縁基板上に上記行方向に延在して形成されると共に、上記第２絶縁基板上に形成された上記複数の信号配線の一端部の夫々とスイッチング手段を介して接続された共通線を備えると共に、
上記位置情報信号は、上記液晶表示パネル上における行方向の位置を表わす第１位置情報信号と列方向の位置を表わす第２位置情報信号から成り、
上記第２位置情報信号は、上記位置情報制御手段によって上記スイッチング手段がオンされた後上記共通線に印加されたパルスに起因して各信号配線に生ずると共に、上記共通線側から順次減衰した振幅を有するパルス信号である
ことを特徴としている。
【００２３】
また、第３の発明の入出力一体型表示装置は、
マトリクス状に配置された画素電極と、マトリクス状に配置されて上記画素電極に接続されたスイッチング素子と、行方向に配列された各スイッチング素子の制御端子に共通に接続された複数の走査線と、行方向に配列された各画素電極に各スイッチング素子を介して共通に接続された複数の基準配線が形成された第１絶縁基板と、列行方向に配列された各画素電極に共通に対向したストライプ状の複数の信号配線が形成された第２絶縁基板と、上記第１絶縁基板と第２絶縁基板との間に挟持された液晶層を有する液晶表示パネルと、
表示期間に、上記複数の走査線に走査信号を入力して行単位で上記スイッチング素子をオンして上記画素電極を基準配線に接続する一方、上記複数の信号配線に表示データに従って電圧を入力して上記基準配線に接続された画素電極と上記信号配線との間に上記表示 データに応じた表示電圧を印加する表示制御手段と、
非表示期間に、上記複数の信号配線に上記液晶表示パネル上の位置を表わす位置情報信号を同時に入力する位置情報制御手段と、
先端部の近傍に位置する上記信号配線に入力された位置情報信号を検知する位置情報信号検知手段と、
上記位置情報信号検知手段によって検知された位置情報信号に基づいて、上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出する位置検出手段
を備えた入出力一体型表示装置において、
上記第１絶縁基板上に上記行方向に延在して形成されると共に、上記第２絶縁基板上に形成された上記複数の信号配線の一端部の夫々とスイッチング手段を介して接続された共通線を備えると共に、
上記位置情報信号は、上記液晶表示パネル上における行方向の位置を表わす第１位置情報信号と列方向の位置を表わす第２位置情報信号から成り、
上記第２位置情報信号は、上記位置情報制御手段によって上記スイッチング手段がオンされた後上記複数の信号配線の他端に印加されると共に、上記他端側から順次減衰した振幅を有するパルス信号である
ことを特徴としている。
【００２４】
上記第２および第３の２つの発明の構成によれば、第２位置情報信号は、上記液晶表示パネル上における列方向の位置に応じた振幅を有しており、上記位置情報信号検知手段によって検知された第２位置情報信号も上記列方向の位置に応じた振幅の情報を有している。したがって、上記位置検出手段は、上記検知された位置情報信号に基づく振幅の値に係数を掛けるだけの簡単な処理で上記液晶表示パネル上における列方向の位置が得られる。
【００２５】
さらに、上記信号配線はストライプ状に形成されているため広がり抵抗は生じない。したがって、上記信号配線に生ずる第２位置情報信号は、正確に上記液晶表示パネル上における列方向の位置に応じた振幅を有している。
【００２６】
また、１実施例の入出力一体型表示装置では、
上記位置情報信号検知手段は、先端部の近傍に位置する上記信号配線と容量結合する導体を備えている。
【００２７】
この実施例によれば、上記位置情報信号検知手段は上記信号配線と容量結合している。したがって、上記第１位置情報信号および第２位置情報信号が有する上記液晶表示パネル上における位置に応じた電圧情報が、上記位置情報信号検知手段によって電圧の変動として検知される。
【００２８】
また、１実施例の入出力一体型表示装置では、
上記位置情報信号検知手段は、先端部の近傍に位置する上記信号配線と誘導結合する導体を備えている。
【００２９】
この実施例によれば、上記位置情報信号検知手段は上記信号配線と誘導結合している。したがって、上記第１位置情報信号および第２位置情報信号が有する上記液晶表示パネル上における位置に応じた電圧情報が、上記位置情報信号検知手段によって電流の変動として検知される。
【００３０】
また、１実施例の入出力一体型表示装置では、
上記位置情報信号検知手段の先端位置を検出する期間以外は、上記位置検出手段に対する電源の供給を停止するようになっている。
【００３１】
この実施例によれば、上記位置検出時以外は、上記位置検出手段の電源が落されて、電力消費量の低減が図られる。
【００３２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００３３】
＜第１実施の形態＞
図１は、本実施の形態の入出力一体型タブレット装置におけるブロック図である。この入出力一体型タブレット装置は、画像表示機能と静電誘導タブレット機能とを兼ね備えたアクティブマトリックスタイプの液晶表示パネル(以下、単に表示パネルと言う)１と、この表示パネル１を駆動するゲート駆動回路２およびソース駆動回路３と、ゲート駆動回路２およびソース駆動回路３に表示制御信号を供給する表示制御回路４と、ソース駆動回路３,パルス発生回路５および座標検出回路８に位置情報制御信号を供給する位置情報制御回路６と、ペン７からの信号を受けて表示パネル１上におけるペン７の先端座標を検出する座標検出回路８から概略構成される。
【００３４】
図２は、上記表示パネル１の等価回路を示す。表示パネル１はマトリックス状に配置された複数の液晶容量１１を有して各画素を構成している。また、各液晶容量１１の列間には信号配線１２が配線される一方、各液晶容量１１の行間には基準配線１３と走査線１４とが配線されている。各液晶容量１１は互いに対向する画素電極１５と対向電極１６との間に液晶が挟持されて構成されている。各画素にはスイッチング素子としてＴＦＴ１７が配置されている。そして、ＴＦＴ１７のソースは画素電極１５に接続され、ドレインは基準配線１３に接続され、ゲートは走査線１４に接続されている。さらに、対向電極１６には信号配線１２が接続されている。こうして、ＴＦＴ１７は、走査線１４から供給される電気信号によってオン・オフ制御され、オン時に基準配線１３と信号配線１２との間に印加される表示データ信号に応じた電圧が液晶容量１１に保持され、ＴＦＴ１７がオフ時にも維持されるのである。
【００３５】
図３は上記表示パネル１における１画素分の模式平面図であり、図４は２画素分の模式斜視図である。図３および図４に従って、上記スイッチング素子がＴＦＴである場合の具体的な画素構成について説明する。表示パネル１は、ガラス等でなる絶縁性を有するＴＦＴ基板２１と、このＴＦＴ基板２１に対して所定の間隔で対向するガラス等でなる光透過性を有する対向基板２２と、ＴＦＴ基板２１と対向基板２２との間に挟持された液晶層(図示せず)で概略構成される。
【００３６】
上記ＴＦＴ基板２１には、上記ＴＦＴ１７と、一部がＴＦＴ１７のゲート電極２３となる走査線１４と、ＴＦＴ１７のドレイン電極２４に電気的に接続された基準配線１３と、ＴＦＴ１７のソース電極２５に電気的に接続された画素電極１５が形成されている。基準配線１３と走査線１４とはタンタル層等の同じ金属層で形成されているが、異なる金属層によって形成しても差し支えない。また、ＴＦＴ１７のゲート電極２３および走査線１４を覆うように、典型的にはＴＦＴ基板２１の略全面に、窒化シリコン膜等のゲート絶縁膜(図示せず)が形成されている。そして、このゲート絶縁膜上に、ＴＦＴ１７を構成する活性半導体層２７,ドレイン電極２４,ソース電極２５および画素電極１５が形成されている。尚、画素電極１５は、例えばＩＴＯ等の透明絶縁膜で形成されている。また、説明の都合上、図３においては、ＴＦＴ１７,走査線１４,基準配線１３および画素電極１５は、ＴＦＴ基板２１を透過して見えるように描いている。
【００３７】
一方、上記対向基板２２には、列方向に配列された全画素に共通のストライプ状の対向電極１６が形成されている。この対向電極１６はＩＴＯ層等によって透明に形成されており、その一端は、表示パネル１における表示領域外に設けられた転移部において、ＴＦＴ基板２１に形成されている信号配線入力部に異方性導電膜等によって電気的に接続されている。つまり、本実施の形態におけるストライプ状の対向電極１６は、信号配線１２としても機能するのである。以下、対向電極１６を信号配線１２と言う。尚、ＴＦＴ基板２１と対向基板２２との間に挟持される液晶層としては種々のタイプの液晶層を用いることができる。
【００３８】
また、上記信号配線１２の他端は、図５に示すように、対向基板２２における表示領域１a外にまで延在しており、この表示領域１a外において、ＴＦＴ基板２１上に走査線１４と平行に形成された１本の共通線２８と交差している。尚、図５においては１本の信号配線１２で代表して表現しているが、他の信号配線１２についても同様である。図６は、信号配線１２と共通線２８との交差領域Ａの拡大断面図である。信号配線１２と共通線２８とは液晶層２９等の誘電体を介して積層されており、上述のように表示領域１a外において意図的に容量を形成している。そして、図５に示すように、共通線２８の一端にはパルス発生回路５が接続されており、非表示期間におけるある期間にパルス波形が入力されるようになっている。
【００３９】
このように、本実施の形態における表示パネル１においては、上記従来の技術における特開平６‐３１４１６５号公報における列電極に相当する信号線１２を透明に形成して対向電極の機能を持たせ、対向基板２１側に形成するようにしている。したがって、ＴＦＴ基板２１を前面に位置させた場合でも、前面から入射される外光等の光が、対向基板２１側にＩＴＯ膜で形成された信号線１２によって反射されることは極少ない。したがって、外光が存在する個所におけるコントラストの低下による表示品位の低下を抑制することができるのである。
【００４０】
上記ゲート駆動回路２は、表示制御回路４からの表示制御信号に基づいて、走査パルスを表示パネル１の各走査線１４に順次印加して走査する。そうすると、上記走査パルスが印加された走査線１４の一部をゲート電極とするＴＦＴ１７はオンとなる。一方、ソース駆動回路３は、上記表示制御信号に基づいて、上記ゲート電極の走査に同期して、表示データ信号に応じた駆動パルスを、上記信号配線入力部を介して信号配線１２に印加する。そうすると、オンとなっているＴＦＴ１７の液晶容量１１に駆動パルスが印加されて画像情報が書き込まれるのである。
【００４１】
また、上記ソース駆動回路３は、後に詳述するように、上記位置情報制御回路６からの位置情報制御信号に基づいて、上記駆動パルスの印加とは独立して、各信号配線１２の位置を表わす位置情報信号を全信号配線１２に同時に印加する。さらに、上記位置情報制御信号に基づいて、パルス発生回路５によって共通線２８に１パルスのパルス信号を印加する。尚、ゲート駆動回路２が生成する走査パルス,ソース駆動回路３が生成する駆動パルスと位置情報信号およびパルス発生回路５が生成するパルス信号は、電源回路１０からのバイアス電圧によって生成される。
【００４２】
上記表示制御回路４は、外部から入力される表示データ信号及び同期信号に基づいて表示パネル１に画像を表示するための表示制御信号を生成する。そして、この生成した表示制御信号をゲート駆動回路２およびソース駆動回路３に送出してゲート駆動回路２およびソース駆動回路３の動作を制御する。一方、位置情報制御回路６は、上記同期信号に基づいてペン７の先端座標検出用の位置情報制御信号を生成して、ソース駆動回路３,パルス発生回路５および座標検出回路８に送出する。
【００４３】
基準配線駆動回路９は、上記電源回路１０からのバイアス電圧によって生成される所定レベルの基準電圧を、表示パネル１の基準配線１３に印加する。
【００４４】
上記ペン７は、表示パネル１の信号配線１２と浮遊容量で結合されて入力インピーダンスの高い検出電極(図示せず)を先端に有しており、信号配線１２に印加された位置情報信号および共通線２８に印加されたパルス信号に基づいて信号配線１２に発生した位置情報信号に起因して、上記検出電極に誘導電圧が誘起される。座標検出回路８は、位置情報制御回路６からの位置情報制御信号に基づいて座標検出タイミングを検知して、ペン７からの誘導電圧信号に従ってペン７の先端座標を検出する。
【００４５】
すなわち、本実施の形態においては、上記表示制御手段を、表示制御回路４,ゲート駆動回路２,ソース駆動回路３および基準配線駆動回路９で構成する。また、上記位置情報制御手段を、位置情報制御回路６,ソース駆動回路３およびパルス発生回路５で構成する。また、上記信号検知部および位置情報信号検知手段を、ペン７で構成する。また、上記位置検出手段を、座標検出回路８で構成するのである。
【００４６】
以上のようにして、上記座標検出回路８によってペン７の先端座標が検知されると、この先端座標を表すｘ座標信号及びｙ座標信号が座標検出回路８から出力される。そして、このｘ座標信号およびｙ座標信号に基づいて表示パネル１上におけるペン７の先端位置に点画像を表示するための上記表示データ信号が表示データ信号生成手段(本実施の形態とは直接関係ないので図示せず)によって生成されて、上述のように表示制御回路４に入力される。その結果、表示制御回路４,ゲート駆動回路２およびソース駆動回路３の動作によって、表示パネル１上におけるペン７の先端位置に点画像が表示される。
【００４７】
こうして、我々が恰も筆記用具で紙に書くように表示パネル１上にペン７によって文字や記号や絵を書き込むことができる。それと共に、上記ｘ座標信号およびｙ座標信号の変化から入力文字や入力記号を認識手段(図示せず)によって認識して、認識結果を用いて文書作成や制御指示等を実施できる。勿論、表示パネル１上に表示されたアイコンに対する応答手段としても使用できるのである。
【００４８】
尚、上述したように、本実施の形態においては、上記ペン７の検出電極は、対向基板２２上の信号配線１２と浮遊容量で結合されている。したがって、対向基板２２側を前面(つまり上側)にして表示パネル１を配置した方が、ペン７の先端電極と信号配線１２との静電結合を大きくでき、位置検出において有利である。尚、その場合であっても、信号配線１２はＩＴＯ膜によって形成されているために、前面から入射される外光等の光を反射することはない。したがって、外光が存在する個所におけるコントラストの低下による表示品位の低下を抑制することができる。
【００４９】
次に、上記構成の入出力一体型表示装置の動作について説明する。図７(a)に示すように、１フレーム期間を、表示パネル１に画像を表示する表示期間と垂直ブランキング期間等の非表示期間とに時分割する。表示期間については、特開平６‐３１４１６５号公報に開示された表示一体型タブレット装置や通常のアクティブマトリクス型の液晶表示装置と基本的には同じであるから簡単に説明する。すなわち、表示制御回路４からの表示制御信号に基づいて、ゲート駆動回路２によって走査線１４を走査して行毎に順次ＴＦＴ１７をオンし、ソース駆動回路３から全信号配線１２に対して表示データに応じた電圧信号を印加する。そして、オンしたＴＦＴ１７に接続された液晶容量１１に表示データに応じた電圧を保持させて画像を表示する。
【００５０】
一方、上記非表示期間については、図７(ｂ)に示すように、一部を位置検出期間に割り当てる。そして、その位置検出期間をさらにｘ検出期間とｙ検出期間とに時分割する。先ず、ｘ検出期間の動作について説明する。
【００５１】
上記ｘ検出期間には、上記ソース駆動回路３から、全信号配線１２に対して位置情報信号を同時に印加する。その場合、ゲート駆動回路２側からの各信号配線１２までの距離と印加される位置情報信号の波高値との関係を、図８に示すように予め設定しておくのである。こうすることによって、例えば上記関係を図８の「ａ」のように設定すれば、表示パネル１の各信号配線１２には、図９に示すようにゲート駆動回路２側からの距離(つまりｘ座標)に比例した波高値のパルスが印加されることになる。したがって、ペン７の先端電極には、先端が位置する信号配線１２に印加されたパルスの波高値(つまりｘ座標)に応じた誘導電圧が誘起されるのである。
【００５２】
上記座標検出回路８は、上記位置情報制御回路６からの位置情報制御信号に基づいて、上記ｘ検出期間には、ペン７からの電圧値のアナログ情報をＡ/Ｄ変換し、得られたデジタル情報に基づいてｘ座標を得るのである。
【００５３】
尚、各信号配線１２のゲート駆動回路２側からの距離と印加される位置情報信号の波高値との関係を、図８の「ａ」のように比例するように設定してもよいし、「ｂ」の如く反比例するように設定してもよい。要は、位置情報信号の波高値をｘ方向に昇順あるいは降順に設定するのである。こうすることによって、ペン７からの誘導電圧のデジタル値に係数を掛けるだけでｘ座標を得ることができ、予め作成したテーブル等を用いて上記誘導電圧のデジタル値をｘ座標に変換する必要が無く、より高速にｘ座標を得ることができるのである。
【００５４】
また、上記ｘ座標の検出は次のようにしても行うことができる。すなわち、ソース駆動回路３から、全信号配線１２に対して同時に印加される位置情報信号を複数ビットのディジタル信号とするのである。その場合に、各信号配線１２のゲート駆動回路２側からの距離と印加されるディジタル値との関係を、図１０に示すようにｘ方向に昇順に設定するのである。そして、例えば、８ビットのディジタル値「１００１０１１１」を信号配線１２に印加する場合には、値「１」に「Ｈ」レベルの電圧値を割当る一方、値「０」に「Ｌ」レベルの電圧値を割り当てると共に、最高桁「１」から最小桁「１」に向って時系列に印加するのである。ここで、「Ｈ」レベルの電圧値とは、任意に設定された基準電圧レベルを超える電圧値のことである。一方、「Ｌ」レベルの電圧値とは、上記基準電圧レベルを超えない電圧値のことである。
【００５５】
そして、上記座標検出回路８は、上記ペン７からの電圧値のアナログ情報をＡ/Ｄ変換して図１１に示すようなデジタル情報を得る。そして、得られたデジタル情報を、信号配線１２に印加されたディジタル信号の桁数に応じたサンプリング数(８ビットのディジタル信号の場合には「８」)で所定のサンプリング期間でサンプリングする。さらに、サンプリング値が閾値以上であれば「１」と判定し、閾値より小さければ「０」と判定して、ペン７の先端近傍に位置する信号配線１２に印加された８ビットのディジタル値「１００１０１１１」を再現してｘ座標を得るのである。尚、図１０においては、各信号配線１２の上記距離とディジタル値との関係をｘ方向に昇順としているが降順であっても差し支えない。
【００５６】
尚、上述のように、上記位置情報信号を複数ビットのディジタル信号とする場合には、実際には、図１０に示すようにｘ方向に昇順あるいは降順に設定されたディジタル値をグレーコードに変換したものを信号配線１２に印加することが望ましい。すなわち、図１２(a)に示すように、例えば、３ビットのディジタル値をｘ方向に降順に設定した場合に、ディジタル値「１００」が印加された信号配線とディジタル値「０１１」が印加された信号配線との境界位置Ｃにペン７が位置しているとする。そして、ペン７には最上位ビットは「１」でありその下の２つのビットが「１１」を表わす誘導電圧が誘起され、座標検出回路８によってディジタル値「１１１」が再現された場合には、実際のペン７の位置は位置Ｃであるにも拘わらず、位置Ｃから遠く隔たった位置Ｄであると誤認識されてしまう。つまり、ペン７の先端位置と表示位置とに乖離が生ずるのである。この現象は、ビット数が増えるとより深刻になり、各ビットの誤検知によって多種類のペン７の先端位置と表示位置との乖離のパターンが発生し、正確な入力位置の追随ができなくなってしまうのである。
【００５７】
そこで、図１２(a)を、図１２(b)に示すように互いに隣接する２つのディジタルデータでは任意の１ビットだけが異なるグレーコードに変換して印加するのである。そうすると、図１２(a)における位置Ｃと同じ位置Ｃにペン７が位置していた場合でも、位置Ｃの両側のディジタル値「１０１」とディジタル値「００１」とは最上位ビットのみが異なるので如何様に誤認識されても、ペン７の先端位置と表示位置との乖離は互いに隣接した信号配線１２間でしか起きなくなる。したがって、正確な入力位置の追随ができるのである。
【００５８】
尚、上記グレーコードへの変換は、例えば位置情報制御回路６で行えば良い。その場合におけるグレーコードへの変換は、先ず図１２(a)に示すように降順に配列されたディジタル値における最上位ビットは、そのままグレーコードの最上位ビットとする。以下、図１２(a)に示すディジタル値を最上位ビットから順に検証し、対象ビットの値が「１」であればグレーコードにおける１ビット分だけ下位のビットの値として図１２(a)に示すディジタル値における同じビットの値を転用し、対象ビットの値が「０」であれば図１２(a)に示すディジタル値における同じビットの値を反転したものを用いるのである。
【００５９】
そして、上記座標検出回路８では、再現したグレーコードを図１２(a)に示す降順のディジタル値に逆変換することによって、対応する信号配線１２の位置を得るのである。その場合における上記逆変換は、先ずグレーコードにおける最上位ビットは、そのまま図１２(a)に示すディジタル値の最上位ビットとする。以下、上記逆変換後のディジタル値を検証し、対象ビットの値が「１」であれば図１２(a)に示すディジタル値における１ビット分だけ下位のビットの値としてグレーコードにおける同じビットの値を転用し、対象ビットの値が「０」であればグレーコードにおける同じビットの値を反転したものを用いるのである。
【００６０】
このように、各信号配線１２に印加する位置情報信号をデジタル情報とすることによって、アナログ値を入力する場合に比してＳ/Ｎ比を大きくとれるため、ノイズに強いという利点がある。反面、ペン７からのアナログ情報をＡ/Ｄ変換したデジタル情報のサンプリング回数がビット数に比例して増加するため、ｘ座標を得るのに時間が掛ってしまう。
【００６１】
次に、上記ｙ検出期間について説明する。上述したように、各信号配線１２におけるソース駆動回路３側とは反対側の端部は、対向基板２２における表示領域１a外において、共通線２８と交差して意図的に容量を形成している。いま、この容量を、図１３(b)に示すように容量３０とする。そして、上記ｙ検出期間には、図１３(b)に示すように、パルス発生回路５から共通線２８に１つのパルスが入力される。
【００６２】
そうすると、上記共通線２８(つまり容量３０における一方の電極)の電位変動が容量３０を介して信号配線１２に伝わり、信号配線１２には、図１３(c)に示すように共通線２８の電位の立上がりと立下りに同期してスパイク状の電位の乱れが生ずる。そして、図１３(a)および図１３(b)に示すように、信号線１２自身の配線抵抗によって、上記スパイク状の電位変化の振幅は信号配線１２の容量３０側からソース駆動回路３側に向かって順次小さくなる。したがって、スパイク状の電位変化の高さがｙ座標の情報となるのである。すなわち、上記スパイク状の電位変化を示す電圧信号が上記位置情報信号となるのである。そこで、上述したｘ座標検出の場合と同様にして、このスパイク状の電位変化をペン７の先端電極への誘導電圧として検知し、座標検出回路８によって、位置情報制御回路６からの位置情報制御信号に基づいて、上記ｙ検出期間にペン７からの電圧値のアナログ情報をＡ/Ｄ変換して得られたデジタル情報に基づいてｙ座標を得るのである。
【００６３】
ここで、図１３(c)に示すように、上記ｙ検出期間においては、上記ソース駆動回路３から信号配線１２への出力電圧は直流の方が良い。これは、ソース駆動回路３からの出力が直流の方が、信号配線１２に位置情報(スパイク状の電位変化)以外の信号によるノイズが乗り難いためである。したがって、表示パネル１の表示方式が、１水平ライン毎に印加極性を正・負に反転させる所謂１Ｈライン反転駆動の場合には、ソース駆動回路３は中間調の定電圧を出力するのである。
【００６４】
また、上記共通線２８に印加されるパルスの波形は、急峻であるほど信号配線１２のスパイク状の電位変化が大きくなり、座標検出回路８によって位置情報が検出し易くなる。実験では、図１４(c)に示すように共通線２８へのパルス波形の立ち上がり時間がパルス幅の１０％(２μs)を超える程度に鈍ると、図１４(b)に示すように信号配線１２のスパイク状の電位変化が非常に小さくなり、ｙ座標の位置情報が非常に得難くなった。尚、上述のような立ち上がりが急峻な波形のパルスは、例えば、パルス発生回路５(電源回路１０と共通線２８との間)において、アンプを用いることなくスイッチング素子をオン・オフすることによって発生させることができる。
【００６５】
ここで、上記座標検出回路８を、位置情報制御回路６からの位置情報制御信号に基づいて図７(b)に示す位置検出期間のみ動作させて、図７(c)に示すように、位置検出期間以外の期間は電源回路１０からの電源をオフにして休止するようにしている。こうして、消費電力の削減を図るのである。この座標検出回路８の電源をオフして消費電力を削減することは、本実施の形態のごとく位置検出期間が非常に短時間である場合に大きな効果が得られる。
【００６６】
上述のごとく、本実施の形態においては、上記液晶層２９を挟んで互いに対向するＴＦＴ基板２１と対向基板２２とで表示パネル１を構成する。そして、ＴＦＴ基板２１には、ＴＦＴ１７と走査線１４と基準配線１３と画素電極１５を形成する。一方、対向基板２２には、画素の列単位にストライプ状の信号配線１２をＩＴＯ層等で形成して対向電極としての機能を持たせている。また、ＴＦＴ基板２１上の表示領域１a外に走査線１４と平行に１本の共通線２８を形成し、対向基板２２に形成された各信号配線１２の一端と交差させている。こうして、信号配線１２と共通線２８と液晶層２９とで容量３０を形成している。一方、各信号配線１２の他端はソース駆動回路３に接続されている。
【００６７】
そして、上記表示パネル１上のペン７先のｘ座標を検出する場合には、１フレーム期間における非表示期間のｘ検出期間に、ソース駆動回路３から、ゲート駆動回路２側からの距離に比例(または反比例)した波高値のパルスで成る位置情報信号を、全信号配線１２に対して同時に印加する。その際に、ペン７の先端位置にある信号配線１２に印加されたパルスの波高値(つまりｘ座標)に応じてペン７の先端電極に誘起された誘導電圧(アナログ情報)を座標検出回路８によってＡ/Ｄ変換し、得られたデジタル情報に基づいてｘ座標を得る。
【００６８】
一方、上記非表示期間のｙ検出期間には、パルス発生回路５から、共通線２８に１つのパルスが入力される。そして、容量３０を介して全信号配線１２に略同時に発生するソース駆動回路３からの距離(ｙ座標)に比例した振幅のスパイク状の電位変化(位置情報信号)をペン７の先端電極で検出し、座標検出回路８によって、ｘ座標検出の場合と同様にして、Ａ/Ｄ変換して得られたデジタル情報に基づいてｙ座標を得るのである。
【００６９】
したがって、本実施の形態の場合には、上記ペン７の先端位置の検出に際しては、表示パネル１の走査線１４および信号配線１２に走査パルスを順次印加して走査する必要が無く、ペン７による入力位置を１フレームの非表示期間内に極短時間に検出できる。また、その際に、ペン７によって検出される信号は、ペン７の先端のｘ,ｙ座標に比例した電圧信号である。したがって、座標検出回路８では、ペン７からのアナログ信号をＡ/Ｄ変換して定数を掛けるだけの極簡単な処理でｘ,ｙ座標を得ることができ、より短時間に正確にペン７による入力位置を検出できるのである。
【００７０】
すなわち、本実施の形態によれば、図７(b)に示すように、位置検出期間長を非表示期間長よりも短時間に短縮することができ、１フレーム期間にペン入力位置の検出を複数回行うことが可能になる。したがって、特開平６‐３１４１６５号公報における１回の検出に比して、ペン入力位置を正確に検出することができるのである。
【００７１】
また、上記ｙ座標の検出に抵抗方式を用いている点においては、特開平８‐１４６３８１号公報に開示されたアクティブマトリクス型液晶ディスプレイ一体型タブレットと同じである。しかしながら、本実施の形態の場合には、位置情報信号の印加対象がストライプ状の信号配線１２であるため広がり抵抗は生じない。したがって、入力位置検出精度が低くなることもないのである。
【００７２】
さらに、本実施の形態においては、上記信号線１２を、対向基板２１側にＩＴＯ膜で透明に形成している。したがって、ＴＦＴ基板２１を前面に位置させた場合でも、前面から入射される外光等の光が信号配線１２によって反射されることは極少ない。したがって、外光が存在する個所におけるコントラストの低下による表示品位の低下を大幅に抑制することができる。さらに、反射型として用いる場合でも、反射板を画素電極１５と兼ねてＴＦＴ基板２１上に形成することが可能であるため何ら支障はない。
【００７３】
また、表示パネル１に対する表示期間と位置検出期間におけるｘ座標検出時とにおける信号の入力を通常の液晶パネル表示手段としてのゲート駆動回路２およびソース駆動回路３によって行い、ｙ座標検出時には各信号配線１２の一端と交差して容量３０を形成している共通線２８に、パルス発生回路５から１つのパルスを入力するだけの極簡単な構成にしている。したがって、信号配線１２への印加信号を制御するための複雑な周辺回路を必要とはせず、コストが上昇したりモジュール形態が変化したりすることはない。
【００７４】
尚、上記ｘ検出期間に上記ソース駆動回路３から各信号配線１２に一斉に印加するゲート駆動回路２側からの距離に比例(または反比例)する位置情報信号としては、上述した上記距離に比例(または反比例)する波高値のパルス信号の他に、上記距離に比例(または反比例)するディジタル値(またはそのグレーコードへの変換値)の各ビット値に応じた「Ｈ」,「Ｌ」の電圧レベルの組み合わせ信号を印加しても差し支えない。要は、ゲート駆動回路２側からの距離に比例(または反比例)する情報を含む電圧信号であれば良いのである。
【００７５】
また、上記信号配線１２と容量３０を形成する共通線２８は、表示パネル１の基準配線１３と電気的に接続していても差し支えない。そうすることによって、表示パネル１の基準配線１３に所定レベルの基準電圧を印加する基準配線駆動回路９をパルス発生回路５で代用することができる。したがって、基準配線駆動回路９は必要がなくなり、周辺回路をさらに簡素化することができる。尚、その場合における共通線２８へのパルスの印加に起因する基準配線１３の電圧変動は非表示期間に生ずるため、表示画像に影響を与えることはないのである。
【００７６】
ところで、本実施の形態における上記信号配線１２の他端と共通線２８との間に形成される容量３０は、液晶層２９を挟持することによって構成するようにしている。しかしながら、信号配線１２の他端と共通線２８とで形成する容量を、図１５に示すように構成することもできる。すなわち、信号配線１２の下方におけるＴＦＴ基板２１のゲート絶縁膜５４上に、信号配線１２と同じ幅を有して共通線２８と直交するストライプ状の上部電極５１を配設し、異方性導電膜５２中の導電粒子５３を介して対向基板２２上の信号配線１２に接続するのである。こうして、共通線２８と上部電極５１とゲート絶縁膜５４とで容量を構成するのである。
【００７７】
また、上記ｘ座標検出用の位置情報信号として上記グレーコードを用いる場合において、以下に述べるような方法を適用して、更に検出精度を向上させることもできる。すなわち、例えば、４ビットのグレーコードを用いる場合には、図１６に示すように、ビットによってｘ方向に同じ値が連続する個数が異なる。すなわち、４ビット目は「１」が８個連続するのに対して、３,２ビット目は「１」が４個連続し、１ビット目は「１」が２個しか連続しない。そして、この「１」が連続する数の分だけ隣接する信号配線１２に「Ｈ」レベルの電圧が印加されるので、ビットに応じて「Ｈ」レベルの電圧が印加されている信号配線１２の本数(面積)が変化することになる。
【００７８】
その結果、図１７(a)に示すように、信号配線１２に印加する「Ｈ」レベルの電圧の値が各ビット毎に同じである場合には、ペン７の先端電極に誘起される誘導電圧がビットに応じて変化するのである。その場合には、サンプリング値を「１」と「０」とに判別する閾値の設定が非常に難しく、ビット数が増加すると下位ビットの値を判定できなくなってしまう。そこで、図１７(b)に示すように、ｘ方向に「１」が連続する数に応じて、各ビット毎に信号配線１２に印加する「Ｈ」レベルの電圧の値を換えるのである。すなわち、「１」が連続する数が多いビット程「Ｈ」レベルの電圧値を低くするのである。こうすることによって、ペン７の先端電極に誘起される誘導電圧を揃えることができ、サンプリング値を「１」と「０」とに判別する閾値の設定が非常に簡単になる。その結果、ビット数が増加しても下位ビットの値を容易に判定することができ、更に検出精度を向上できるのである。
【００７９】
＜第２実施の形態＞
本実施の形態の入出力一体型タブレット装置における基本構成は、図１に示す上記第１実施の形態の入出力一体型タブレット装置と同じである。また、その基本動作も上記第１実施の形態の入出力一体型タブレット装置と同じである。そして、本入出力一体型タブレット装置は、上記位置検出期間におけるｙ座標検出に関する構成と方法とにおいて上記第１実施の形態とは異なるものである。
【００８０】
すなわち、図１８に示すように、本入出力一体型タブレット装置における信号配線３２は、ＴＦＴ基板上の表示領域３１a外に走査線と平行に形成された共通線３３と交差して容量は形成していない。その代わりに、各信号配線３２の一端と共通線３３とはトランジスタ３４によって接続されている。
【００８１】
図１９は、上記信号配線３２の一端部Ｂの拡大断面を示す。図１９に示すように、ＴＦＴ基板３５上に形成されたトランジスタ３４のドレイン電極３６は共通線３３に接続される一方、ソース電極３７は、接続配線３８及び異方性導電膜３９中の導電粒子４０を介して対向基板４１上の信号配線３２に接続されている。そして、トランジスタ３４のゲート電極４２には、位置情報制御回路(図１参照)からの位置情報制御信号が入力されるようになっている。そうすると、上記位置情報制御信号に基づいて、ｙ検出期間にトランジスタ３４はオンされて、信号配線３２は共通線３３に接続されるのである。
【００８２】
上記構成の入出力一体型タブレット装置は、次のように動作してペン先端のｙ座標検出を行うのである。すなわち、ｙ検出期間には、上述したように、上記位置情報制御回路からの位置情報制御信号に基づいて、信号配線３２におけるソース駆動回路４３側とは反対側と共通線３３とを接続させる。そして、ソース駆動回路４３からの信号配線３２への印加電圧を定電圧とし、パルス発生回路４４から矩形波を入力するのである。そうすると、図２０に示すように、信号配線３２の抵抗によって矩形波の電圧に減衰が起こる。そして、信号配線３２におけるトランジスタ３４側の端からの距離に比例して電圧値は小さくなり、ソース駆動回路４３側の端で最小電圧値となる。
【００８３】
そこで、上記第１実施の形態の場合と同様に、上記信号配線３２の電圧値を、信号配線３２と容量結合したペン(図１参照)の先端電極に発生する誘起電圧の電圧値で検出し、座標検出回路(図１参照)によってデジタル変換して上記ペンの先端のｙ座標を検出するのである。
【００８４】
尚、上述の場合には、上記ソース駆動回路４３からの信号配線３２への印加電圧を定電圧とする一方パルス発生回路４４から矩形波を入力しているが、パルス発生回路４４からの印加電圧を定電圧とする一方ソース駆動回路４３から矩形波を入力しても差し支えない。その場合には、信号配線３２と表示パネルの基準配線(図３参照)とを接続し、パルス発生回路４４および基準配線駆動回路(図１参照)の何れか一方を省略することができるのである。
【００８５】
＜第３実施の形態＞
ところで、上記各実施の形態においては、上記信号配線１２,３２に印加された位置情報信号に起因してペン７の先端電極に誘起された電圧信号(以下、誘導電圧信号と言う)の波高値に基づいてペン７の先端座標を求めている。したがって、上記各実施の形態においては、以下のような問題が生ずる。
【００８６】
すなわち、図２１に示すように、上記表示パネル１の表面やペン７の先端部等の位置検出部分において、例えばペン７の先端と表示パネル１表面との間での摩擦によって発生する静電気やノイズ等の何らかの要因で、上記誘導電圧信号の電圧が変動する場合がある。その場合には、図２２に示すように、上記誘導電圧信号の電圧変動によって、ペン７の先端軌跡と検出座標の軌跡とが異なることになる。
【００８７】
尚、上述のような上記誘導電圧信号の電圧変動は対向基板２２,４１とペン７の先端との間で生じる静電気が主なものであるから、この現象の対策として、ペン７の先端と表示パネル１の表面との素材や形状を吟味して、静電気が生じないような組み合わせを採用することも考えられる。しかしながら、ペン７の先端および表示パネル１の表面に用いられる素材や形状が限定されることになり、開発・生産に対する自由度が損われてしまう。
【００８８】
本実施の形態は、上記問題点を解決して、さらに精度よく入力座標を検出できる入出力一体型表示装置に関するものである。以下、図２３〜図２６に従って、本実施の形態における入出力一体型表示装置について説明する。尚、本実施の形態における入出力一体型表示装置の基本的構成は、上記第１実施の形態において図１に示す構成と同じであるから詳細な説明は省略する。
【００８９】
先ず、本入出力一体型表示装置において、対向基板の信号配線に印加された位置情報信号に誘起されて、ペンの先端電極に生ずる誘導電圧信号の各部分(各電圧波形領域)の呼び名を説明しておく。図２３において、曲線で表わされているのが誘導電圧信号６１である。この誘導電圧信号６１には、比較的一定の電圧値をとる電圧定常期間６２と、電圧定常期間６２の間にあって大きく電圧が変動する電圧変動期間６３とがあり、１回の電圧定常期間６２とそれに続く１回の電圧変動期間６３とで１回の検出期間が構成される。そして、電圧定常期間６２の電圧値を定常電圧値とし、電圧変動期間６３において最も大きな電圧値をピーク電圧値とし、そのピーク電圧値をとる時点をピーク位置とし、さらに上記ピーク電圧値と定常電圧値との差の値を振幅値と言うことにする。
【００９０】
上記第１および第２実施の形態においては、上記誘導電圧信号の基準電圧からの波高値によって、ペンの先端座標を検知するようにしている。ここで、図２５に示す誘導電圧信号６７〜６９のごとく、上記誘導電圧信号が何らかの要因によって電圧変動を受けた場合を考えてみる。この場合、本来の誘導電圧信号の電圧値に電圧変動分のある電圧値が乗るだけであるから、誘導電圧信号６７〜６９の振幅値には本来の誘導電圧信号の振幅値と差異はないものとする。
【００９１】
そして、上記第１および第２実施の形態においては、位置情報制御回路６(図１参照)から座標検出回路８(図１参照)への位置情報制御信号の一つである検出制御信号Ｐaは、誘導電圧信号６７〜６９に対して、検出周期内で上記ピーク位置における時点Ｐa1で１回だけ電圧検出(検出値は一つの誘導電圧信号に対して１値)を行うようなパルス信号である。したがって、上記振幅値を決定する際の基準電圧Ｖbaseは、誘導電圧信号６７〜６９に対して総て同じ電圧値である(通常、基準電圧Ｖbaseの電圧レベルはＧＮＤレベルに設定されることが多い)。そのために、誘導電圧信号６７〜６９の振幅値Ｅ'〜Ｇ'の値は大きく異なり、電圧変動が起った場合には各々の振幅値Ｅ'〜Ｇ'は大きく異なってしまうのである。
【００９２】
つまり、このように、一つの誘導電圧信号に対して１回の電圧検出を行うような座標検出方法の場合には、例えば、ペン７の先端が表示パネル１の表面に接触・移動してペン７の先端と表示パネル１の表面との間に摩擦による静電気が発生し、その静電気に起因して誘導電圧信号６１の電圧が変化した場合には、図２２に示すように、ペン７の先端の動きと検出座標の軌跡とにずれが生じてしまうのである。
【００９３】
そこで、本実施の形態においては、上記検出制御信号Ｐaを、図２４に示すように、誘導電圧信号６４〜６６に対して、検出周期内の電圧定常期間６２における時点Ｐa1と電圧変動期間６３における時点Ｐa2との夫々に１回の電圧検出(検出値は一つの誘導電圧信号に対して２値)を行うようなパルス信号に設定する。そして、電圧定常期間６２の時点Ｐa1では定常電圧値Ｖa,Ｖb,Ｖcを検出し、電圧変動期間６３の時点Ｐa2では上記ピーク電圧値を検出し、検出された上記ピーク電圧値と定常電圧値Ｖa,Ｖb,Ｖcの差を求めることによって振幅値を決定するのである。
【００９４】
その場合、上述したように、上記誘導電圧信号６４〜６６は、本来の誘導電圧信号に電圧変動分の電圧値が乗ったものであるから、誘導電圧信号６４〜６６におけるピーク電圧値および定常電圧値Ｖa,Ｖb,Ｖcは、本来のピーク電圧値および定常電圧値に電圧変動分の電圧値が乗ったものであり、誘導電圧信号６４〜６６の振幅値は本来の誘導電圧信号の振幅値と殆ど差異はないことになる。したがって、各誘導電圧信号６４〜６６に対応する定常電圧値Ｖa,Ｖb,Ｖcを基準電圧として振幅値Ｅ〜Ｇを求めることによって、電圧変動が起った場合であっても、夫々の電圧変動下において振幅値Ｅ〜Ｇを正確に同じ値として読み取ることができるのである。
【００９５】
その結果、本実施の形態によれば、例えば、ペン７の先端部と表示パネル１の表面との摩擦による静電気に起因して誘導電圧信号６１の電圧が変動した場合であっても、図２６に示すように、ペン７の先端の動きと検出座標の軌跡とにずれは生じないのである。
【００９６】
尚、図２４においては、上記電圧定常期間６２は電圧変動期間６３の前の電圧定常期間に設定しているが、電圧変動期間６３の後の電圧定常期間に設定しても差し支えない。
【００９７】
＜第４実施の形態＞
ところで、上記誘導電圧信号において最も安定した振幅値が得られる位置は上記ピーク位置である。例えば、図２７に示すように、誘導電圧信号７１に何らかの要因で歪が生じた場合には、検出位置「Ｔ1」のごとく波形の立ち上り部で電圧検出を行った場合には、ノイズや電圧変動による波形の歪みに対してＶ1,Ｖ2のごとく大きく検出値が変動してしまう。これに対して、検出位置「Ｔ2」のごとく上記ピーク位置で電圧検出を行った場合には、波形の歪みに対して大きく検出値が変動するようなことはない。つまり、常に安定してピーク電圧値を検出することができ、波形の歪みに対して強い検出方法を提供できるのである。
【００９８】
ところが、種々検討した結果、上記誘導電圧信号のピーク位置はその振幅値に応じて変動するということが判明した。すなわち、例えば図２８に示すように、誘導電圧信号７２〜７４のごとく振幅が変化するに従って、そのピーク位置が矢印で指示するように変動するのである。このように、ピーク位置が変動する場合には、検出周期内で１回の電圧検出を行うような検出制御信号Ｐaでは、常に安定してピーク電圧値を検出することはできない。つまり、このような検出方法の場合は、例えば、何らかの原因で誘導電圧信号に歪みが生じた場合には、検出値が大きく変動してしまい、図２９に示すように、ペン７の先端軌道と検出座標の軌跡とにずれが生じてしまう。
【００９９】
そこで、本実施の形態においては、上記検出制御信号Ｐaを、図３０に示すように、検出周期内で、一つの誘導電圧信号(例えば誘導電圧信号７６)における電圧変動期間のピーク位置付近で複数回(図３０では時点Ｐa1〜Ｐa3の３回)の電圧検出(検出値は一つの誘導電圧信号に対して複数値)を行うようなパルス信号に設定する。そして、一つの誘導電圧信号７６におけるピーク位置近傍において複数回電圧検出を行って、複数の検出値の中における最大値をピーク電圧値として認識するのである。
【０１００】
こうすることによって、上記誘導電圧信号の振幅変化に伴ってピーク位置が変動した場合であっても、ピーク位置近傍において複数回の電圧検出が行われるので、常に安定して上記ピーク電圧値を検出することができる。したがって、図２６に示すように、ペン７の先端の動きと検出座標の軌跡とにずれは生じないのである。その際に、電圧検出回数を増やし、検出周期を高くすることによって、より精度よくピーク電圧値を検出することが可能になる。
【０１０１】
尚、本実施の形態においては、上述のごとく複数の検出値の中における最大値をピーク電圧値として認識したが、ピーク位置の変動が小さい場合やピークがブロードな場合等には、最大値ではなく検出値の平均値をピーク電圧値として認識することも可能である。
【０１０２】
＜第５実施の形態＞
本実施の形態は、上記第３実施の形態と第４実施の形態とを組み合わせたものである。すなわち、本実施の形態においては、検出制御信号Ｐaを、図３１に示すように、誘導電圧信号７８に対して、検出周期内の電圧定常期間７９における時点Ｐa1と電圧変動期間８０におけるピーク位置近傍での時点Ｐa2〜時点Ｐa4の複数回(３回)との電圧検出(検出値は一つの誘導電圧信号に対して複数値)を行うようなパルス信号に設定する。そして、電圧定常期間７９の時点Ｐa1では上記定常電圧値を検出し、電圧変動期間８０の時点Ｐa2〜時点Ｐa4では上記ピーク電圧値を複数回検出し、検出された上記ピーク電圧値の最大値(上記第１検出値に相当)と定常電圧値との差を求めることによって振幅値を決定するのである。
【０１０３】
したがって、本実施の形態によれば、例えば、ペン７の先端部と表示パネル１の表面との摩擦による静電気に起因して誘導電圧信号７８の電圧が変動した場合であっても、常に安定して誘導電圧信号７８の振幅値を検出することができる。さらに、誘導電圧信号７８の振幅変化に伴ってピーク位置が変動した場合であっても、常に安定してピーク電圧値を検出することができる。そのために、図２６に示すように、ペン７の先端の動きと検出座標の軌跡とにずれは生じないのである。
【０１０４】
その際に、上記電圧検出回数を増やし、検出周期を高くすることによって、より精度よくピーク電圧値を検出することが可能になる。また、電圧定常期間７９は電圧変動期間８０の後に設定しても差し支えない。
【０１０５】
＜第６実施の形態＞
本実施の形態は、上記第５実施の形態における検出周期内の電圧定常期間７９での電圧検出回数を、電圧変動期間８０におけるピーク位置近傍での電圧検出回数と同じ複数回に設定したものである。すなわち、本実施の形態においては、検出制御信号Ｐaを、図３２に示すように、誘導電圧信号８１に対して、検出周期内の電圧定常期間８２における時点Ｐa1〜時点Ｐa3の複数回(３回)と、電圧変動期間８３におけるピーク位置近傍での時点Ｐa4〜時点Ｐa6の複数回(３回)とに電圧検出(検出値は一つの誘導電圧信号に対して複数値)を行うようなパルス信号に設定する。そして、電圧定常期間８２の時点Ｐa1〜時点Ｐa3では上記定常電圧値を複数回検出し、電圧変動期間８０の時点Ｐa4〜時点Ｐa6では上記ピーク電圧値を複数回検出し、検出された上記ピーク電圧値の最大値(上記第１検出値に相当)と定常電圧値との差を求めることによって振幅値を決定するのである。その場合に、上記定常電圧値として、上記複数回検出された定常電圧値の平均値(上記第２検出値に相当)を用いるのが最も精度よく振幅値を決定することができる。
【０１０６】
本実施の形態によれば、例えば、ペン７の先端部と表示パネル１の表面との摩擦による静電気に起因して誘導電圧信号８１の電圧が変動した場合であっても、常に安定して誘導電圧信号８１の振幅値を検出することができる。さらに、誘導電圧信号８１の振幅変化に伴ってピーク位置が変動した場合であっても、常に安定してピーク電圧値を検出することができる。そのため、図２６に示すように、ペン７の先端の動きと検出座標の軌跡とにずれは生じないのである。
【０１０７】
その際に、上記電圧検出回数を増やし、検出周期を高くすることによって、より精度よくピーク電圧値を検出することが可能になる。また、電圧定常期間８２は電圧変動期間８３の後に設定しても差し支えない。
【０１０８】
尚、上記各実施の形態においては、上記ペン７の先端には、各信号配線１２,３２と容量結合した先端電極を設けて、信号配線１２,３２の電圧に応じた誘起電圧を得るようにしている。しかしながら、信号配線１２,３２電圧検出方法はこれに限定されるものではなく、誘導結合した先端電極を有するペンによって電流変動として検出しても差し支えない。
【０１０９】
また、上記各実施の形態においては、上記位置検出期間をｘ検出期間とｙ検出期間とに時分割し、ｘ検出期間にはｘ座標検出用の位置情報信号を印加し、ｙ検出期間にはｙ座標検出用の位置情報信号を印加するようにしている。しかしながら、この発明はこれに限定されるものではなく、ｘ座標情報とｙ座標情報とを有する位置情報信号を１回だけ印加してｘ座標とｙ座標とを同時に検出するようにしても構わない。例えば、上記ｘ座標情報としては複数ビットのディジタル値を用い、ｙ座標情報としては上記ディジタル値を表わすパルス信号の減衰波高値を用いることができる。
【０１１０】
また、上記各実施の形態においては、この発明を、上記ＴＦＴ基板２１,３５上に基準配線１３と走査線１４と画素電極１５とＴＦＴ１７を形成する一方、対向基板２２,４１上に信号配線１２,３２を形成する所謂対向ソース構造の入出力一体型表示装置に適用している。しかしながら、この発明はこれに限定されるものではない。例えば、位置検出期間において、表示パネルの行線および列線を走査することなくペンによる入力位置を１フレームの非表示期間内に極短時間に検出ことを目的とするのであれば、上述した特開平６‐３１４１６５号公報のごとくＴＦＴ基板上に走査線,信号線,画素電極およびＴＦＴを形成する一方、対向基板上に対向電極を形成する表示一体型タブレット装置にも適用可能である。さらには、ガラス基板上に平行に形成された複数のセグメント電極とガラス基板上に平行に形成された複数のコモン電極とを直交させると共に両基板間に液晶を挟持し、上記両電極の交差領域で成る画素に両電極間の電圧に応じて画像を表示する所謂デューティタイプの表示一体型タブレット装置にも適用可能である。
【０１１１】
【発明の効果】
以上より明らかなように、第１の発明の入出力一体型表示装置は、非表示期間には、位置情報制御手段によって総ての信号配線に同時に位置情報信号を入力し、位置情報信号検知手段によって先端部の近傍に位置する信号配線に入力された位置情報信号を検知し、この検知された位置情報信号に基づいて位置検出手段によって上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出するので、上記液晶表示パネルの走査線および信号配線を走査することなく、１フレームの非表示期間内に極単時間で上記位置検出を行うことができる。
【０１１２】
さらに、上記信号配線をＩＴＯ膜等で第２絶縁基板上に形成すれば、上記第１絶縁基板を表側(上側)にした場合に、前面から入射される外光等の光が上記信号配線で反射されるのを極少なくでき、外光が存在する個所におけるコントラストの低下による表示品位の低下を抑制することができる。
【０１１３】
さらに、上記液晶表示パネルに画像を表示する表示制御手段に、上記複数の信号配線に同時に位置情報信号を入力する位置情報制御手段を加えるだけでよく、周辺回路の変更を少なく抑えることができる。したがって、入力位置検出機能を付加したことによるコスト上昇も最小限に抑えることができるのである。
【０１１４】
さらに、上記第１絶縁基板上に上記行方向に延在して上記第２絶縁基板上の複数の信号配線の一端部の夫々と容量結合した共通線を備え、上記共通線に印加されたパルスに起因して各信号配線に生じて上記共通線側からの距離に応じて減衰する振幅を有する電圧信号を、上記液晶表示パネル上における列方向の位置を表わす第２位置情報信号とするので、上記位置検出手段は、上記位置情報信号検知手段によって検知された位置情報信号に基づく振幅の値に係数を掛けるだけの簡単な処理で、上記液晶表示パネル上における行方向の位置を得ることができる。
【０１１５】
さらに、上記信号配線はストライプ状に形成されているため広がり抵抗は生じない。したがって、上記液晶表示パネル上における列方向の位置を正確に求めることができる。
【０１１６】
また、１実施例の入出力一体型表示装置は、上記共通線を上記基準配線と電気的に接続したので、上記表示期間に上記基準配線を所定レベルの電圧に保つ手段と上記非表示期間に上記共通線にパルスを印加する手段とを兼用することができる。したがって、上記位置情報制御手段の構成を簡単にできる。
【０１１７】
また、１実施例の入出力一体型表示装置は、上記位置情報制御手段を、列方向の位置検出時に上記共通線にパルスを印加する際に、上記複数の信号配線の他端には中間調表示電圧を印加するようにしたので、所謂１Ｈライン反転駆動の場合でも、上記信号配線の基準電圧を定電圧に保つことができる。したがって、上記第２位置情報信号に、位置情報(上記電位の変化)以外の信号によるノイズが乗ることを防止できる。
【０１１８】
また、１実施例の入出力一体型表示装置は、上記位置情報制御手段によって、電源と上記共通線との間に設けられたスイッチング手段を断続して上記共通線に印加するパルスを発生させるので、立ち上がりが急峻なパルスを印加することができる。したがって、上記パルスに起因して各信号配線に生ずる電位の変化をより大きくでき、精度良く列方向の位置を検出できる。
【０１１９】
また、第２の発明の入出力一体型表示装置は、上記第１絶縁基板上に上記行方向に延在して上記第２絶縁基板上の複数の信号配線の一端部の夫々とスイッチング手段を介して接続された共通線を備えて、上記スイッチング手段がオンされて上記共通線に印加されたパルスに起因して各信号配線に生じ、上記共通線側からの距離に応じて減衰する振幅を有するパルス信号を、上記液晶表示パネル上における列方向の位置を表わす第２位置情報信号とするので、上記位置検出手段は、上記位置情報信号検知手段によって検知された位置情報信号に基づく振幅の値に係数を掛けるだけの簡単な処理で、上記液晶表示パネル上における列方向の位置を得ることができる。
【０１２０】
さらに、上記信号配線はストライプ状に形成されているため広がり抵抗は生じない。したがって、上記液晶表示パネル上における列方向の位置を正確に求めることができる。
【０１２１】
また、第３の発明の入出力一体型表示装置は、上記第１絶縁基板上に上記行方向に延在して上記第２絶縁基板上の複数の信号配線の一端部の夫々とスイッチング手段を介して接続された共通線を備えて、上記スイッチング手段がオンされて上記複数の信号配線の他端に印加され、上記他端側からの距離に応じて減衰する振幅を有するパルス信号を、上記第２位置情報信号とするので、上記位置検出手段は、上記位置情報信号検知手段によって検知された位置情報信号に基づく振幅の値に係数を掛けるだけの簡単な処理で、上記液晶表示パネル上における列方向の位置を得ることができる。
【０１２２】
さらに、上記信号配線はストライプ状に形成されているため広がり抵抗は生じない。したがって、上記液晶表示パネル上における列方向の位置を正確に求めることができる。
【０１２３】
また、１実施例の入出力一体型表示装置は、上記位置情報信号検知手段に、先端部の近傍に位置する上記信号配線と容量結合する導体を設けたので、上記第１位置情報信号および第２位置情報信号が有する上記液晶表示パネル上における位置に応じた電圧情報を、上記位置情報信号検知手段によって電圧の変動として検知することができる。
【０１２４】
また、１実施例の入出力一体型表示装置は、上記位置情報信号検知手段に、先端部の近傍に位置する上記信号配線と誘導結合する導体を設けたので、上記第１位置情報信号および第２位置情報信号が有する上記液晶表示パネル上における位置に応じた電圧情報を、上記位置情報信号検知手段によって電流の変動として検知することができる。
【０１２５】
また、１実施例の発明の入出力一体型表示装置は、上記位置情報信号検知手段の先端位置を検出する期間以外は、上記位置検出手段に対する電源の供給を停止するので、消費電力の低減を図ることができる。
【図面の簡単な説明】
【図１】 この発明の入出力一体型タブレット装置におけるブロック図である。
【図２】 図１における表示パネルの等価回路図である。
【図３】 表示パネルにおける１画素分の平面図である。
【図４】 表示パネルにおける２画素分の斜視図である。
【図５】 表示パネルにおける入力位置検出系の説明図である。
【図６】 図５における領域Ａの拡大断面図である。
【図７】 １フレーム期間のうちの表示期間,非表示期間,ｘ検出期間,ｙ検出期間および休止期間の説明図である。
【図８】 ゲート駆動回路側から各信号配線までの距離と位置情報信号の波高値との関係を示す図である。
【図９】 図８に「ａ」で示す距離と波高値との関係の場合に信号配線に印加されるパルスの波高値の一例を示す図である。
【図１０】 ゲート駆動回路側から各信号配線までの距離と位置情報信号のディジタル値との関係を示す図である。
【図１１】 図１における座標検出回路によるデジタル情報の再現方法の説明図である。
【図１２】 グレーコードの説明図である。
【図１３】 図５に示す入力位置検出系によるｙ座標検出の原理と信号配線に発生する電位変化の説明図である。
【図１４】 共通線への入力パルスの立ち上がり時間の鈍りが信号配線の電位変化に及ぼす影響の説明図である。
【図１５】 図６とは異なる信号配線と共通線とで形成する容量の断面図である。
【図１６】 グレーコードの場合にｘ方向に同じ値が連続する個数がビット毎に異なることの説明図である。
【図１７】 各ビット毎に信号配線に印加する電圧とペンの先端電極に誘起される誘導電圧との関係を示す図である。
【図１８】 図５とは異なる表示パネルにおける入力位置検出系の説明図である。
【図１９】 図１８における領域Ｂの拡大断面図である。
【図２０】 図１８に示す入力位置検出系によるｙ座標検出の原理と信号配線に発生する電位変化の説明図である。
【図２１】 ペン先端と表示パネル表面との摩擦による静電気等に起因する誘導電圧信号の電圧変動の説明図である。
【図２２】 誘導電圧信号の電圧変動に起因するペンの先端軌跡と検出座標の軌跡とのずれを示す図である。
【図２３】 誘導電圧信号波形の各部の説明図である。
【図２４】 誘導電圧信号に電圧変動が生じても正しく振幅値を求めることができる座標検出方法の説明図である。
【図２５】 誘導電圧信号に電圧変動が生じた場合の振幅値変動の説明図である。
【図２６】 図２４に示す座標検出方法によるペンの先端軌跡および検出座標の軌跡を示す図である。
【図２７】 誘導電圧信号に歪が生じた場合に生ずる検出値変動の説明図である。
【図２８】 誘導電圧信号の振幅変化に伴って生ずるピーク位置変動の説明図である。
【図２９】 誘導電圧信号のピーク位置変動に起因するペンの先端軌跡と検出座標の軌跡とのずれを示す図である。
【図３０】 誘導電圧信号にピーク位置変動が生じても正しく振幅値を求めることができる座標検出方法の説明図である。
【図３１】 図２４および図３０とは異なる座標検出方法の説明図である。
【図３２】 図２４,図３０および図３１とは異なる座標検出方法の説明図である。
【符号の説明】
１…表示パネル、
１a,３１a…表示領域、
２…ゲート駆動回路、
３,４３…ソース駆動回路、
４…表示制御回路、
５,４４…パルス発生回路、
６…位置情報制御回路、
７…ペン、
８…座標検出回路、
９…基準配線駆動回路、
１１…液晶容量、
１２,３２…信号配線、
１３…基準配線、
１４…走査線、
１５…画素電極、
１７…ＴＦＴ、
２１,３５…ＴＦＴ基板、
２２,４１…対向基板、
２８,３３…共通線、
２９…液晶層、
３０…容量、
３４…トランジスタ、
３９,５２…異方性導電膜、
５１…上部電極、
５４…ゲート絶縁膜、
６１,６４〜６９,７１〜７８,８１…誘導電圧信号、
６２,７９,８２…電圧定常期間、
６３,８０,８３…電圧変動期間。
Claims (10)
- マトリクス状に配置された画素電極と、マトリクス状に配置されて上記画素電極に接続されたスイッチング素子と、行方向に配列された各スイッチング素子の制御端子に共通に接続された複数の走査線と、行方向に配列された各画素電極に各スイッチング素子を介して共通に接続された複数の基準配線が形成された第１絶縁基板と、列行方向に配列された各画素電極に共通に対向したストライプ状の複数の信号配線が形成された第２絶縁基板と、上記第１絶縁基板と第２絶縁基板との間に挟持された液晶層を有する液晶表示パネルと、
表示期間に、上記複数の走査線に走査信号を入力して行単位で上記スイッチング素子をオンして上記画素電極を基準配線に接続する一方、上記複数の信号配線に表示データに従って電圧を入力して上記基準配線に接続された画素電極と上記信号配線との間に上記表示データに応じた表示電圧を印加する表示制御手段と、
非表示期間に、上記複数の信号配線に上記液晶表示パネル上の位置を表わす位置情報信号を同時に入力する位置情報制御手段と、
先端部の近傍に位置する上記信号配線に入力された位置情報信号を検知する位置情報信号検知手段と、
上記位置情報信号検知手段によって検知された位置情報信号に基づいて、上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出する位置検出手段
を備えた入出力一体型表示装置において、
上記第１絶縁基板上に上記行方向に延在して形成されると共に、上記第２絶縁基板上に形成された上記複数の信号配線の一端部の夫々と容量結合している共通線を備えると共に、
上記位置情報信号は、上記液晶表示パネル上における行方向の位置を表わす第１位置情報信号と列方向の位置を表わす第２位置情報信号とから成り、
上記第２位置情報信号は、上記共通線に印加されたパルスに起因して各信号配線に生ずると共に、上記共通線側から順次減衰した振幅を有する電圧信号である
ことを特徴とする入出力一体型表示装置。 - 請求項１に記載の入出力一体型表示装置において、
上記共通線は、上記基準配線と電気的に接続されていることを特徴とする入出力一体型表示装置。 - 請求項１に記載の入出力一体型表示装置において、
上記位置情報制御手段は、上記共通線にパルスを印加する際に、上記複数の信号配線の他端には中間調表示電圧を印加するようになっていることを特徴とする入出力―体型表示装置。 - 請求項１に記載の入出力一体型表示装置において、
上記位置情報制御手段は、上記共通線に印加するパルスを、電源と上記共通線との間に設けられたスイッチング手段を断続することによって発生させるようになっていることを特徴とする入出力一体型表示装置。 - マトリクス状に配置された画素電極と、マトリクス状に配置されて上記画素電極に接続されたスイッチング素子と、行方向に配列された各スイッチング素子の制御端子に共通に接続された複数の走査線と、行方向に配列された各画素電極に各スイッチング素子を介して共通に接続された複数の基準配線が形成された第１絶縁基板と、列行方向に配列された各画素電極に共通に対向したストライプ状の複数の信号配線が形成された第２絶縁基板と、上記第１絶縁基板と第２絶縁基板との間に挟持された液晶層を有する液晶表示パネルと、
表示期間に、上記複数の走査線に走査信号を入力して行単位で上記スイッチング素子をオンして上記画素電極を基準配線に接続する一方、上記複数の信号配線に表示データに従って電圧を入力して上記基準配線に接続された画素電極と上記信号配線との間に上記表示 データに応じた表示電圧を印加する表示制御手段と、
非表示期間に、上記複数の信号配線に上記液晶表示パネル上の位置を表わす位置情報信号を同時に入力する位置情報制御手段と、
先端部の近傍に位置する上記信号配線に入力された位置情報信号を検知する位置情報信号検知手段と、
上記位置情報信号検知手段によって検知された位置情報信号に基づいて、上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出する位置検出手段
を備えた入出力一体型表示装置において、
上記第１絶縁基板上に上記行方向に延在して形成されると共に、上記第２絶縁基板上に形成された上記複数の信号配線の一端部の夫々とスイッチング手段を介して接続された共通線を備えると共に、
上記位置情報信号は、上記液晶表示パネル上における行方向の位置を表わす第１位置情報信号と列方向の位置を表わす第２位置情報信号とから成り、
上記第２位置情報信号は、上記位置情報制御手段によって上記スイッチング手段がオンされた後上記共通線に印加されたパルスに起因して各信号配線に生ずると共に、上記共通線側から順次減衰した振幅を有するパルス信号である
ことを特徴とする入出力一体型表示装置。 - マトリクス状に配置された画素電極と、マトリクス状に配置されて上記画素電極に接続されたスイッチング素子と、行方向に配列された各スイッチング素子の制御端子に共通に接続された複数の走査線と、行方向に配列された各画素電極に各スイッチング素子を介して共通に接続された複数の基準配線が形成された第１絶縁基板と、列行方向に配列された各画素電極に共通に対向したストライプ状の複数の信号配線が形成された第２絶縁基板と、上記第１絶縁基板と第２絶縁基板との間に挟持された液晶層を有する液晶表示パネルと、
表示期間に、上記複数の走査線に走査信号を入力して行単位で上記スイッチング素子をオンして上記画素電極を基準配線に接続する一方、上記複数の信号配線に表示データに従って電圧を入力して上記基準配線に接続された画素電極と上記信号配線との間に上記表示データに応じた表示電圧を印加する表示制御手段と、
非表示期間に、上記複数の信号配線に上記液晶表示パネル上の位置を表わす位置情報信号を同時に入力する位置情報制御手段と、
先端部の近傍に位置する上記信号配線に入力された位置情報信号を検知する位置情報信号検知手段と、
上記位置情報信号検知手段によって検知された位置情報信号に基づいて、上記液晶表示パネル上における上記位置情報信号検知手段の先端位置を検出する位置検出手段
を備えた入出力一体型表示装置において、
上記第１絶縁基板上に上記行方向に延在して形成されると共に、上記第２絶縁基板上に形成された上記複数の信号配線の一端部の夫々とスイッチング手段を介して接続された共通線を備えると共に、
上記位置情報信号は、上記液晶表示パネル上における行方向の位置を表わす第１位置情報信号と列方向の位置を表わす第２位置情報信号とから成り、
上記第２位置情報信号は、上記位置情報制御手段によって上記スイッチング手段がオンされた後上記複数の信号配線の他端に印加されると共に、上記他端側から順次減衰した振幅を有するパルス信号である
ことを特徴とする入出力一体型表示装置。 - 請求項１乃至請求項６の何れか一つに記載の入出力一体型表示装置において、
上記位置情報信号検知手段は、先端部の近傍に位置する上記信号配線と容量結合する導体を備えていることを特徴とする入出力一体型表示装置。 - 請求項１乃至請求項６の何れか一つに記載の入出力一体型表示装置において、
上記位置情報信号検知手段は、先端部の近傍に位置する上記信号配線と誘導結合する導体を備えていることを特徴とする入出力一体型表示装置。 - 請求項１乃至請求項８の何れか一つに記載の入出力一体型表示装置において、
上記第１位置情報信号の入力および上記液晶表示パネル上における行方向の位置の検出と、上記第２位置情報信号の入力および上記液晶表示パネル上における列方向の位置の検出とは、時系列に行われるようになっていることを特徴とする入出力一体型表示装置。 - 請求項１乃至請求項９の何れか一つに記載の入出力一体型表示装置において、
上記位置情報信号検知手段の先端位置を検出する期間以外は、上記位置検出手段に対する電源の供給を停止するようになっていることを特徴とする入出力一体型表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017151A JP3987729B2 (ja) | 2001-09-11 | 2002-01-25 | 入出力一体型表示装置 |
| KR10-2002-0054950A KR100525499B1 (ko) | 2001-09-11 | 2002-09-11 | 입출력 일체형 표시장치 |
| US10/238,896 US7075521B2 (en) | 2001-09-11 | 2002-09-11 | Input-output integrated type display device |
| TW91120732A TW574667B (en) | 2001-09-11 | 2002-09-11 | Input-output integrated type display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001274945 | 2001-09-11 | ||
| JP2001-274945 | 2001-09-11 | ||
| JP2002017151A JP3987729B2 (ja) | 2001-09-11 | 2002-01-25 | 入出力一体型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003162374A JP2003162374A (ja) | 2003-06-06 |
| JP3987729B2 true JP3987729B2 (ja) | 2007-10-10 |
Family
ID=26621991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002017151A Expired - Fee Related JP3987729B2 (ja) | 2001-09-11 | 2002-01-25 | 入出力一体型表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7075521B2 (ja) |
| JP (1) | JP3987729B2 (ja) |
| KR (1) | KR100525499B1 (ja) |
| TW (1) | TW574667B (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100970958B1 (ko) | 2003-11-04 | 2010-07-20 | 삼성전자주식회사 | 터치 스크린 기능을 갖는 액정 표시 장치 및 그의 제조 방법 |
| JP4556420B2 (ja) * | 2003-11-28 | 2010-10-06 | 富士ゼロックス株式会社 | 座標入力装置 |
| KR101152136B1 (ko) | 2005-10-26 | 2012-06-15 | 삼성전자주식회사 | 접촉 감지 기능이 있는 표시 장치 |
| US7812827B2 (en) | 2007-01-03 | 2010-10-12 | Apple Inc. | Simultaneous sensing arrangement |
| US20090009483A1 (en) * | 2007-06-13 | 2009-01-08 | Apple Inc. | Single-chip touch controller with integrated drive system |
| US7876311B2 (en) * | 2007-06-13 | 2011-01-25 | Apple Inc. | Detection of low noise frequencies for multiple frequency sensor panel stimulation |
| US8493331B2 (en) | 2007-06-13 | 2013-07-23 | Apple Inc. | Touch detection using multiple simultaneous frequencies |
| US8605050B2 (en) * | 2007-08-21 | 2013-12-10 | Tpk Touch Solutions (Xiamen) Inc. | Conductor pattern structure of capacitive touch panel |
| WO2009133559A2 (en) * | 2008-04-30 | 2009-11-05 | N-Trig Ltd. | Multi-touch detection |
| CN101634917B (zh) * | 2008-07-21 | 2013-04-24 | 智点科技（深圳）有限公司 | 一种触控式平板显示器 |
| US9606663B2 (en) | 2008-09-10 | 2017-03-28 | Apple Inc. | Multiple stimulation phase determination |
| US8592697B2 (en) | 2008-09-10 | 2013-11-26 | Apple Inc. | Single-chip multi-stimulus sensor controller |
| US9348451B2 (en) | 2008-09-10 | 2016-05-24 | Apple Inc. | Channel scan architecture for multiple stimulus multi-touch sensor panels |
| TWI368773B (en) * | 2008-10-29 | 2012-07-21 | Chunghwa Picture Tubes Ltd | Touch display panel |
| JP2010211116A (ja) * | 2009-03-12 | 2010-09-24 | Hitachi Displays Ltd | タッチパネル内蔵表示装置 |
| WO2010105507A1 (zh) | 2009-03-20 | 2010-09-23 | 宸鸿科技(厦门)有限公司 | 电容式触控电路图形及其制法 |
| US9036650B2 (en) * | 2009-09-11 | 2015-05-19 | Apple Inc. | Automatic low noise frequency selection |
| US8743095B2 (en) * | 2009-09-30 | 2014-06-03 | Sharp Kabushiki Kaisha | Electronic apparatus and display panel |
| US8797306B2 (en) * | 2010-01-08 | 2014-08-05 | Sharp Kabushiki Kaisha | Display device with optical sensors |
| WO2012063788A1 (ja) * | 2010-11-10 | 2012-05-18 | シャープ株式会社 | 表示装置 |
| US9310923B2 (en) | 2010-12-03 | 2016-04-12 | Apple Inc. | Input device for touch sensitive devices |
| CN102156565B (zh) * | 2010-12-31 | 2014-11-05 | 深圳超多维光电子有限公司 | 显示设备、方法和裸眼立体显示装置 |
| CN102866794A (zh) | 2011-06-15 | 2013-01-09 | 宸鸿光电科技股份有限公司 | 触控感测层及其制造方法 |
| US9329703B2 (en) | 2011-06-22 | 2016-05-03 | Apple Inc. | Intelligent stylus |
| US8928635B2 (en) * | 2011-06-22 | 2015-01-06 | Apple Inc. | Active stylus |
| CN102654664B (zh) * | 2011-09-13 | 2015-01-07 | 北京京东方光电科技有限公司 | 内嵌电容式触控面板及其制备方法 |
| US9652090B2 (en) | 2012-07-27 | 2017-05-16 | Apple Inc. | Device for digital communication through capacitive coupling |
| US9557845B2 (en) | 2012-07-27 | 2017-01-31 | Apple Inc. | Input device for and method of communication with capacitive devices through frequency variation |
| KR101617143B1 (ko) * | 2012-12-19 | 2016-05-02 | 엘지디스플레이 주식회사 | 디스플레이 장치 및 디스플레이 장치의 터치 인식 방법 |
| US10048775B2 (en) | 2013-03-14 | 2018-08-14 | Apple Inc. | Stylus detection and demodulation |
| US10067580B2 (en) | 2013-07-31 | 2018-09-04 | Apple Inc. | Active stylus for use with touch controller architecture |
| US9347833B2 (en) * | 2013-10-10 | 2016-05-24 | Qualcomm Incorporated | Infrared touch and hover system using time-sequential measurements |
| US10061449B2 (en) | 2014-12-04 | 2018-08-28 | Apple Inc. | Coarse scan and targeted active mode scan for touch and stylus |
| US10474277B2 (en) | 2016-05-31 | 2019-11-12 | Apple Inc. | Position-based stylus communication |
| CN109239955A (zh) * | 2018-11-20 | 2019-01-18 | 惠科股份有限公司 | 一种显示面板的测量方法、***及显示装置 |
| US11742450B2 (en) * | 2020-08-31 | 2023-08-29 | X Display Company Technology Limited | Hybrid electro-optically controlled matrix-addressed systems |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0445481A (ja) * | 1990-04-27 | 1992-02-14 | Nippon Telegr & Teleph Corp <Ntt> | タブレット機能付きディスプレイ装置 |
| JPH05324164A (ja) * | 1992-03-17 | 1993-12-07 | Mitsubishi Electric Corp | 位置検出装置 |
| JPH06250787A (ja) * | 1993-02-25 | 1994-09-09 | Toshiba Corp | 座標入力機能付き表示装置 |
| JPH06314165A (ja) | 1993-04-30 | 1994-11-08 | Sharp Corp | 表示一体型タブレット装置およびその駆動方法 |
| JPH0749669A (ja) * | 1993-08-06 | 1995-02-21 | Hitachi Ltd | マトリクスパネルの座標位置検出法 |
| JPH0764720A (ja) * | 1993-08-26 | 1995-03-10 | Toshiba Corp | Ｌｃｄ一体型タブレット装置 |
| JP3368628B2 (ja) * | 1993-08-31 | 2003-01-20 | 双葉電子工業株式会社 | ディスプレイ一体型タブレット |
| EP0644505B1 (en) * | 1993-09-17 | 2000-03-08 | Hitachi, Ltd. | Display device having a coordinate input mechanism |
| JP3310082B2 (ja) * | 1993-12-24 | 2002-07-29 | シャープ株式会社 | 液晶表示装置および液晶一体型タブレットにおける座標検出方法 |
| CN1043691C (zh) * | 1994-02-21 | 1999-06-16 | 松下电器产业株式会社 | 显示器整体型坐标输入装置 |
| JP3186946B2 (ja) * | 1994-05-31 | 2001-07-11 | シャープ株式会社 | 座標検出装置 |
| JP2626595B2 (ja) | 1994-11-17 | 1997-07-02 | 日本電気株式会社 | アクティブマトリクス型液晶ディスプレイ一体型タブレット及びその駆動方法 |
| US5856639A (en) * | 1995-08-28 | 1999-01-05 | Calcomp Inc. | Pointer position detection system using a signal processor in the pointer |
| US6266117B1 (en) * | 1995-09-14 | 2001-07-24 | Hiatchi, Ltd | Active-matrix liquid crystal display |
| JPH09251152A (ja) * | 1996-03-18 | 1997-09-22 | Toshiba Corp | 表示装置一体型ペン位置検出装置 |
| KR100219573B1 (ko) * | 1996-08-05 | 1999-09-01 | 윤종용 | 감광성 고분자 화합물 및 이를 포함하는 포토레지스트 조성물 |
| US5841274A (en) * | 1997-01-29 | 1998-11-24 | Mitutoyo Corporation | Induced current absolute position transducer using a code-track-type scale and read head |
| JP3817012B2 (ja) * | 1997-03-25 | 2006-08-30 | 松下電器産業株式会社 | 座標検出機能付液晶表示装置とその駆動回路 |
| US6208394B1 (en) * | 1997-11-27 | 2001-03-27 | Sharp Kabushiki Kaisha | LCD device and method for fabricating the same having color filters and a resinous insulating black matrix on opposite sides of a counter electrode on the same substrate |
| JPH11249813A (ja) * | 1998-03-03 | 1999-09-17 | Sharp Corp | 表示一体型座標入力装置 |
-
2002
- 2002-01-25 JP JP2002017151A patent/JP3987729B2/ja not_active Expired - Fee Related
- 2002-09-11 KR KR10-2002-0054950A patent/KR100525499B1/ko not_active IP Right Cessation
- 2002-09-11 US US10/238,896 patent/US7075521B2/en not_active Expired - Fee Related
- 2002-09-11 TW TW91120732A patent/TW574667B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW574667B (en) | 2004-02-01 |
| JP2003162374A (ja) | 2003-06-06 |
| US7075521B2 (en) | 2006-07-11 |
| KR20030022747A (ko) | 2003-03-17 |
| US20030048261A1 (en) | 2003-03-13 |
| KR100525499B1 (ko) | 2005-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3987729B2 (ja) | 入出力一体型表示装置 | |
| US8970517B2 (en) | Display device having touch screen panel that offsets induction voltage induced in common electrode | |
| JP2534422B2 (ja) | 表示一体型タブレット装置 | |
| US9483987B2 (en) | Embedded touch screen | |
| KR101778731B1 (ko) | 터치센서를 가지는 표시장치와 그 구동방법 | |
| JP5281783B2 (ja) | 表示装置及びその駆動方法 | |
| KR20040022243A (ko) | 터치 센서, 터치 센서가 부착된 표시 장치, 및 위치데이터 생성 방법 | |
| EP0622754B1 (en) | Display-integrated type tablet device with high co-ordinate detection accuracy and method for driving the same | |
| US9389743B2 (en) | Information input device, information input method, information input/output device, and information input program | |
| JP2011014109A (ja) | 表示装置及び表示装置の駆動方法 | |
| KR101085089B1 (ko) | 레벨시프트를 이용한 정전식 터치 검출수단, 검출방법 및 터치스크린패널과, 그러한 정전식 터치스크린패널을 내장한 표시장치 | |
| JP2007304342A (ja) | 表示装置 | |
| CN111381409A (zh) | 驱动电路、显示面板和显示装置 | |
| JP2008097051A (ja) | 表示装置 | |
| JP3014716B2 (ja) | 入力表示一体型ディスプレイ装置 | |
| JP2013257908A (ja) | 表示装置及び表示装置の駆動方法 | |
| JP3465831B2 (ja) | ディスプレイ一体型座標入力装置 | |
| CN114690943A (zh) | 触摸显示设备、触摸驱动电路和显示面板 | |
| JPH04337824A (ja) | 表示一体型タブレット | |
| JP3329028B2 (ja) | 座標検出装置付き表示装置 | |
| KR20210081786A (ko) | 표시 장치 | |
| JPH03294919A (ja) | タブレット機能付き表示装置 | |
| KR100393041B1 (ko) | 통합 디지타이징 시스템 | |
| JPH06168066A (ja) | 表示一体型タブレット装置 | |
| JP2747429B2 (ja) | 表示一体型タブレット装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |