CN102569428B - 纵向电压控制变容器及其制备方法 - Google Patents

纵向电压控制变容器及其制备方法 Download PDF

Info

Publication number
CN102569428B
CN102569428B CN201010598472.3A CN201010598472A CN102569428B CN 102569428 B CN102569428 B CN 102569428B CN 201010598472 A CN201010598472 A CN 201010598472A CN 102569428 B CN102569428 B CN 102569428B
Authority
CN
China
Prior art keywords
substrate
polysilicon
epitaxial loayer
doping content
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010598472.3A
Other languages
English (en)
Other versions
CN102569428A (zh
Inventor
金勤海
陈正嵘
沈浩峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010598472.3A priority Critical patent/CN102569428B/zh
Publication of CN102569428A publication Critical patent/CN102569428A/zh
Application granted granted Critical
Publication of CN102569428B publication Critical patent/CN102569428B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种纵向电压控制变容器,其包括衬底,所述衬底上有和衬底具有相同掺杂类型的外延层,所述外延层中至少包含一个沟槽,所述沟槽的内壁和所述外延层上表面覆盖有介电层,多晶硅填充在所述沟槽和所述外延层上表面,所述多晶硅通过金属连接形成电压控制变容器的一个电极,衬底背面通过金属淀积形成电压控制变容器的另一个电极。上述结构,使得两电极间的介电层面积变大,电容值调节范围变大。本发明还公开了一种纵向电压控制变容器的制备方法。

Description

纵向电压控制变容器及其制备方法
技术领域
本发明涉及一种纵向电压控制变容器,特别涉及一种具有沟槽的纵向电压控制变容器。
背景技术
锁相环在模拟电路和射频电路中有着极其广泛的应用。而电压控制变容器是锁相环中的一个关键器件,其电容值可调节范围对锁相环的性能起着至关重要的影响。
现有技术中主要有两种电压控制变容器结构。一种是采用MOS电容,其中半导体衬底S(例如硅)经过轻掺杂,在金属/多晶硅栅和衬底间加上偏压,衬底形成耗尽层,电压调节耗尽宽度从而调节变容器电容值。另一种是采用PN结结构,通过其反向偏压调节结耗尽区的宽度来调节变容器的电容值。这两种变容器的调节范围都能通过改变结构来改善。
发明内容
本发明要解决的技术问题是提供一种纵向电压控制变容器,其能提高变容器中电容值的调节范围。
为解决上述技术问题,本发明的纵向电压控制变容器:包括衬底,所述衬底上有和衬底具有相同导电类型的外延层,所述外延层中至少包含一个沟槽,所述沟槽的内壁和所述外延层上表面覆盖有介电层,多晶硅填充在所述沟槽和所述外延层上表面,所述多晶硅通过金属连接形成电压控制变容器的一个电极,衬底背面通过金属淀积形成电压控制变容器的另一个电极。
本发明还提供一种纵向电压控制变容器的制备方法,其包括如下步骤:
(1)在衬底上生长和衬底具有相同导电类型的外延层;
(2)采用光刻和刻蚀工艺,在所述外延层内形成至少一个沟槽;
(3)在所述沟槽内壁和所述外延层的上表面覆盖介电层;
(4)多晶硅淀积以填充所述沟槽,并在所述外延层上形成预定厚度;
(5)将多晶硅通过金属引出形成一个电极,后在衬底背面淀积金属形成另一个电极。
本发明的纵向电压控制变容器的结构中,引入了沟槽概念,使得两电极间的氧化硅面积变大,电容值调节范围变大。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1为本发明的纵向电压控制变容器的结构示意图;
图2为本发明的纵向电压控制变容器制备流程图;
图3为实施本发明的流程中形成沟槽后的结构示意图;
图4为实施本发明的流程中氧化硅形成后的结构示意图;
图5为实施本发明的流程中多晶硅淀积后的结构示意图。
具体实施方式
本发明的纵向电压控制变容器,其结构为:包括衬底,衬底上有和衬底具有相同导电类型的外延层,外延层中至少包含一个沟槽,沟槽的内壁和外延层上表面覆盖有介电层,多晶硅填充在沟槽和外延层上表面,多晶硅通过金属连接形成电压控制变容器的一个电极,衬底背面通过金属淀积形成电压控制变容器的另一个电极。衬底一般可为硅衬底,介电层为氧化硅层,可用热氧氧化法来形成。因衬底和多晶硅需要通过电极引出,故在具体设计中,衬底和多晶硅的掺杂浓度一般要大于外延层的掺杂浓度。
所述衬底的掺杂浓度1014-1016个原子/cm2,所述外延层的掺杂浓度1012-1014个原子/cm2,所述多晶硅的掺杂浓度为1014-1016个原子/cm2。沟槽的宽度为0.1-100微米,深度为0.1-50微米。
在上述结构中引入沟槽,使得两电极间的氧化硅面积变大,电容值调节范围变大。
本发明的纵向电压控制变容器的制备方法,包括如下步骤(见图2):
(1)在衬底上生长和衬底具有相同导电类型的外延层。衬底可选用重掺杂的硅衬底,在硅衬底上外延生长外延层可选轻掺杂的,一般可采用化学气相外延法。外延层的掺杂类型与衬底的掺杂类型相同。
(2)采用光刻和刻蚀工艺,在外延层内形成沟槽(见图3)。沟槽的宽度为0.1-100微米,深度为0.1-50微米。沟槽的个数与所要得到的电容值有关,沟槽越大,可变电容的范围越大。刻蚀一般采用干法刻蚀工艺。
(3)在沟槽内壁和外延层的上表面覆盖介电层(见图4)。该介电层一般选用氧化硅,可采用热氧氧化法,使沟槽内壁和外延层上表面的硅氧化生成氧化硅。
(4)多晶硅淀积以填充沟槽,并在外延层上形成预定厚度(可为100埃-5微米)(见图5)。多晶硅要求掺杂浓度较大,可在淀积的时候进行同步掺杂,也可在淀积完成之后通过离子注入加退火处理来形成。多晶硅超出外延层上的厚度一般可为:0.1-5微米。
(5)将多晶硅通过金属引出形成一个电极,后在衬底背面淀积金属形成另一个电极。考虑到多晶硅层表面的不平整,故可先通过CMP工艺(化学机械研磨工艺)进行多晶硅表面的平整化处理。电极的制作可通过如下步骤来完成:
1)在多晶硅上淀积层间膜,而后刻蚀所述层间膜形成所述多晶硅的接触孔;层间膜一般为氧化硅,通常采用淀积的方法来形成。
2)淀积金属填充接触孔,并形成金属线(即为图1中的正面金属),作为电压控制变容器的一个电极。这里的接触孔填充和金属线可通过一次工艺形成,比如采用大马士革工艺来一次完成接触孔填充和金属线的制作。而在用铝或铝合金作为金属线的工艺中,通常为先采用金属钨来完成接触孔的填充,后淀积铝或铝合金形成金属线。
3)在衬底的背面淀积金属形成电压控制变容器的另一个电极。衬底一般先需要进行减薄处理,后淀积金属(即为图1中的背面金属)形成电极。
上述方法中,衬底的掺杂浓度可为1014-1016个原子/cm2,外延层的掺杂浓度可为1012-1014个原子/cm2,多晶硅的掺杂浓度可为1014-1016个原子/cm2。沟槽的宽度可设为0.1-100微米,深度可设为0.1-50微米。

Claims (9)

1.一种纵向电压控制变容器,其特征在于:包括衬底,所述衬底上有和衬底具有相同导电类型的外延层,所述外延层的掺杂浓度小于所述衬底的掺杂浓度,所述外延层中至少包含一个沟槽,所述沟槽的内壁和所述外延层上表面覆盖有介电层,多晶硅填充在所述沟槽和所述外延层上表面,所述多晶硅通过金属连接形成电压控制变容器的一个电极,衬底背面通过金属淀积形成电压控制变容器的另一个电极。
2.如权利要求1所述的电压控制变容器,其特征在于:所述衬底为硅衬底,所述介电层为氧化硅层。
3.如权利要求1或2所述的电压控制变容器,其特征在于:所述衬底的掺杂浓度为1014-1016个原子/cm3,所述外延层的掺杂浓度为1012-1014个原子/cm3,所述多晶硅的掺杂浓度为1014-1016个原子/cm3
4.如权利要求1或2所述的电压控制变容器,其特征在于:所述沟槽的宽度为0.1-100微米,深度为0.1-50微米。
5.一种纵向电压控制变容器的制备方法,其特征在于,包括如下步骤:
(1)在衬底上生长和衬底具有相同导电类型的外延层;所述外延层的掺杂浓度小于所述衬底的掺杂浓度;
(2)采用光刻和刻蚀工艺,在所述外延层内形成沟槽;
(3)在所述沟槽内壁和所述外延层的上表面覆盖介电层;
(4)多晶硅淀积以填充所述沟槽,并在所述外延层上形成预定厚度;
(5)将多晶硅通过金属引出形成一个电极,后在衬底背面淀积金属形成另一个电极。
6.如权利要求5所述的制备方法,其特征在于:所述步骤(5)具体可为:
1)在所述多晶硅上淀积层间膜,而后刻蚀所述层间膜形成所述多晶硅的接触孔;
2)淀积金属填充所述接触孔并形成金属线,作为所述电压控制变容器的一个电极;
3)在所述衬底的背面淀积金属形成所述电压控制变容器的另一个电极。
7.如权利要求5或6所述的制备方法,其特征在于:所述步骤4中多晶硅在所述外延层上的预定厚度为100埃-5微米。
8.如权利要求5或6所述的制备方法,其特征在于:所述衬底的掺杂浓度为1014-1016个原子/cm3,所述外延层的掺杂浓度为1012-1014个原子/cm3,所述多晶硅的掺杂浓度为1014-1016个原子/cm3
9.如权利要求5或6所述的制备方法,其特征在于:所述沟槽的宽度为0.1-100微米,深度为0.1-50微米。
CN201010598472.3A 2010-12-21 2010-12-21 纵向电压控制变容器及其制备方法 Active CN102569428B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010598472.3A CN102569428B (zh) 2010-12-21 2010-12-21 纵向电压控制变容器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010598472.3A CN102569428B (zh) 2010-12-21 2010-12-21 纵向电压控制变容器及其制备方法

Publications (2)

Publication Number Publication Date
CN102569428A CN102569428A (zh) 2012-07-11
CN102569428B true CN102569428B (zh) 2015-06-03

Family

ID=46414382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010598472.3A Active CN102569428B (zh) 2010-12-21 2010-12-21 纵向电压控制变容器及其制备方法

Country Status (1)

Country Link
CN (1) CN102569428B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1707809A (zh) * 2004-06-08 2005-12-14 Nec化合物半导体器件株式会社 半导体器件
TW200742044A (en) * 2006-04-27 2007-11-01 Tae-Kyung Kim MOS capacitor and method of manufacturing the same
CN100392866C (zh) * 2001-11-15 2008-06-04 通用半导体公司 具有低栅极电荷的沟槽金属氧化物半导体场效应晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020137890A1 (en) * 1997-03-31 2002-09-26 Genentech, Inc. Secreted and transmembrane polypeptides and nucleic acids encoding the same
US6683363B2 (en) * 2001-07-03 2004-01-27 Fairchild Semiconductor Corporation Trench structure for semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100392866C (zh) * 2001-11-15 2008-06-04 通用半导体公司 具有低栅极电荷的沟槽金属氧化物半导体场效应晶体管
CN1707809A (zh) * 2004-06-08 2005-12-14 Nec化合物半导体器件株式会社 半导体器件
TW200742044A (en) * 2006-04-27 2007-11-01 Tae-Kyung Kim MOS capacitor and method of manufacturing the same

Also Published As

Publication number Publication date
CN102569428A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
TWI481031B (zh) 包括溝槽和溝槽內的傳導結構的電子裝置
CN103730372B (zh) 一种可提高器件耐压的超结制造方法
CN102916049B (zh) 包括结型场效应晶体管的半导体器件及其制造方法
CN104769723A (zh) 沟槽栅功率半导体场效应晶体管
TW201906177A (zh) 高電壓電阻器裝置及其形成方法
TW201140835A (en) Electronic device including a buried insulating layer and a vertical conductive structure extending therethrough and a process of forming the same
JP5597217B2 (ja) 半導体装置及びその製造方法
CN105556647B (zh) 半导体装置及其制造方法
CN112103186B (zh) 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN104952928A (zh) 一种栅漏电容缓变的超结功率器件及其制造方法
CN106876449A (zh) 一种沟槽金属-氧化物半导体及其制备方法
CN105590844A (zh) 超结结构深沟槽的制造方法
CN109904152A (zh) 集成肖特基二极管的沟槽mosfet的制备方法
CN105702709A (zh) 沟槽型超级结的制造方法
CN117393438A (zh) 一种碳化硅半导体器件及制作方法
CN102569428B (zh) 纵向电压控制变容器及其制备方法
CN102569426B (zh) Pn结电压控制变容器及其制备方法
JP2003535455A (ja) 単極素子の製造
CN103811491B (zh) 一种可调恒流源集成芯片及制造方法
CN112750695B (zh) 一种沟槽栅igbt器件及其制作方法
CN102610659B (zh) 电压控制变容器及其制备方法
CN112103185B (zh) 一种沟槽mosfet的制造方法及结构
JP5928429B2 (ja) 半導体装置及びその製造方法
CN110223959B (zh) 深浅沟槽的金属氧化物半导体场效应晶体管及其制备方法
CN210837711U (zh) 一种深浅沟槽的金属氧化物半导体场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant