CN102569176A - 制备双大马士革结构的方法 - Google Patents

制备双大马士革结构的方法 Download PDF

Info

Publication number
CN102569176A
CN102569176A CN201210014790XA CN201210014790A CN102569176A CN 102569176 A CN102569176 A CN 102569176A CN 201210014790X A CN201210014790X A CN 201210014790XA CN 201210014790 A CN201210014790 A CN 201210014790A CN 102569176 A CN102569176 A CN 102569176A
Authority
CN
China
Prior art keywords
hard mask
metal hard
dielectric layer
double damask
damask structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210014790XA
Other languages
English (en)
Inventor
姬峰
陈玉文
李磊
胡友存
张亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210014790XA priority Critical patent/CN102569176A/zh
Publication of CN102569176A publication Critical patent/CN102569176A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供的一种制备双大马士革结构的方法，包括以下步骤：在半导体衬底上依次形成刻蚀阻挡层、介质层和第一金属硬掩膜；刻蚀打开第一金属硬掩膜并直至去除部分介质层以形成沟槽；淀积第二金属硬掩膜；刻蚀打开第二金属硬掩膜并直至去除介质层和刻蚀阻挡层以形成通孔；在所述沟槽和通孔内填充金属。本发明的制备双金属硬掩膜的双大马士革结构的方法使用了金属硬掩膜，因此可以很好的控制沟槽和通孔的尺寸，从而减少漏电流，电学性能和可靠性显著提高。

Description

制备双大马士革结构的方法
技术领域
本发明涉及一种制备大马士革的方法，尤其涉及一种制备双大马士革结构的方法。
背景技术
随着集成电路制造技术的不断发展，半导体芯片的特征尺寸不断缩小；同时，随着芯片内的晶体管数不断增加，功能越来越强，芯片的金属连线在越来越细的同时，层次越来越多。这就使得由连线电阻和连线间介质层电容产生的电阻-电容(Rc)延迟对芯片速度的影响越来越大，甚争超过了决定晶休管本身速度的栅延迟。因此设法减少连线电阻及降低连线间电容，已成为进一步提高芯片速度的关键。
为了解决电阻-电容延迟(Rc delay)的问题，业内采取的措施是：(1)使用符合IC工艺的低介电材料(介电常数小于3.0)，使多重金属内连线之间的介电层的介电常数比硅更低，从而降低寄生电容；(2)采用铜取代铝作为半导休元件中互连线的导电材料，降低电阻；与铝相比，铜的电阻系数小，熔点高，抗电致迁移能力强，且能承载更高的电流密度，并且由于铜可以做得更细，因此采用铜制程还可以降低电容和功耗，同时可以提高元件的封装密度。
由于铜难以被刻蚀，因此传统上用于形成铝金属布线的刻蚀技术对于铜来说是不适用的。为此，一种新的被称为双大马士革 (Dual Damascene)结构的布线方式被升发出来。所谓双大马士革结构工艺是指：先在介质层中开出互连沟槽和通孔，然后通过电镀或化学镀铜在互连沟槽和通孔中淀积铜，再利用化学机械抛光(CMP)将过填的铜磨去。
制作双大马士革结构的常用方法一般有以下几种：1、全通孔优先法(Full VIA First)；2、半通孔优先法(Partial VIA First)；3、金属导线优先法(Full Trench First)；4、自对准法(self-alignment)等。
上述几种方法都各自存在优势和不足，尤其对于先进的后段铜制程，随着尺寸越来越小， 关键尺寸（CD）的控制成为关键。另外，电学性能如漏电流（leakage current）的要求，以及可靠性也逐渐成为挑战性的课题；现有方法在控制via CD方面有局限性，via to via之间的space很小，导致电性参数之一，via to via之间的漏电流很大，甚至via之间会连在一起，影响铜互连的可靠性；
因此，本领域的技术人员致力于开发一种改善电性和可靠性的制备双大马士革结构的方法。
发明内容
鉴于上述的现有技术中的问题，本发明所要解决的技术问题是现有的。
本发明提供的一种制备双大马士革结构的方法，包括以下步骤：
步骤1，在半导体衬底上依次形成刻蚀阻挡层、介质层和第一金属硬掩膜；
步骤2，在第一金属硬掩膜上旋涂第一光刻胶，并光刻形成第一光刻图案；
步骤3，刻蚀打开第一金属硬掩膜并直至去除部分介质层以形成沟槽，去除第一光刻胶；
步骤4，淀积第二金属硬掩膜；
步骤5，在所述第二金属硬掩膜上旋涂第二光刻胶，并光刻形成第二光刻图案；
步骤6，刻蚀打开第二金属硬掩膜并直至去除介质层和刻蚀阻挡层以形成通孔，并去除第二光刻胶；
步骤7，在所述沟槽和通孔内填充金属。
在本发明的一个较佳实施方式中，所述步骤7包括：
在所述沟槽和通孔的底部和侧壁处生长金属阻挡层和铜籽晶层；
在所述沟槽和通孔内形成金属互连材料；以及
利用化学机械抛光工艺去除所述介质层上的金属互连材料，留下所述沟槽和通孔内的金属互连材料。
在本发明的另一较佳实施方式中，所述步骤7中的金属阻挡层的材料为TaN或Ta。
在本发明的另一较佳实施方式中，所述步骤1包括在半导体衬底上依次形成刻蚀阻挡层、介质层、介质层保护层和第一金属硬掩膜。
在本发明的另一较佳实施方式中，所述步骤5中在第二光刻胶下还涂覆底部抗反射涂层；步骤6中还包括去除所述底部抗反射涂层。
在本发明的另一较佳实施方式中，所述介质层为低介电常数介质层。
在本发明的另一较佳实施方式中，所述介质层的材料为硅倍半氧烷。
在本发明的另一较佳实施方式中，所述刻蚀阻挡层的材料为氮化硅或碳化硅。
在本发明的另一较佳实施方式中，所述第一金属硬掩膜的材料为TiN或TaN。
在本发明的另一较佳实施方式中，所述第二硬掩膜的材料为TaN、Ta、TiN或Ti。
本发明的制备双大马士革的方法使用了双金属硬掩膜，因此可以很好的控制沟槽和通孔的尺寸，从而减少漏电流，电学性能和可靠性显著提高。
附图说明
图1是本发明的实施例的步骤1中的双大马士革结构的示意图；
图2是本发明的实施例的步骤2中的双大马士革结构的示意图；
图3是本发明的实施例的步骤3中的双大马士革结构的示意图；
图4是本发明的实施例的步骤4中的双大马士革结构的示意图；
图5是本发明的实施例的步骤5中的双大马士革结构的示意图；
图6是本发明的实施例的步骤6中的双大马士革结构的示意图；
图7是本发明的实施例的步骤7中的双大马士革结构的示意图；
图8是本发明的实施例形成的双大马士革结构的示意图。
具体实施方式
以下将结合附图对本发明做具体阐释。
本发明的实施例的制备双大马士革结构的方法，包括以下步骤：
步骤1，如图1中所示，在半导体衬底1上依次形成刻蚀阻挡层2、介质层3、介质层保护层4和第一金属硬掩膜5；优选的，刻蚀阻挡层的材料为氮化硅或碳化硅；第一金属硬掩膜的材料为TiN或TaN。
步骤2，如图2中所示，在第一金属硬掩膜5上旋涂第一光刻胶6，并光刻形成第一光刻图案；
步骤3，如图3中所示，刻蚀打开第一金属硬掩膜5并直至去除部分介质层3以形成沟槽7，去除第一光刻胶6；
步骤4，如图4中所示，淀积第二金属硬掩膜8，优选的，第二硬掩膜的材料为TaN、Ta、TiN或Ti；
步骤5，如图5中所示，在所述第二金属硬掩膜上旋涂第二光刻胶9，并光刻形成第二光刻图案；优选的，在第二光刻胶下还涂覆底部抗反射涂层10；
步骤6，如图6中所示，刻蚀打开第二金属硬掩膜8并直至去除介质层3和刻蚀阻挡层2以形成通孔11，并去除第二光刻胶9和底部抗反射涂层10；
步骤7，如图7中所示，在所述沟槽和通孔的底部和侧壁处生长金属阻挡层和铜籽晶层（图中未示出）；优选的，金属阻挡层的材料为TaN或Ta；
在所述沟槽和通孔内形成金属互连材料12；以及
如图8中所示，利用化学机械抛光工艺去除所述介质层上的金属互连材料，留下所述沟槽和通孔内的金属互连材料12。
本发明的制备双大马士革结构的方法使用了双金属硬掩膜，因此可以很好的控制沟槽和通孔的尺寸，从而减少漏电流，电学性能和可靠性显著提高。
在本发明的实施例中，介质层为低介电常数介质层。优选材料为硅倍半氧烷。
在本发明的实施例中，可以采用化学气相法沉积形成刻蚀阻挡层、介质层、介质层保护层；采用化学气相法或物理气相法沉积第一金属硬掩膜或第二金属硬掩膜。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (10)

1.一种制备双大马士革结构的方法，其特征在于，包括以下步骤：
步骤1，在半导体衬底上依次形成刻蚀阻挡层、介质层和第一金属硬掩膜；
步骤2，在第一金属硬掩膜上旋涂第一光刻胶，并光刻形成第一光刻图案；
步骤3，刻蚀打开第一金属硬掩膜并直至去除部分介质层以形成沟槽，去除第一光刻胶；
步骤4，淀积第二金属硬掩膜；
步骤5，在所述第二金属硬掩膜上旋涂第二光刻胶，并光刻形成第二光刻图案；
步骤6，刻蚀打开第二金属硬掩膜并直至去除介质层和刻蚀阻挡层以形成通孔，并去除第二光刻胶；
步骤7，在所述沟槽和通孔内填充金属。
2.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述步骤7包括：
在所述沟槽和通孔的底部和侧壁处生长金属阻挡层和铜籽晶层；
在所述沟槽和通孔内形成金属互连材料；以及
利用化学机械抛光工艺去除所述介质层上的金属互连材料，留下所述沟槽和通孔内的金属互连材料。
3.如权利要求2所述的制备双大马士革结构的方法，其特征在于，所述步骤7中的金属阻挡层的材料为TaN或Ta。
4.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述步骤1包括在半导体衬底上依次形成刻蚀阻挡层、介质层、介质层保护层和第一金属硬掩膜。
5.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述步骤5中在第二光刻胶下还涂覆底部抗反射涂层；步骤6中还包括去除所述底部抗反射涂层。
6.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述介质层为低介电常数介质层。
7.如权利要求6所述的制备双大马士革结构的方法，其特征在于，所述介质层的材料为硅倍半氧烷。
8.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述刻蚀阻挡层的材料为氮化硅或碳化硅。
9.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述第一金属硬掩膜的材料为TiN或TaN。
10.如权利要求1所述的制备双大马士革结构的方法，其特征在于，所述第二硬掩膜的材料为TaN、Ta、TiN或Ti。
CN201210014790XA 2012-01-18 2012-01-18 制备双大马士革结构的方法 Pending CN102569176A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210014790XA CN102569176A (zh) 2012-01-18 2012-01-18 制备双大马士革结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210014790XA CN102569176A (zh) 2012-01-18 2012-01-18 制备双大马士革结构的方法

Publications (1)

Publication Number Publication Date
CN102569176A true CN102569176A (zh) 2012-07-11

Family

ID=46414250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210014790XA Pending CN102569176A (zh) 2012-01-18 2012-01-18 制备双大马士革结构的方法

Country Status (1)

Country Link
CN (1) CN102569176A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066088A (zh) * 2012-12-21 2013-04-24 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法
CN103681463B (zh) * 2012-09-12 2016-12-21 中芯国际集成电路制造(上海)有限公司 一种双大马士革结构的制备方法
CN109755108A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN110660778A (zh) * 2018-06-28 2020-01-07 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN110890315A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 具有大马士革结构的半导体结构及其制备方法
CN115020225A (zh) * 2022-08-08 2022-09-06 广州粤芯半导体技术有限公司 一种金属硬掩膜一体化刻蚀的方法及装置
US11532511B2 (en) 2018-06-28 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Method for forming semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017817A (en) * 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene
US6211061B1 (en) * 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
CN1493087A (zh) * 2000-12-26 2004-04-28 ����Τ�����ʹ�˾ 消去光刻胶与osg之间的反应的方法
CN102082114A (zh) * 2009-12-01 2011-06-01 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017817A (en) * 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene
US6211061B1 (en) * 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
CN1493087A (zh) * 2000-12-26 2004-04-28 ����Τ�����ʹ�˾ 消去光刻胶与osg之间的反应的方法
CN102082114A (zh) * 2009-12-01 2011-06-01 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681463B (zh) * 2012-09-12 2016-12-21 中芯国际集成电路制造(上海)有限公司 一种双大马士革结构的制备方法
CN103066088A (zh) * 2012-12-21 2013-04-24 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法
CN103066088B (zh) * 2012-12-21 2015-08-19 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法
CN109755108A (zh) * 2017-11-07 2019-05-14 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN109755108B (zh) * 2017-11-07 2021-04-02 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN110660778A (zh) * 2018-06-28 2020-01-07 台湾积体电路制造股份有限公司 半导体结构及其形成方法
US11532511B2 (en) 2018-06-28 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Method for forming semiconductor structure
CN110890315A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 具有大马士革结构的半导体结构及其制备方法
CN115020225A (zh) * 2022-08-08 2022-09-06 广州粤芯半导体技术有限公司 一种金属硬掩膜一体化刻蚀的方法及装置
CN115020225B (zh) * 2022-08-08 2022-12-13 广州粤芯半导体技术有限公司 一种金属硬掩膜一体化刻蚀的方法及装置

Similar Documents

Publication Publication Date Title
US11348832B2 (en) Self-aligned via interconnect structures
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
CN102569176A (zh) 制备双大马士革结构的方法
US7619310B2 (en) Semiconductor interconnect and method of making same
CN105321930B (zh) 过孔及其形成方法
CN102364673A (zh) 一种铜互连的形成方法
CN100358125C (zh) 集成电路中的半导体装置及形成内连线结构的方法
US11244853B2 (en) Fully aligned via interconnects with partially removed etch stop layer
CN108183087B (zh) 用于形成应力降低装置的方法
CN104112734A (zh) 双嵌套铜互连结构及其制作方法
US20190311948A1 (en) Fully aligned via in ground rule region
CN103094197B (zh) 互连结构制造方法
CN1855420A (zh) 一种利用铜选择性淀积的大马士革工艺
CN102324403B (zh) 超低介电常数薄膜铜互连的制作方法
CN102082118A (zh) 制备双大马士革结构的方法
CN102420179A (zh) 超低介电常数薄膜铜互连的制作方法
CN102403263A (zh) 双大马士革结构中的沟槽刻蚀方法
US6621290B1 (en) Characterization of barrier layers in integrated circuit interconnects
CN102376631B (zh) 制备双大马士革结构的方法
CN102969270A (zh) 半导体器件及其制作方法
CN102420212A (zh) 超低介电常数薄膜铜互连结构及其制作方法
TWI761969B (zh) 具有自對準互連之微電子裝置之形成方法及相關裝置及系統
CN102339792A (zh) 半导体器件制作方法
CN102446848A (zh) 一种降低铜互连方块电阻的单大马士革方法
CN102437090A (zh) 无金属阻挡层的铜后道互连工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120711