CN102420212A - 超低介电常数薄膜铜互连结构及其制作方法 - Google Patents

Abstract

本发明涉及一种超低介电常数薄膜铜互连结构及其制作方法，所述超低介电常数薄膜铜互连结构包括超低介电常数薄膜和形成在超低介电常数薄膜内的铜互连层，所述超低介电常数薄膜呈多孔状，所述超低介电常数薄膜和所述铜互连层之间设有一层密封层。本发明的优点是减小了超低介电常数薄膜铜互连的漏电流、提高了超低介电常数薄膜铜互连的可靠性。

Description

超低介电常数薄膜铜互连结构及其制作方法

技术领域

本发明涉及半导体技术，特别涉及一种超低介电常数薄膜铜互连结构及其制作方法。

背景技术

随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，芯片面积持续增大，互连引线的延迟时间已经可以与器件门延迟时间相比较。人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。为了减小互连造成的RC延迟，现已采用了多种措施。

互连之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟，而寄生电容C正比于电路层绝缘介质的相对介电常数k，因此使用低k材料作为不同电路层的绝缘介质代替传统的SiO₂介质已成为满足高速芯片的发展的需要。

为了减小金属互连层之间的寄生电容，现有技术有使用低介电常数(low-k)材料甚至超低介电常数(untra-low-k)材料，而为了降低介电常数，低介电常数材料和超低介电常数材料一般被做成多孔、疏松的结构。然而多孔、疏松结构的超低介电常数薄膜在铜互连制作中带来很多问题，在制作过程中，当在超低介电常数薄膜中形成通孔和沟槽以后，通孔和沟槽的底部以及侧壁存在很多打开的孔且通孔和沟槽的底部以及侧壁表面较粗糙，会造成接下来的溅射沉积势垒层不连续且在溅射沉积势垒层过程中引入杂质到超低介电常数薄膜中，溅射沉积势垒层主要是为了阻止铜扩散到超低介电常数薄膜内，由于以上原因，所述超低介电常数薄膜铜互连的漏电流增加、可靠性减弱。

发明内容

本发明的目的是提供一种超低介电常数薄膜铜互连结构及其制作方法，以减小超低介电常数薄膜铜互连的漏电流、提高超低介电常数薄膜铜互连的可靠性。

本发明的技术解决方案是：一种超低介电常数薄膜铜互连结构，包括超低介电常数薄膜和形成在超低介电常数薄膜内的铜互连层，所述超低介电常数薄膜呈多孔状，所述超低介电常数薄膜和所述铜互连层之间设有一层密封层。

作为优选：所述超低介电常数薄膜的介电常数为2.2-2.8。

作为优选：所述密封层的材料为SiN或SiC或SiOC或SiOCN或SiCN。

作为优选：所述密封层的厚度为

本发明还提供所述超低介电常数薄膜铜互连的制作方法，包括以下步骤：

在硅片上沉积刻蚀停止层，在刻蚀停止层上沉积超低介电常数薄膜；

采用光刻、刻蚀工艺，在超低介电常数薄膜内形成通孔和/或沟槽，刻蚀停留在刻蚀停止层上；

采用原子层沉积工艺沉积一层密封层；

除去通孔和/或沟槽底部的密封层及刻蚀停止层，在通孔和/或沟槽内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，形成铜的互连层。

作为优选：所述方法采用光刻、刻蚀在超低介电常数薄膜内形成通孔和沟槽，且所述采用光刻、刻蚀在超低介电常数薄膜内形成通孔和沟槽，刻蚀停留在刻蚀停止层上的步骤包括以下步骤：

在超低介电常数薄膜上沉积氧化物硬模和金属硬模，在金属硬模上沉积第一底部抗反射涂层，在第一底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口，刻蚀第一刻蚀窗口内的第一底部抗反射涂层和金属硬模，刻蚀停留在氧化物硬模上，去除第一底部抗反射涂层和光刻胶，在金属硬模中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口；

在上述结构表面沉积第二底部抗反射涂层，在第二底部抗反射涂层上涂覆光刻胶并通过光刻形成第三刻蚀窗口，所述第三刻蚀窗口用于在后续步骤中作为刻蚀通孔的窗口，所述第三刻蚀窗口与第二刻蚀窗口位置对应且第三刻蚀窗口大小小于第二刻蚀窗口；

刻蚀第三刻蚀窗口内的第二底部抗反射涂层、氧化物硬模和部分超低介电常数薄膜，形成底部尚未开通的通孔，去除第二底部抗反射涂层和光刻胶，暴露出第二刻蚀窗口；

刻蚀第二刻蚀窗口内的氧化物硬模和超低介电常数薄膜形成沟槽，在该刻蚀过程中，同步刻蚀底部尚未开通的通孔下方的超低介电常数薄膜，刻蚀停留在刻蚀停止层上，形成通孔。

作为优选：所述方法采用光刻、刻蚀在超低介电常数薄膜内形成通孔或沟槽，且所述采用光刻、刻蚀在超低介电常数薄膜内形成通孔或沟槽，刻蚀停留在刻蚀停止层上的步骤包括以下步骤：

在超低介电常数薄膜上沉积氧化物硬模和金属硬模，在金属硬模上沉积底部抗反射涂层，在底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口；

在第一刻蚀窗口内刻蚀底部抗反射涂层和金属硬膜，刻蚀停止在氧化物硬模上，再去除底部抗反射涂层和光刻胶，在金属硬膜中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀通孔或沟槽的窗口；

刻蚀第二刻蚀窗口内的氧化物硬模和超低介电常数薄膜，刻蚀停留在刻蚀停止层上，形成通孔或沟槽。

作为优选：所述密封层的材料为SiN或SiC或SiOC或SiOCN或SiCN。

作为优选：所述密封层的厚度为

作为优选：所述超低介电常数薄膜采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述超低介电常数薄膜的介电常数为2.2-2.8。

作为优选：所述金属硬模的材料为Ta或Ti或W或TaN或TiN或WN。

与现有技术相比，本发明在多孔结构的超低介电常数薄膜和铜互连层之间设有一层密封层，以覆盖通孔和/或沟槽的底部以及侧壁上的孔并使通孔和/或沟槽的底部以及侧壁表面平整，在溅射沉积势垒层过程中不会引入杂质到超低介电常数薄膜中且所述溅射沉积的势垒层连续，从而本发明具有减小超低介电常数薄膜铜互连的漏电流、提高超低介电常数薄膜铜互连的可靠性的优点。

附图说明

图1是本发明制作流程图。

图2a-图2k是本发明一实施例制作流程中各个工艺步骤的剖面图。

图3a-图3h是本发明另一实施例制作流程中各个工艺步骤的剖面图。

具体实施方式

本发明下面将结合附图作进一步详述：

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本发明超低介电常数薄膜铜互连结构，包括超低介电常数薄膜和形成在超低介电常数薄膜内的铜互连层，所述超低介电常数薄膜呈多孔状，所述超低介电常数薄膜和所述铜互连层之间设有一层密封层。所述超低介电常数薄膜的介电常数为2.2-2.8。所述密封层的材料为SiN或SiC或SiOC或SiOCN或SiCN。所述密封层的厚度为

图2a-图2k示出了本发明的一实施例，在本实施例中首先提供表面已形成有至少一层互连层的硅片，然后需要通过下述步骤在硅片表面的前层互连层上依序形成通孔和沟槽。为简化图示，在图2a-图2k中省略了前层互连层以下的硅片结构。

如图1所示，所述超低介电常数薄膜铜互连结构制作工艺如下：

在步骤1中，如图2a所示，在前层互连层200上沉积刻蚀停止层201，在刻蚀停止层201上沉积超低介电常数薄膜202，所述超低介电常数薄膜202采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述超低介电常数薄膜202的介电常数为2.2-2.8。

在步骤2中，采用光刻、刻蚀工艺，在超低介电常数薄膜中形成通孔和沟槽，刻蚀停留在刻蚀停止层上，所述步骤包括如下步骤：

如图2b所示，在超低介电常数薄膜202上沉积氧化物硬模203和金属硬模204，所述金属硬模204的材料为Ta或Ti或W或TaN或TiN或WN，在金属硬模204上沉积第一底部抗反射涂层205，在第一底部抗反射涂层205上涂覆光刻胶206并通过光刻形成第一刻蚀窗口206a，再如图2c所示，刻蚀第一刻蚀窗口206a内的第一底部抗反射涂层205和金属硬模204，刻蚀停留在氧化物硬模204上，去除第一底部抗反射涂层205和光刻胶206，在金属硬模204中形成第二刻蚀窗口204a，所述第二刻蚀窗口204a用于后续步骤中作为刻蚀沟槽的窗口。

如图2d所示，在上述结构表面沉积第二底部抗反射涂层207，即在金属硬模204表面及第二刻蚀窗口204a内的氧化物硬模203表面沉积第二底部抗反射涂层207，在第二底部抗反射涂层207上涂覆光刻胶208并通过光刻形成第三刻蚀窗口208a，所述第三刻蚀窗口208a用于后续步骤中作为刻蚀通孔的窗口。所述第三刻蚀窗口208a与第二刻蚀窗口204a位置对应且第三刻蚀窗口208a大小小于第二刻蚀窗口204a。

再如图2e所示，刻蚀第三刻蚀窗口208a内的第二底部抗反射涂层207、氧化物硬模203和部分超低介电常数薄膜202，形成底部尚未开通的通孔209a，如图2f所示，去除第二底部抗反射涂层207和光刻胶208，暴露出第二刻蚀窗口204a。

如图2g所示，刻蚀第二刻蚀窗口204a内的氧化物硬模203和超低介电常数薄膜202形成沟槽210，在刻蚀过程中，刻蚀剂同时作用于底部尚未开通的通孔209a底部的超低介电常数薄膜202，刻蚀掉底部尚未开通的通孔209a底部的超低介电常数薄膜202，刻蚀停留在刻蚀停止层201上，形成通孔209。

在步骤3中，如图2h所示，采用原子层沉积(ALD)工艺，在上述结构表面上沉积一层密封层211；也可以结合使用原子层沉积(ALD)和原子气相沉积(AVD)工艺来沉积所述密封层211，所述密封层211的材料为SiN或SiC或SiOC或SiOCN或SiCN。所述密封层211的厚度为

所述密封层211用以覆盖通孔209底部以及通孔209和沟槽210侧壁上的孔并使通孔209和沟槽210的底部以及侧壁表面平整，在接下来的溅射沉积势垒层连续且在溅射沉积势垒层过程中不会引入杂质到超低介电常数薄膜中，从而减小超低介电常数薄膜铜互连的漏电流、提高超低介电常数薄膜铜互连的可靠性。

在步骤4中，如图2i所示，除去通孔209底部的密封层211和刻蚀停止层201以及金属硬模204上的密封层211再如图2j所示，在通孔209和沟槽210内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺对通孔209和沟槽210进行铜填充，形成金属层212，再如图2k所示，接着采用化学机械研磨除去超低介电常数薄膜202上的金属层212、金属硬模204和氧化物硬模203，形成铜的互连层213。

图3a-图3h示出了本发明的另一实施例，在本实施例中首先提供表面已形成有至少一层互连层的硅片，然后需要通过下述步骤在硅片表面的前层互连层上形成通孔或沟槽。为简化图示，在图3a-图3h中省略了当前互连层以下的硅片结构。

本发明的另一实施例制作流程如下，在步骤1中，如图3a所示，在前层互连层300上沉积刻蚀停止层301，在刻蚀停止层301上沉积超低介电常数薄膜302，所述超低介电常数薄膜302采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述超低介电常数薄膜302的介电常数为2.2-2.8。

在步骤2中，采用光刻、刻蚀工艺，在超低介电常数薄膜中形成通孔或沟槽，刻蚀停留在刻蚀停止层上，所述步骤包括如下步骤：

如图3b所示，在超低介电常数薄膜302上沉积氧化物硬模303和金属硬模304，所述金属硬模304的材料为Ta或Ti或W或TaN或TiN或WN，在金属硬模304上沉积底部抗反射涂层305，在底部抗反射涂层305上涂覆光刻胶306并通过光刻形成第一刻蚀窗口306a，再如图3c所示，在第一刻蚀窗口306a内刻蚀底部抗反射涂层305、金属硬膜304，刻蚀停止在氧化物硬模303上，再去除底部抗反射涂层305和光刻胶306，在金属硬模304中形成第二刻蚀窗口304a，所述第二刻蚀窗口304a用于后续步骤中作为刻蚀沟槽或通孔的窗口。

再如图3d所示，刻蚀第二刻蚀窗口304a内的氧化物硬模303和超低介电常数薄膜302，刻蚀停留在刻蚀停止层301上，形成通孔或沟槽307。

在步骤3中，如图3e所示，采用原子层沉积(ALD)工艺，在上述结构表面上沉积一层密封层308；也可以结合使用原子层沉积(ALD)和原子气相沉积(AVD)工艺来沉积所述密封层308，所述密封层308的材料为SiN或SiC或SiOC或SiOCN或SiCN。所述密封层308的厚度为

所述密封层308用以覆盖通孔或沟槽的底部以及侧壁上的孔并使通孔或沟槽的底部以及侧壁表面平整，在溅射沉积势垒层过程中不会引入杂质到超低介电常数薄膜中且所述溅射沉积的势垒层连续，从而减小超低介电常数薄膜铜互连的漏电流、提高超低介电常数薄膜铜互连的可靠性。

在步骤4中，如图3f所示，除去通孔或沟槽307底部的密封层308、刻蚀停止层301以及金属硬模304上的密封层308，再如图3g所示，在通孔或沟槽307内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺对通孔或沟槽307进行铜填充，形成金属层309，再如图3h所示，接着采用化学机械研磨除去超低介电常数薄膜302上的金属层309、金属硬模304和氧化物硬模303，形成铜的互连层310。

虽然本发明的实施例是在前层互连层上做通孔和/或沟槽，但是本发明不限于此，还可以直接做在硅片表面的器件层上，或者应用到其它类似于通孔、沟槽的结构中。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims (11)

1.一种超低介电常数薄膜铜互连结构，包括超低介电常数薄膜和形成在超低介电常数薄膜内的铜互连层，所述超低介电常数薄膜呈多孔状，其特征在于：所述超低介电常数薄膜和所述铜互连层之间设有一层密封层。

2.根据权利要求1所述超低介电常数薄膜铜互连结构，其特征在于：所述超低介电常数薄膜的介电常数为2.2-2.8。

3.根据权利要求1所述超低介电常数薄膜铜互连结构，其特征在于：所述密封层的材料为SiN或SiC或SiOC或SiOCN或SiCN。

4.根据权利要求1所述超低介电常数薄膜铜互连结构，其特征在于：所述密封层的厚度为

5.一种超低介电常数薄膜铜互连的制作方法，包括以下步骤：

在硅片上沉积刻蚀停止层，在刻蚀停止层上沉积超低介电常数薄膜；

采用光刻、刻蚀工艺，在超低介电常数薄膜内形成通孔和/或沟槽，刻蚀停留在刻蚀停止层上；

采用原子层沉积工艺沉积一层密封层；

除去通孔和/或沟槽底部的密封层及刻蚀停止层，在通孔和/或沟槽内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，形成铜的互连层。

6.根据权利要求5所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述方法采用光刻、刻蚀在超低介电常数薄膜内形成通孔和沟槽，且所述采用光刻、刻蚀在超低介电常数薄膜内形成通孔和沟槽，刻蚀停留在刻蚀停止层上的步骤包括以下步骤：

在超低介电常数薄膜上沉积氧化物硬模和金属硬模，在金属硬模上沉积第一底部抗反射涂层，在第一底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口，刻蚀第一刻蚀窗口内的第一底部抗反射涂层和金属硬模，刻蚀停留在氧化物硬模上，去除第一底部抗反射涂层和光刻胶，在金属硬模中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口；

在上述结构表面沉积第二底部抗反射涂层，在第二底部抗反射涂层上涂覆光刻胶并通过光刻形成第三刻蚀窗口，所述第三刻蚀窗口用于在后续步骤中作为刻蚀通孔的窗口，所述第三刻蚀窗口与第二刻蚀窗口位置对应且第三刻蚀窗口大小小于第二刻蚀窗口；

刻蚀第三刻蚀窗口内的第二底部抗反射涂层、氧化物硬模和部分超低介电常数薄膜，形成底部尚未开通的通孔，去除第二底部抗反射涂层和光刻胶，暴露出第二刻蚀窗口；

刻蚀第二刻蚀窗口内的氧化物硬模和超低介电常数薄膜形成沟槽，在该刻蚀过程中，同步刻蚀底部尚未开通的通孔下方的超低介电常数薄膜，刻蚀停留在刻蚀停止层上，形成通孔。

7.根据权利要求5所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述方法采用光刻、刻蚀在超低介电常数薄膜内形成通孔或沟槽，且所述采用光刻、刻蚀在超低介电常数薄膜内形成通孔或沟槽，刻蚀停留在刻蚀停止层上的步骤包括以下步骤：

在超低介电常数薄膜上沉积氧化物硬模和金属硬模，在金属硬模上沉积底部抗反射涂层，在底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口；

在第一刻蚀窗口内刻蚀底部抗反射涂层和金属硬膜，刻蚀停止在氧化物硬模上，再去除底部抗反射涂层和光刻胶，在金属硬膜中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀通孔或沟槽的窗口；

刻蚀第二刻蚀窗口内的氧化物硬模和超低介电常数薄膜，刻蚀停留在刻蚀停止层上，形成通孔或沟槽。

8.根据权利要求5所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述密封层的材料为SiN或SiC或SiOC或SiOCN或SiCN。

9.根据权利要求5所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述密封层的厚度为

10.根据权利要求5所述超低介电常数薄膜铜互连的制作方法，其特征在于：所述超低介电常数薄膜采用有机聚合物旋涂工艺或采用基于SiO2材料的CVD工艺形成，所述超低介电常数薄膜的介电常数为2.2-2.8。

11.根据权利要求6或7所述超低介电常数薄膜铜互的制作方法，其特征在于：所述金属硬模的材料为Ta或Ti或W或TaN或TiN或WN。

Images