CN102437090A - 无金属阻挡层的铜后道互连工艺 - Google Patents

无金属阻挡层的铜后道互连工艺 Download PDF

Info

Publication number
CN102437090A
CN102437090A CN2011101942425A CN201110194242A CN102437090A CN 102437090 A CN102437090 A CN 102437090A CN 2011101942425 A CN2011101942425 A CN 2011101942425A CN 201110194242 A CN201110194242 A CN 201110194242A CN 102437090 A CN102437090 A CN 102437090A
Authority
CN
China
Prior art keywords
metal
layer
etching
barrier
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101942425A
Other languages
English (en)
Other versions
CN102437090B (zh
Inventor
朱骏
张旭昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110194242.5A priority Critical patent/CN102437090B/zh
Publication of CN102437090A publication Critical patent/CN102437090A/zh
Application granted granted Critical
Publication of CN102437090B publication Critical patent/CN102437090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明无金属阻挡层的铜后道互连工艺解决了现有技术中金属连线过程中由于存在金属层刻蚀阻挡层残留导致的整体电容上升，进而导致电容延迟时间长的问题，淀积金属层刻蚀阻挡层后，依靠光刻、刻蚀首先去除非金属导线区域的多余金属层刻蚀阻挡层，随后淀积金属绝缘介质，再次光刻、刻蚀金属导线槽，并移除置于金属导线槽下部的剩余金属层刻蚀阻挡层，最终实现无金属层刻蚀阻挡层的铜互连工艺。

Description

无金属阻挡层的铜后道互连工艺
技术领域
    本发明涉及一种金属互连工艺，尤其涉及一种无金属阻挡层的铜后道互连工艺。
背景技术
随着集成电路制造工艺的不断进步，半导体器件的体积正变得越来越小，要将它们连接起来也更加困难。在过去的30年中，半导体工业界都是以铝作为连接器件的材料，但随着芯片的缩小，工业界需要更细，更薄的连接，而且铝的高电阻特性也越来越难以符合需求。而且在高密度特大规模集成电路的情况下，高电阻容易造成电子发生“跳线”，导致附近的器件产生错误的开关状态。也就是说，以铝作为导线的芯片可能产生无法与预测的运作情况，同时稳定性也较差。在如此细微的电路上，铜的传输信号速度比铝更快、而且也更加稳定。
传统集成电路的金属连线是以金属层的刻蚀方式来制作金属导线，然后进行介电层的填充、介电层的化学机械抛光，重复上述工序，进而成功进行多层金属叠加。但当金属导线的材料由铝转换成电阻铝更低的铜的时候，由于铜的干刻较为困难，因此新的镶嵌技术对铜的制程来说就极为必须。   
镶嵌技术又称为大马士革工艺，该技术首先在介电层上刻蚀金属导线槽，然后再填充金属，再对金属进行金属机械抛光，重复上述工序，进而成功进行多层金属叠加。镶嵌技术的最主要特点是不需要进行金属层的刻蚀工艺，这对铜工艺的推广和应用极为重要。
集成电路制造技术已经跨入130nm的时代。目前的绝大多数铜布线处于180到130nm工艺阶段，约40%的逻辑电路生产线会用到铜布线工艺。到了90nm工艺阶段，则有90%的半导体生产线采用铜布线工艺。采用Cu-CMP的大马士革镶嵌工艺是目前唯一成熟和已经成功应用到IC制造中的铜图形化工艺。
多层连线电容的计算公式：
Figure 2011101942425100002DEST_PATH_IMAGE001
（公式1）
其中，k为介电常数； L为金属导线长；T为金属导线深度；W为金属导线宽度；为真空介电常数，由公式1可见，介电常数越低，电容越小。
多层连线电阻—电容时间延迟计算公式：
Figure 2011101942425100002DEST_PATH_IMAGE003
（公式2）
其中，（k为介电常数； L为金属导线长；T为金属导线深度；W为金属导线宽度；
Figure 968411DEST_PATH_IMAGE002
为真空介电常数；
Figure DEST_PATH_IMAGE005
为金属电阻率）由公式2可见，介电常数越低，电阻率小，多层连线电阻—电容时间延迟也越短。
由公式可见器件的整体电容取决于金属层绝缘介质和金属层刻蚀阻挡层。通常金属层刻蚀阻挡层为氮化硅或碳化硅等材质，它们可以提供较高的刻蚀选择比防止金属导线槽刻蚀时损伤下层器件或金属。但是这些材料由于其介电常数远高于金属层绝缘介质，进而导致整体的电容数值上升。
发明内容
本发明公开了一种无金属阻挡层的铜后道互连工艺，用以解决现有技术中进行金属连线过程中由于存在金属层刻蚀阻挡层残留导致的整体电容上升，进而导致电容延迟时间长的问题。
本发明的上述目的是通过以下技术方案实现的：
一种无金属阻挡层的铜后道互连工艺，在一衬底中形成有金属氧化物场效应晶体管的源/漏掺杂区，在衬底上形成有金属氧化物场效应晶体管的栅极；一接触孔刻蚀阻挡层覆盖在衬底及设置在衬底上的栅极上，并且接触孔刻蚀阻挡层的上方还覆盖有一层接触孔绝缘氧化层薄膜，并形成贯穿接触孔绝缘氧化层薄膜和接触孔刻蚀阻挡层的多个通孔，部分通孔接触栅极，部分通孔接触源/漏掺杂区，且通孔中还填充有金属材料；在接触孔绝缘氧化层薄膜上淀积一金属层刻蚀阻挡层，其中，包括以下步骤：
步骤a：对金属层刻蚀阻挡层进行刻蚀，仅保留位于通孔上方并与通孔接触的金属层刻蚀阻挡层的残留区域，其余的金属层刻蚀阻挡层刻蚀去除；
步骤b：在接触孔绝缘氧化层薄膜上淀积一导线槽绝缘层和一硬掩模层，导线槽绝缘层同时覆盖在金属层刻蚀阻挡层的残留区域的上方，之后再淀积一硬掩模层覆盖在导线槽绝缘层上；
步骤c：形成硬掩模层中的开口，并利用硬掩模层中的开口对导线槽绝缘层进行刻蚀，将金属层刻蚀阻挡层的残留区域上方的导线槽绝缘层刻蚀掉，以在导线槽绝缘层内形成导线槽；步骤d：刻蚀去除残留的金属层刻蚀阻挡层，以在导线槽的底部暴露填充有金属材料的通孔，之后再在导线槽内淀积金属铜；
步骤e：进行铜金属机械抛光工艺，将导线槽绝缘层上的硬掩模去除。
如上所述的无金属阻挡层的铜后道互连工艺，其中，步骤a之前还包括：在金属层刻蚀阻挡层上旋涂光刻胶，并进行光刻。
如上所述的无金属阻挡层的铜后道互连工艺，其中，步骤c之前还包括：在硬掩模层上旋涂光刻胶，光刻形成导线槽图形。
如上所述的无金属阻挡层的铜后道互连工艺，其中，在接触孔绝缘氧化层薄膜与衬底之间还淀积有一层接触孔刻蚀阻挡层。
如上所述的无金属阻挡层的铜后道互连工艺，其中，通过穿过接触孔绝缘氧化层。
如上所述的无金属阻挡层的铜后道互连工艺，其中，在晶体管栅电极的侧面形成有器件侧墙。
综上所述，由于采用了上述技术方案，本发明无金属阻挡层的铜后道互连工艺解决了现有技术中金属连线过程中由于存在金属层刻蚀阻挡层残留导致的整体电容上升，进而导致电容延迟时间长的问题，淀积金属层刻蚀阻挡层后，依靠光刻、刻蚀首先去除非金属导线区域的多余金属层刻蚀阻挡层，随后淀积金属绝缘介质，再次光刻、刻蚀金属导线槽，并移除置于金属导线槽下部的剩余金属层刻蚀阻挡层，最终实现无金属层刻蚀阻挡层的铜互连工艺。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。
图1是本发明无金属阻挡层的铜后道互连工艺的后道金属刻蚀阻挡层淀积后的器件剖视图；
图2是本发明无金属阻挡层的铜后道互连工艺的完成金属刻蚀阻挡层的光刻、刻蚀后的剖视图；
图3是本发明无金属阻挡层的铜后道互连工艺的完成金属导线槽绝缘材料和硬掩模淀积后的剖视图；
图4是本发明无金属阻挡层的铜后道互连工艺的完成金属导线槽刻蚀后的剖视图；
图5是本发明无金属阻挡层的铜后道互连工艺的移除金属层刻蚀阻挡层并完成金属层金属铜电镀的剖视图；
图6是本发明无金属阻挡层的铜后道互连工艺的完成铜金属机械抛光去除表面硬掩模后的剖视图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图1是本发明无金属阻挡层的铜后道互连工艺的后道金属刻蚀阻挡层淀积后的器件剖视图，请参见图1，一种无金属阻挡层的铜后道互连工艺，在一衬底10的中形成有金属氧化物场效应晶体管的源/漏掺杂区，在衬底10上形成有金属氧化物场效应晶体管的栅极20；一接触孔刻蚀阻挡层30覆盖在衬底10及设置在衬底10上的栅极20上，并且接触孔刻蚀阻挡层30的上方还覆盖有一层接触孔绝缘氧化层薄膜40，并形成贯穿接触孔绝缘氧化层薄膜40和接触孔刻蚀阻挡层30的多个通孔，部分通孔接触栅极20，部分通孔接触源/漏掺杂区，且通孔401中还填充有金属材料；在接触孔绝缘氧化层薄膜40上淀积一金属层刻蚀阻挡层50，其中，包括以下步骤：
图2是本发明无金属阻挡层的铜后道互连工艺的完成金属刻蚀阻挡层的光刻、刻蚀后的剖视图，请参见图2，步骤a：对金属层刻蚀阻挡层50进行刻蚀，仅保留位于通孔401上方并与通孔401接触的金属层刻蚀阻挡层50的残留区域，其余的金属层刻蚀阻挡层50刻蚀去除，其所保留的金属层刻蚀阻挡层50将通孔401的上端开口完全遮挡；
进一步的，步骤a之前还包括：在金属层刻蚀阻挡层50上旋涂光刻胶，并进行光刻，形成刻蚀图形，并且，在步骤a之后需要将光刻胶去除。
图3是本发明无金属阻挡层的铜后道互连工艺的完成金属导线槽绝缘材料和硬掩模淀积后的剖视图，请参见图3，步骤b：在接触孔绝缘氧化层薄膜40上由下到上依次淀积一导线槽绝缘层60和一硬掩模层70，导线槽绝缘层60和硬掩模层70将残留的金属层刻蚀阻挡层50同时覆盖，也就是说，导线槽绝缘层60同时覆盖在金属层刻蚀阻挡层50的残留区域的上方，之后再淀积一硬掩模层70覆盖在导线槽绝缘层60上；
图4是本发明无金属阻挡层的铜后道互连工艺的完成金属导线槽刻蚀后的剖视图，请参见图4，步骤c：形成硬掩模层70中的开口，并利用硬掩模层70中的开口对导线槽绝缘层60进行刻蚀，将金属层刻蚀阻挡层50的残留区域上方的导线槽绝缘层60刻蚀掉，以在导线槽绝缘层60内形成导线槽；
进一步的，步骤c之前还包括：在硬掩模层70上旋涂光刻胶，光刻形成导线槽图形。
图5是本发明无金属阻挡层的铜后道互连工艺的移除金属层刻蚀阻挡层并完成金属层金属铜电镀的剖视图，请参见图5，步骤d：刻蚀去除残留的金属层刻蚀阻挡层50，以导线槽的底部暴露填充有金属材料的通孔401，之后再在导线槽内淀积金属铜80；刻蚀去除残留的金属层刻蚀阻挡层50后将步骤c之前旋涂的光刻胶去除，经过上述工艺步骤后，金属层刻蚀阻挡层50被完全去除，从而实现了无金属层刻蚀阻挡层50的铜后道互连工艺。
图6是本发明无金属阻挡层的铜后道互连工艺的完成铜金属机械抛光去除表面硬掩模后的剖视图，请参见图6，在步骤d之后还包括步骤e：进行铜金属机械抛光工艺，将导线槽绝缘层60上的硬掩模去除。
本发明中在接触孔绝缘氧化层薄膜40与衬底10之间还淀积有一层接触孔刻蚀阻挡层30，通过穿过接触孔绝缘氧化层。
本发明中在晶体管栅电极20的侧面形成有器件侧墙201。
综上所述，由于采用了上述技术方案，本发明无金属阻挡层的铜后道互连工艺解决了现有技术中金属连线过程中由于存在金属层刻蚀阻挡层残留导致的整体电容上升，进而导致电容延迟时间长的问题，淀积金属层刻蚀阻挡层后，依靠光刻、刻蚀首先去除非金属导线区域的多余金属层刻蚀阻挡层，随后淀积金属绝缘介质，再次光刻、刻蚀金属导线槽，并移除置于金属导线槽下部的剩余金属层刻蚀阻挡层，最终实现无金属层刻蚀阻挡层的铜互连工艺。
本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种无金属阻挡层的铜后道互连工艺，在一衬底中形成有金属氧化物场效应晶体管的源/漏掺杂区，在衬底上形成有金属氧化物场效应晶体管的栅极；一接触孔刻蚀阻挡层覆盖在衬底及设置在衬底上的栅极上，并且接触孔刻蚀阻挡层的上方还覆盖有一层接触孔绝缘氧化层薄膜，并形成贯穿接触孔绝缘氧化层薄膜和接触孔刻蚀阻挡层的多个通孔，部分通孔接触栅极，部分通孔接触源/漏掺杂区，且通孔中还填充有金属材料；在接触孔绝缘氧化层薄膜上淀积一金属层刻蚀阻挡层，其特征在于，包括以下步骤：
步骤a：对金属层刻蚀阻挡层进行刻蚀，仅保留位于通孔上方并与通孔接触的金属层刻蚀阻挡层的残留区域，其余的金属层刻蚀阻挡层刻蚀去除；
步骤b：在接触孔绝缘氧化层薄膜上淀积一导线槽绝缘层和一硬掩模层，导线槽绝缘层同时覆盖在金属层刻蚀阻挡层的残留区域的上方，之后再淀积一硬掩模层覆盖在导线槽绝缘层上；
步骤c：形成硬掩模层中的开口，并利用硬掩模层中的开口对导线槽绝缘层进行刻蚀，将金属层刻蚀阻挡层的残留区域上方的导线槽绝缘层刻蚀掉，以在导线槽绝缘层内形成导线槽；步骤d：刻蚀去除残留的金属层刻蚀阻挡层，以在导线槽的底部暴露填充有金属材料的通孔，之后再在导线槽内淀积金属铜；
步骤e：进行铜金属机械抛光工艺，将导线槽绝缘层上的硬掩模去除。
2.根据权利要求1所述的无金属阻挡层的铜后道互连工艺，其特征在于，步骤a之前还包括：在金属层刻蚀阻挡层上旋涂光刻胶，并进行光刻。
3.根据权利要求1所述的无金属阻挡层的铜后道互连工艺，其特征在于，步骤c之前还包括：在硬掩模层上旋涂光刻胶，光刻形成导线槽图形。
4.根据权利要求1所述的无金属阻挡层的铜后道互连工艺，其特征在于，在接触孔绝缘氧化层薄膜与衬底之间还淀积有一层接触孔刻蚀阻挡层。
5.根据权利要求4所述的无金属阻挡层的铜后道互连工艺，其特征在于，通过穿过接触孔绝缘氧化层。
6.根据权利要求1所述的无金属阻挡层的铜后道互连工艺，其特征在于，在晶体管栅电极的侧面形成有器件侧墙。
CN201110194242.5A 2011-07-12 2011-07-12 无金属阻挡层的铜后道互连工艺 Active CN102437090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110194242.5A CN102437090B (zh) 2011-07-12 2011-07-12 无金属阻挡层的铜后道互连工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110194242.5A CN102437090B (zh) 2011-07-12 2011-07-12 无金属阻挡层的铜后道互连工艺

Publications (2)

Publication Number Publication Date
CN102437090A true CN102437090A (zh) 2012-05-02
CN102437090B CN102437090B (zh) 2015-01-14

Family

ID=45985080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110194242.5A Active CN102437090B (zh) 2011-07-12 2011-07-12 无金属阻挡层的铜后道互连工艺

Country Status (1)

Country Link
CN (1) CN102437090B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425065A (zh) * 2012-09-19 2017-12-01 英特尔公司 有源栅极之上的栅极触点结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854124A (en) * 1997-02-04 1998-12-29 Winbond Electronics Corp. Method for opening contacts of different depths in a semiconductor wafer
US6380084B1 (en) * 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US20040097099A1 (en) * 2002-11-15 2004-05-20 Lih-Ping Li Method of forming a semiconductor device with a substantially uniform density low-k dielectric layer
CN1893020A (zh) * 2005-07-06 2007-01-10 株式会社瑞萨科技 半导体器件及其制造方法
CN101202244A (zh) * 2006-12-15 2008-06-18 中芯国际集成电路制造(上海)有限公司 双镶嵌结构形成过程中光刻胶图形的去除方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854124A (en) * 1997-02-04 1998-12-29 Winbond Electronics Corp. Method for opening contacts of different depths in a semiconductor wafer
US6380084B1 (en) * 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US20040097099A1 (en) * 2002-11-15 2004-05-20 Lih-Ping Li Method of forming a semiconductor device with a substantially uniform density low-k dielectric layer
CN1893020A (zh) * 2005-07-06 2007-01-10 株式会社瑞萨科技 半导体器件及其制造方法
CN101202244A (zh) * 2006-12-15 2008-06-18 中芯国际集成电路制造(上海)有限公司 双镶嵌结构形成过程中光刻胶图形的去除方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425065A (zh) * 2012-09-19 2017-12-01 英特尔公司 有源栅极之上的栅极触点结构及其制造方法

Also Published As

Publication number Publication date
CN102437090B (zh) 2015-01-14

Similar Documents

Publication Publication Date Title
US7605085B2 (en) Method of manufacturing interconnecting structure with vias
CN1913128B (zh) 双金属镶嵌金属布线图案的形成方法和形成的布线图案
CN101366116B (zh) 制造厚布线结构的双镶嵌工艺
CN108461477B (zh) 用于超(跳跃)通孔整合的金属互连
CN108074911B (zh) 跳孔结构
US10290576B2 (en) Stress reduction apparatus with an inverted cup-shaped layer
US20150091172A1 (en) Pore sealing techniques for porous low-k dielectric interconnect
CN102511078A (zh) 具有铜插塞的半导体器件
CN105321925A (zh) 金属线结构和方法
CN102569176A (zh) 制备双大马士革结构的方法
CN109524348B (zh) 基本规则区域中的完全对准的过孔
CN104377160B (zh) 金属内连线结构及其工艺
CN102437090B (zh) 无金属阻挡层的铜后道互连工艺
CN104112702B (zh) 在半导体制造中降低超低k介电层损伤的方法
US12046566B2 (en) Devices with through silicon vias, guard rings and methods of making the same
CN102437091B (zh) 采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺
CN104022070A (zh) 互连结构的形成方法
CN102339790A (zh) 半导体器件制作方法
US10186491B2 (en) Integrated circuit chip reinforced against front side deprocessing attacks
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR20030083174A (ko) 반도체 소자의 에어갭 형성방법
CN102693937B (zh) 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法
CN102339792A (zh) 半导体器件制作方法
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
CN102969270A (zh) 半导体器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant