CN102544104A - 一种耐高压的隧穿晶体管及其制备方法 - Google Patents
一种耐高压的隧穿晶体管及其制备方法 Download PDFInfo
- Publication number
- CN102544104A CN102544104A CN2012100093967A CN201210009396A CN102544104A CN 102544104 A CN102544104 A CN 102544104A CN 2012100093967 A CN2012100093967 A CN 2012100093967A CN 201210009396 A CN201210009396 A CN 201210009396A CN 102544104 A CN102544104 A CN 102544104A
- Authority
- CN
- China
- Prior art keywords
- grid
- tunneling transistor
- high voltage
- epitaxial loayer
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 150000001875 compounds Chemical group 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- 230000001788 irregular Effects 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 230000005855 radiation Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002609 medium Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000009711 regulatory function Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出了一种耐高压的隧穿晶体管及其制备方法，该隧穿晶体管包括漏极，外延层，埋层，源极，栅介质，栅极，源极金属层和漏极金属层。本发明隧穿晶体管能够提高器件在关态下的耐击穿能力，降低器件的导通电阻，减小大电流下的功耗，提高器件散热能力，优化器件在大电流下的特性。本发明的制备方法在漏极之上制备低掺杂或本征的外延层，能够降低器件的导通电阻，减小大电流下的功耗，其在靠近源极制备非重掺杂的p区以及靠近漏极制备非重掺杂的n区，能够提高器件在关态下的耐击穿能力。
Description
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种具有高击穿电压的纵向隧穿晶体管及其制备方法。
背景技术
对于MOSFET集成电路，关态泄露电流随着集成电路尺寸的缩小而迅速上升，为降低泄露电流，从而进一步降低器件的功耗，提高器件的耐压能力，与MOSFET不同工作原理的隧穿晶体管得到了广泛的应用。目前，常规隧穿晶体管为平面结构，漏极和源极位于半导体衬底的同一个平面，这种结构的隧穿晶体管耐高压能力差，导通电阻较大，功耗高。并且器件的形状为规则的四边形，散热面积较小，不利于热量的散出。因此，如何提高隧穿晶体管的耐压能力，提高散热性能，降低功耗是隧穿晶体管研制过程中亟需解决的技术问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题，特别创新地提出了一种耐高压的隧穿晶体管及其制备方法。
为了实现本发明的上述目的，根据本发明的第一个方面，本发明提供了一种耐高压的隧穿晶体管，其包括：半导体衬底及其上形成的漏极，所述漏极为重掺杂；外延层，所述外延层形成在所述漏极之上，在所述外延层内形成有隔离区；埋层，所述埋层形成于所述外延层内，所述埋层的掺杂类型与所述漏极的掺杂类型相反，所述埋层为轻掺杂；源极，所述源极形成于所述埋层内且暴露于所述外延层的上表面，所述源极的掺杂类型与所述漏极的掺杂类型相反，所述源极为重掺杂；栅介质和栅极，所述栅介质形成于所述外延层之上，所述栅极形成于所述栅介质之上；源极金属层和漏极金属层，所述源极金属层形成于所述源极之上，所述漏极金属层形成于漏极之下。
本发明的耐高压的隧穿晶体管在靠近源极的非重掺杂的p区以及靠近漏极的非重掺杂的n区，提高了器件在关态下的耐击穿能力，在开态时由于有栅压的作用，表面会形成电子积累或电子反型，这两个区域不会影响开态特性。其外延层为低掺杂材料或本征材料，能够降低器件的导通电阻，减小大电流下的功耗，而且其形状为菱形，可以增加器件散热，优化器件在大电流下的特性，本发明的耐高压的隧穿晶体管为垂直结构，其沟道区长度比普通平面隧穿晶体管器件长，截面积也远大于普通器件，能够提高器件源漏的耐高电压能力，优化器件在大电流下的特性。
为了实现本发明的上述目的，根据本发明的第二个方面，本发明提供了一种耐高压的隧穿晶体管的制备方法，其包括如下步骤：
S1：提供衬底，在所述衬底上形成有重掺杂的漏极；
S2：在所述漏极上形成外延层；
S3：在所述外延层内形成隔离区；
S4：在所述外延层之上形成栅介质；
S5：在所述栅介质之上形成栅极；
S6：光刻、刻蚀、去胶，形成栅堆叠；
S7：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与漏极相反，并扩散，退火形成埋层，所述埋层为轻掺杂；
S8：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与漏极相反，并扩散，退火形成源极，所述源极为重掺杂；
S9：在源极之上形成源极金属层，在漏极之下形成漏极金属层。
本发明的制备方法在漏极之上制备低掺杂或本征的外延层，能够降低器件的导通电阻，减小大电流下的功耗，其在靠近源极制备非重掺杂的p区以及靠近漏极制备非重掺杂的n区，能够提高器件在关态下的耐击穿能力。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明耐高压隧穿晶体管的结构示意图；
图2一图10是本发明耐高压隧穿晶体管的制作流程图。
附图标记：
1漏极；2外延层；3隔离区；4栅介质；5栅极；6埋层；
7隔离层；8源极；9源极金属层；10钝化层；11漏极金属层；
12引线孔；13引线金属层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
图1是本发明耐高压隧穿晶体管的结构示意图，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根据器件参数的要求进行设计。从图1中可见，该耐高压隧穿晶体管包括半导体衬底，该半导体衬底可以是制备隧穿晶体管的任何半导体衬底，具体可以是但不限于硅、锗硅、锗、砷化镓。在半导体衬底上形成有漏极1，该漏极1为重掺杂。在漏极1之上形成有外延层2，该外延层2的材料与半导体衬底晶格匹配，在本实施方式中，该外延层2的材料可以为但不限于硅、锗硅、硅/锗硅多层复合结构、碳化硅或III-V族半导体材料，该外延层2为本征材料或者轻掺杂材料，能够降低器件的导通电阻，减小大电流下器件的功耗。在外延层2内形成有隔离区3，该隔离区3可以为场氧区或深槽隔离区，在本实施方式中，采用场氧区进行隔离，在外延层2内还形成有埋层6，该埋层6为轻掺杂，其掺杂类型与漏极1的掺杂类型相反。在埋层6内形成有源极8，该源极8暴露于外延层2的上表面，该源极8为重掺杂，其掺杂类型与漏极1的掺杂类型相反。在外延层2之上形成有栅介质4，该栅介质4可以是制备晶体管中使用的任何栅介质材料，可以为但不限于高K介质，二氧化硅或具有功函数调节功能的材料，在本实施方式中，栅介质4采用能够调节外延层的功函数的功函数调谐层，对于n型外延层，功函数调谐层可以为但不限于HfO2，对于p型外延层，功函数调谐层可以为但不限于Al的化合物。在栅介质4之上形成有栅极5，在本实施方式中，栅极5可以为但不限于多晶硅栅极或金属栅极。在源极之上形成有源极金属层9，在器件背面漏极1之下形成有漏极金属层11，在本实施方式中，源极金属层9和漏极金属层11的材料为金属半导体合金。本发明的隧穿晶体管器件为垂直结构，其沟道区长度比平面隧穿晶体管长，截面积也大于平面隧穿晶体管件，从而增强器件源漏的耐高电压能力，同时优化器件的大电流下的特性。
在本实施方式中，隧穿晶体管的形状为多边形、圆形、线形和弧形组成的图形、或者不规则弧线组成的图形。在本发明的一种更加优选的实施方式中，该隧穿晶体管的形状为菱形。从而增大了器件的散热面积，提高了器件的散热能力，优化了器件在大电流下的特性。
在本实施方式中，栅介质4和栅极5的侧壁上形成有隔离层7。在源极金属层9和栅极5之上形成有钝化层10，在钝化层10上具有贯通至源极金属层9和栅极5的引线孔12。在钝化层10之上形成有引线金属层13，该引线金属层13通过引线孔12与源极金属层9和栅极5连接。
为形成图1中所示的结构，本发明提供了一种耐高压的隧穿晶体管的制备方法，其包括如下步骤：
S1：提供衬底，在衬底上形成有重掺杂的漏极1；
S2：在漏极1上形成外延层2；
S3：在外延层内形成隔离区3，该隔离区3可以为场氧区或深槽隔离区，在本实施方式中，采用场氧区进行隔离；
S4：在外延层2之上形成栅介质4；
S5：在栅介质4之上形成栅极5；
S6：光刻、刻蚀、去胶，形成栅堆叠；
S7：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与漏极相反，并扩散，退火形成埋层6，该埋层6为轻掺杂；
S8：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与漏极相反，并扩散，退火形成源极8，该源极8为重掺杂；
S9：在源极之上形成源极金属层9，在漏极1之下形成漏极金属层11。
在本实施方式中，在步骤S7和S8之后可以具有以下步骤：在栅堆叠侧壁上形成隔离层7。在步骤S9之后还可以具有以下步骤：
S10：在源极金属层9和栅极5之上形成钝化层10，然后光刻，刻蚀，在钝化层上形成贯通至源极金属层9和栅极5的引线孔12；
S11：在钝化层10之上形成引线金属层13，该引线金属层13通过引线孔12与源极金属层9和栅极5连接。
按照图2至图10的步骤能够制备图1中所示的耐高压隧穿晶体管，图中所示是在n型半导体衬底上制作耐高压隧穿晶体管，对于p型半导体衬底上制备的器件，按照相反的掺杂类型掺杂即可。
如图2所示，首先提供一个n型衬底，该衬底为轻掺杂，然后在衬底上经过离子注入、扩散形成重掺杂的n+的漏极1，在漏极1上生长外延层2，该外延层2为本征层或者轻掺杂的n-区，其材料可以为但不限于硅、锗硅、硅/锗硅多层复合结构、碳化硅或III-V族半导体材料，如图3所示。随后，淀积保护介质，光刻，在掩膜掩蔽的情况下进行刻蚀，去胶，形成图形，在图形的保护下，氧化，刻蚀去掉保护介质，形成场氧区，如图4所示，在本实施方式中，保护介质为氮化硅，场氧区的材料为二氧化硅。随后，如图5所示，在外延层2上淀积栅介质层材料，经过涂胶、光刻、刻蚀、去胶，形成栅介质4，在本实施方式中，栅介质4的材料可以为但不可限于二氧化硅或氧化铪。在栅介质4上淀积栅极5，在本实施方式中，栅极5可以为但不限于多晶硅栅极或金属栅极，然后涂光刻胶、光刻、刻蚀、去胶，形成栅堆叠，如图6所示。随后，如图7所示，在外延层2内形成埋层6，步骤为光刻，然后在掩膜掩蔽的情况下进行离子注入，注入类型与漏极1的掺杂类型相反，并扩散，退火形成埋层6，该埋层6为轻掺杂，然后，如图8所示，淀积保护介质，干法刻蚀，在栅堆叠侧壁上形成隔离层7，在本实施方式中，保护介质为二氧化硅或者氮氧化硅。然后，如图9所示，光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与漏极1的掺杂类型相反，并扩散，退火形成源极8，该源极8为重掺杂，其位于埋层6内并暴露于外延层2的上表面。如图10所示，在源极之上形成源极金属层9，在漏极1之下形成漏极金属层11，在本实施方式中，源极金属层9和漏极金属层11分别与源极8和漏极1形成欧姆接触，其材料可以为但不限于金属硅化物或金属。为形成图1所示的结构，在形成图10所示的结构后，在源极金属层9和栅极5之上形成钝化层10，然后光刻，刻蚀，在钝化层上形成贯通至源极金属层9和栅极5的引线孔12，并且在钝化层10之上形成引线金属层13，该引线金属层13通过引线孔12与源极金属层9和栅极5连接。
本发明中可以通过光刻使隧穿晶体管的形状为多边形、圆形、线形和弧形组成的图形、或者不规则弧线组成的图形，在本实施方式中，隧穿晶体管的形状为菱形，这种形状能够提高器件的散热特性，优化器件在大电流下的特性。
本发明在漏极之上制备低掺杂或本征的外延层，能够降低器件的导通电阻，减小大电流下的功耗，其在靠近源极制备非重掺杂的p区以及靠近漏极制备非重掺杂的n区，能够提高器件在关态下的耐击穿能力。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (13)
1.一种耐高压的隧穿晶体管，其特征在于，包括：
半导体衬底及其上形成的漏极，所述漏极为重掺杂；
外延层，所述外延层形成在所述漏极之上，在所述外延层内形成有隔离区；
埋层，所述埋层形成于所述外延层内，所述埋层的掺杂类型与所述漏极的掺杂类型相反，所述埋层为轻掺杂；
源极，所述源极形成于所述埋层内且暴露于所述外延层的上表面，所述源极的掺杂类型与所述漏极的掺杂类型相反，所述源极为重掺杂；
栅介质和栅极，所述栅介质形成于所述外延层之上，所述栅极形成于所述栅介质之上；
源极金属层和漏极金属层，所述源极金属层形成于所述源极之上，所述漏极金属层形成于漏极之下。
2.如权利要求1所述的耐高压的隧穿晶体管，其特征在于，所述外延层的材料为硅、锗硅、硅/锗硅多层复合结构、碳化硅或III-V族半导体材料。
3.如权利要求1或2所述的耐高压的隧穿晶体管，其特征在于，所述外延层为本征材料或者轻掺杂材料。
4.如权利要求1所述的耐高压的隧穿晶体管，其特征在于，所述隧穿晶体管的形状为多边形、圆形、线形和弧形组成的图形、或者不规则弧线组成的图形。
5.如权利要求1或4所述的耐高压的隧穿晶体管，其特征在于，所述隧穿晶体管的形状为菱形。
6.如权利要求1所述的耐高压的隧穿晶体管，其特征在于，所述栅介质层为功函数调谐层。
7.如权利要求1所述的耐高压的隧穿晶体管，其特征在于，在所述栅介质和栅极的侧壁上形成有隔离层。
8.如权利要求1所述的耐高压的隧穿晶体管，其特征在于，所述源极金属层和漏极金属层的材料为金属半导体合金。
9.如权利要求1或8所述的耐高压的隧穿晶体管，其特征在于，所述源极金属层和栅极之上形成有钝化层，所述钝化层上具有贯通至所述源极金属层和栅极的引线孔。
10.如权利要求9所述的耐高压的隧穿晶体管，其特征在于，所述钝化层之上形成有引线金属层，所述引线金属层通过引线孔与所述源极金属层和栅极连接。
11.一种耐高压的隧穿晶体管的制备方法，其特征在于，包括如下步骤：
S1：提供衬底，在所述衬底上形成有重掺杂的漏极；
S2：在所述漏极上形成外延层；
S3：在所述外延层内形成隔离区；
S4：在所述外延层之上形成栅介质；
S5：在所述栅介质之上形成栅极；
S6：光刻、刻蚀、去胶，形成栅堆叠；
S7：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与漏极相反，并扩散，退火形成埋层，所述埋层为轻掺杂；
S8：光刻，在掩膜掩蔽的情况下进行离子注入，注入类型与漏极相反，并扩散，退火形成源极，所述源极为重掺杂；
S9：在源极之上形成源极金属层，在漏极之下形成漏极金属层。
12.如权利要求11所述的耐高压的隧穿晶体管的制备方法，其特征在于，在所述步骤S7和S8之后具有以下步骤：在栅堆叠侧壁上形成隔离层。
13.如权利要求11所述的耐高压的隧穿晶体管的制备方法，其特征在于，在所述步骤S9之后具有以下步骤：
S10：在所述源极金属层和栅极之上形成钝化层，然后光刻，刻蚀，在所述钝化层上形成贯通至所述源极金属层和栅极的引线孔；
S11：在所述钝化层之上形成引线金属层，所述引线金属层通过引线孔与所述源极金属层和栅极连接。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100093967A CN102544104A (zh) | 2012-01-12 | 2012-01-12 | 一种耐高压的隧穿晶体管及其制备方法 |
| US13/695,341 US8803225B2 (en) | 2012-01-12 | 2012-09-06 | Tunneling field effect transistor having a lightly doped buried layer |
| PCT/CN2012/081083 WO2013104193A1 (zh) | 2012-01-12 | 2012-09-06 | 隧穿场效应晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100093967A CN102544104A (zh) | 2012-01-12 | 2012-01-12 | 一种耐高压的隧穿晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102544104A true CN102544104A (zh) | 2012-07-04 |
Family
ID=46350559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100093967A Pending CN102544104A (zh) | 2012-01-12 | 2012-01-12 | 一种耐高压的隧穿晶体管及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102544104A (zh) |
| WO (1) | WO2013104193A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013104193A1 (zh) * | 2012-01-12 | 2013-07-18 | 清华大学 | 隧穿场效应晶体管及其制备方法 |
| WO2014146363A1 (zh) * | 2013-03-20 | 2014-09-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN104425593A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 隧道场效应晶体管及其形成方法 |
| CN108369954A (zh) * | 2016-11-26 | 2018-08-03 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
| WO2019010668A1 (zh) * | 2017-07-13 | 2019-01-17 | 华为技术有限公司 | 隧穿场效应晶体管器件制造方法及隧穿场效应晶体管器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198129B1 (en) * | 1999-08-31 | 2001-03-06 | Oki Electric Industry Co., Ltd. | Vertical type insulated gate transistor |
| US20040079989A1 (en) * | 2002-10-11 | 2004-04-29 | Nissan Motor Co., Ltd. | Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same |
| US6972460B2 (en) * | 2003-06-11 | 2005-12-06 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| CN1964070A (zh) * | 2006-11-15 | 2007-05-16 | 四川绵阳信益科技有限公司 | 多晶硅esd结构保护的垂直双扩散金属氧化物半导体功率器件 |
| EP1918986A2 (en) * | 2006-11-02 | 2008-05-07 | STMicroelectronics S.r.l. | MOS Device resistant to ionizing radiatiion |
| US20100258854A1 (en) * | 2005-03-01 | 2010-10-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN101933146A (zh) * | 2008-01-31 | 2010-12-29 | 株式会社东芝 | 碳化硅半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102544104A (zh) * | 2012-01-12 | 2012-07-04 | 清华大学 | 一种耐高压的隧穿晶体管及其制备方法 |
-
2012
- 2012-01-12 CN CN2012100093967A patent/CN102544104A/zh active Pending
- 2012-09-06 WO PCT/CN2012/081083 patent/WO2013104193A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6198129B1 (en) * | 1999-08-31 | 2001-03-06 | Oki Electric Industry Co., Ltd. | Vertical type insulated gate transistor |
| US20040079989A1 (en) * | 2002-10-11 | 2004-04-29 | Nissan Motor Co., Ltd. | Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same |
| US6972460B2 (en) * | 2003-06-11 | 2005-12-06 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US20100258854A1 (en) * | 2005-03-01 | 2010-10-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| EP1918986A2 (en) * | 2006-11-02 | 2008-05-07 | STMicroelectronics S.r.l. | MOS Device resistant to ionizing radiatiion |
| CN1964070A (zh) * | 2006-11-15 | 2007-05-16 | 四川绵阳信益科技有限公司 | 多晶硅esd结构保护的垂直双扩散金属氧化物半导体功率器件 |
| CN101933146A (zh) * | 2008-01-31 | 2010-12-29 | 株式会社东芝 | 碳化硅半导体器件 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013104193A1 (zh) * | 2012-01-12 | 2013-07-18 | 清华大学 | 隧穿场效应晶体管及其制备方法 |
| WO2014146363A1 (zh) * | 2013-03-20 | 2014-09-25 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN104425593A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 隧道场效应晶体管及其形成方法 |
| CN108369954A (zh) * | 2016-11-26 | 2018-08-03 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
| CN108369954B (zh) * | 2016-11-26 | 2021-02-23 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
| WO2019010668A1 (zh) * | 2017-07-13 | 2019-01-17 | 华为技术有限公司 | 隧穿场效应晶体管器件制造方法及隧穿场效应晶体管器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013104193A1 (zh) | 2013-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9502554B2 (en) | High frequency switching MOSFETs with low output capacitance using a depletable P-shield | |
| CN108292677B (zh) | 一种具有体内场板的折叠型终端 | |
| TW201426882A (zh) | 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法 | |
| CN104465734A (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN102891143B (zh) | 具有静电放电保护模块的半导体器件及其制造方法 | |
| KR20170100629A (ko) | 반도체 장치 | |
| US8735973B2 (en) | Trench-gate MOSFET device and method for making the same | |
| CN103887331A (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN102544104A (zh) | 一种耐高压的隧穿晶体管及其制备方法 | |
| KR200470298Y1 (ko) | 쇼트키 다이오드의 종단 영역 트렌치 구조 | |
| CN108198857A (zh) | 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构 | |
| CN102569363B (zh) | 一种耐高压隧穿晶体管及其制备方法 | |
| CN104103682A (zh) | 一种具有新型缓冲层结构的igbt及其制造方法 | |
| US20220328618A1 (en) | Semiconductor power device | |
| CN105529369A (zh) | 一种半导体元胞结构和功率半导体器件 | |
| CN105826360A (zh) | 沟槽型半超结功率器件及其制作方法 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN107994067B (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| CN103824884A (zh) | 一种超级结mosfet、该超级结mosfet的形成方法 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 | |
| KR20150052390A (ko) | 반도체 소자 및 그 제조방법 | |
| CN102420253A (zh) | 一种背面嵌入应变介质区的vdmos器件及其制备方法 | |
| CN108039361A (zh) | 半导体功率器件、半导体功率器件的终端结构及其制作方法 | |
| TW201338049A (zh) | 溝渠式井區電場屏護功率金氧半場效電晶體結構及製程方法 | |
| CN111863618B (zh) | 半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120704 |