KR200470298Y1 - 쇼트키 다이오드의 종단 영역 트렌치 구조 - Google Patents
쇼트키 다이오드의 종단 영역 트렌치 구조 Download PDFInfo
- Publication number
- KR200470298Y1 KR200470298Y1 KR2020120000500U KR20120000500U KR200470298Y1 KR 200470298 Y1 KR200470298 Y1 KR 200470298Y1 KR 2020120000500 U KR2020120000500 U KR 2020120000500U KR 20120000500 U KR20120000500 U KR 20120000500U KR 200470298 Y1 KR200470298 Y1 KR 200470298Y1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- layer
- termination region
- schottky diode
- epitaxial layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 고안은 반도체 기판, 에피택셜층(Epitaxial Layer), 복수의 절연층, 폴리실리콘층 및 도체층을 포함하며, 상기 반도체 기판은 음극단이며, 에피택셜층은 반도체 기판상에 결합되고, 상기 에피택셜층에 셀 영역(cell region)과 종단 영역(termination region)을 형성하고, 상기 셀 영역에는 식각에 의해 복수의 제1 트렌치(trench)를 형성하고, 상기 종단 영역에는 1개 이상의 제2 트렌치를 형성하고, 각 제2 트렌치 간은 함수 곡선 형상의 배열 조합 관계를 나타내며, 상기 절연층은 제1 트렌치 및 제2 트렌치 내면에 결합되고, 상기 폴리실리콘층은 절연층 내면에 결합되며, 상기 도전층은 양극단을 형성하도록 에피택셜층 및 제1 트렌치 및 제2 트렌치 상단에 결합되고, 각 제2 트렌치 간에 형성된 함수 곡선 형상의 배열 조합 구조에 의해 상기 쇼트키 다이오드의 양극단과 음극단 간의 역방향 누설 전류를 감소시키고 비교적 높은 역방향 바이어스 값을 갖도록 한 쇼트키 다이오드의 종단 영역 트렌치 구조를 제공한다.
Description
본 고안은 쇼트키 다이오드의 종단 영역 트렌치 구조에 관한 것으로, 특히 종단 영역에 서로 함수 곡선 형상으로 배열된 하나 이상의 트렌치를 형성하여, 낮은 역방향 누설 전류와 높은 역방향 바이어스 값을 갖는 쇼트키 다이오드에 관한 것이다.
종래의 쇼트키 다이오드는 전기 전도 전압 강하가 비교적 낮고, 빠른 전환을 허용하는 다이오드이며, 쇼트키 장벽(Schottky Barrier) 특성을 이용하여 생긴 전자 소자이며, 쇼트키 다이오드는 금속-반도체 접합을 쇼트키 장벽으로 하여 정류의 효과를 발생시키고, 쇼트키 장벽의 특성에 의해 쇼트키 다이오드의 전기 전도 전압강하가 비교적 낮으며, 또한 전환 속도를 높일 수 있어, 교환식 전원공급기, 통신설비 등 빠른 스위칭 전환을 요구하는 경우에 광범위하게 사용된다. 그러나, 쇼트키 다이오드 최대의 단점은 역방향 바이어스 전압이 비교적 낮다는 것이다. 예를 들어 규소와 금속을 재료로 사용하는 쇼트키 다이오드는 역방향 바이어스 정격 내전압이 비교적 낮으며, 역방향 누설 전류는 비교적 클 뿐만 아니라 온도 상승에 따라 증가하여, 온도 상승에 따른 제어 불능 문제를 일으킬 수 있다. 따라서, 쇼트키 다이오드를 실제 사용할 때의 역방향 바이어스 전압은 반드시 정격값보다 아주 작게 제한해야 하므로 쇼트키 다이오드의 응용이 제한을 받는다.
간혹 개량자가 나타나 쇼트키 다이오드구조에 트렌치 구조를 추가하여 상기 역방향 바이어스 값이 낮고, 역방향 누설 전류가 높은 문제를 개선하려고 했다. 예를 들어 중국전리 제ZL02810570.2호 「투 마스크 트렌치 쇼트키 다이오드 및 그 제조방법」발명 특허는 전형적인 종래의 트렌치식 쇼트키 다이오드 구조를 공개하였고, 활성 반도체 영역 및 종단 반도체 영역 내에 모두 트렌치가 설치되어 있으나, 상기 종단 반도체 영역에 위치한 트렌치 상부는 이산화규소(SiO2)와 같은 LOCOS 영역과 연결되어야 하기에, 상기 반도체 종단 영역의 트렌치 제조에 있어서 여러 번의 포토마스크 공정이 필요하므로, 생산 원가가 비교적 높아, 산업 이용의 경제적 이익에 부합하지 않다.
상기 종래의 쇼트키 다이오드의 트렌치 구조는 반도체 종단 영역의 트렌치 구조가 복잡하여, 여러 번의 포토마스크 공정을 요하는 복잡한 제조 공정으로 인해, 제조 원가가 높아 산업 이용의 경제적 이익에 부합하지 않았다.
이를 감안하여, 종단 영역 부분에 트렌치를 형성함에 따라 역방향 바이어스 시의 역방향 누설 전류가 감소하고, 비교적 높은 역방향 바이어스 전압값을 갖는 특성을 구비할 뿐만 아니라 공정을 간단화하여 제조 원가를 낮추어 산업의 이용가치를 높인 쇼트키 다이오드의 개발이 절실히 필요하다.
따라서, 본 고안의 주요 목적은, 반도체 기판, 에피택셜층, 복수의 절연층, 폴리실리콘층 및 도체층을 포함하며, 상기 반도체 기판은 음극단이며, 에피택셜층은 반도체 기판상에 결합되고, 상기 에피택셜층에 셀 영역과 종단 영역을 형성하고, 상기 셀 영역에는 식각에 의해 복수의 제1 트렌치를 형성하고, 상기 종단 영역에는 1개 이상의 제2 트렌치를 형성하고, 각 제2 트렌치 간은 함수 곡선 형상의 배열 조합 관계를 나타내며, 상기 절연층은 제1 트렌치 및 제2 트렌치 내면에 결합되고, 상기 폴리실리콘층은 절연층 내면에 결합되며, 상기 도전층은 양극단을 형성하도록 에피택셜층 및 제1 트렌치, 제2 트렌치 상단에 결합되고, 각 제2 트렌치 간에 형성된 함수 곡선 형상의 배열 조합 구조에 의해 상기 쇼트키 다이오드의 양극단과 음극단 간의 역방향 누설 전류를 감소시키고 비교적 높은 역방향 바이어스 값을 갖도록 한 쇼트키 다이오드의 종단 영역 트렌치 구조를 제공하는 것이다.
본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조는 상기 종단 영역의 제2 트렌치 간에 형성된 함수 곡선 형상의 배열 조합에 의해 상기 종단 영역의 제2 트렌치에 의해 쇼트키 다이오드로 하여금 역방향 누설 전류를 감소시키고 비교적 높은 역방향 바이어스 값을 갖도록 하는 특성을 달성할 수 있을 뿐만 아니라 포토마스크 공정을 간단화하여 제2 트렌치 구조를 형성할 수 있으므로 생산 원가를 크게 낮출 수 있으며, 나아가 산업 이용 가치를 높이는 효과가 있다.
도 1은 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조의 제1 실시예를 나타낸 도면이다.
도 2는 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조의 제2 실시예를 나타낸 도면이다.
도 3은 종래의 쇼트키 다이오드의 종단 영역이 역방향 바이어스되었을 때의 전기장 분포 실험도이다.
도 4는 본 고안의 제1 실시예에 따른 쇼트키 다이오드의 종단 영역 트렌치 구조가 역방향 바이어스되었을 때의 전기장 분포 실험도이다.
도 5는 본 고안의 제2 실시예에 따른 쇼트키 다이오드의 종단 영역 트렌치 구조가 역방향 바이어스되었을 때의 전기장 분포 실험도이다.
도 6은 종래의 쇼트키 다이오드의 종단 영역이 역방향 바이어스되었을 때의 전자가 이온화 중심에 충돌한 실험도이다.
도 7은 본 고안의 제1 실시예에 따른 쇼트키 다이오드의 종단 영역 트렌치 구조가 역방향 바이어스되었을 때의 전자가 이온화 중심에 충돌한 실험도이다.
도 8은 본 고안의 제2 실시예에 따른 쇼트키 다이오드의 종단 영역 트렌치 구조가 역방향 바이어스되었을 때의 전가 이온화 중심에 충돌한 실험도이다.
도 9는 본 고안 쇼트키 다이오드의 종단 영역 트렌치 구조의 역방향 바이어스시의 누설 전류와 역방향 바이어스 값 실험 곡선도이다.
도 2는 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조의 제2 실시예를 나타낸 도면이다.
도 3은 종래의 쇼트키 다이오드의 종단 영역이 역방향 바이어스되었을 때의 전기장 분포 실험도이다.
도 4는 본 고안의 제1 실시예에 따른 쇼트키 다이오드의 종단 영역 트렌치 구조가 역방향 바이어스되었을 때의 전기장 분포 실험도이다.
도 5는 본 고안의 제2 실시예에 따른 쇼트키 다이오드의 종단 영역 트렌치 구조가 역방향 바이어스되었을 때의 전기장 분포 실험도이다.
도 6은 종래의 쇼트키 다이오드의 종단 영역이 역방향 바이어스되었을 때의 전자가 이온화 중심에 충돌한 실험도이다.
도 7은 본 고안의 제1 실시예에 따른 쇼트키 다이오드의 종단 영역 트렌치 구조가 역방향 바이어스되었을 때의 전자가 이온화 중심에 충돌한 실험도이다.
도 8은 본 고안의 제2 실시예에 따른 쇼트키 다이오드의 종단 영역 트렌치 구조가 역방향 바이어스되었을 때의 전가 이온화 중심에 충돌한 실험도이다.
도 9는 본 고안 쇼트키 다이오드의 종단 영역 트렌치 구조의 역방향 바이어스시의 누설 전류와 역방향 바이어스 값 실험 곡선도이다.
도 1은 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조(100)의 제1 실시예를 나타낸다. 상기 쇼트키 다이오드의 종단 영역 트렌치 구조(100)는 반도체 기판(10), 에피택셜층(20), 복수의 절연층(30), 복수의 폴리실리콘층(40), 도체층(50)을 포함하며, 상기 반도체층 기판(10)은 N+ 기판으로서 음극단이며, 에피택셜층(20)은 저농도로 도핑된 N- 에피택셜층으로 반도체 기판(20) 상에 결합되며, 상기 에피택셜층(20)에는 셀 영역(210)과 종단 영역(22)이 형성되며, 상기 셀 영역(21)에는 식각에 의해 복수의 제1 트렌치(23)를 형성하고, 상기 종단 영역(22)에는 식각에 의해 1개 이상의 제2 트렌치(24)를 형성하고, 상기 제2 트렌치(24)는 함수 곡선 형상의 배열 조합 관계를 나타내며, 도 1과 같이, 제2 트렌치(24)는 계단 모양의 함수 곡선 형상을 나타낸다.
상기 복수의 절연층(30)은 이산화규소와 같은 산화물로 구성되며, 각 절연층(30)은 상기 제1 트렌치(23) 및 제2 트렌치(24) 내면에 결합된다.
상기 복수의 폴리실리콘층(40)은 각각 상기 제1 트렌치(23)의 절연층(30) 내면에 결합된다.
상기 도체층(50)은 각각 에피택셜층(20), 제1 트렌치(23) 중의 절연층(30)과 폴리실리콘층(40) 상단, 제2 트렌치(24) 중의 절연층(30)과 폴리실리콘층(40) 상단에 연결되도록 에피택셜층(20) 및 제1 트렌치(23), 제2 트렌치(24)의 상단에 결합되어 상기 도체층(50)이 양극단을 형성하도록 한다.
도 2는 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조(100)의 제2 실시예를 나타낸다. 상기 종단 영역(22)에는 식각에 의해 복수의 제2 트렌치(24)를 형성하고, 상기 제2 트렌치(24) 간은 서로 배열되어 함수 곡선 형상의 배열 조합 구조를 형성하고, 도 2에 도시한 바와 같이 제2 트렌치(24) 간의 깊이가 점차 감소되는 함수 곡선 형상을 나타내지만, 이 제2 트렌치(24) 간의 배열 조합 형상 또는 구조는 상기 제2 트렌치(24) 간의 깊이 또는 너비의 변화에 의해 한정되는 것이 아니다.
도 3, 도 4 및 도 5는, 각각 종래의 쇼트키 다이오드, 본 고안의 제1 실시예 및 제2 실시예의 쇼트키 다이오드의 종단 영역 트렌치 구조(100)의 전기장 분포 실험도이다. 도 3에 나타난 제1 공핍 영역(Depletion region, A1) 및 제1 공핍 영역 경계선(A2)은 종래의 쇼트키 다이오드의 종단 영역이 역방향 바이어스되었을 때의 전기장 분포 상태를 나타내며, 상기 제1 공핍 영역(A1)과 제1 공핍 영역 경계선(A2)이 비교적 평탄한 곡선을 형성하는 것을 나타내며, 역방향 누설 전류 값이 비교적 높고, 역방향 바이어스 값이 비교적 낮음을 알 수 있다.
상대적으로, 도 4에 도시한 제2 공핍 영역(A3), 제2 공핍 영역 경계선(A4) 및 도 5에 도시된 제3 공핍 영역(A5), 제3 공핍 영역 경계선(A6)은 각각 도 1 및 도 2에 도시한 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조(100)의 제1 실시예 및 제2 실시예의 역방향 바이어스되었을 때의 전기장 분포 상태를 나타낸다. 각각 제2 트렌치 구조(24) 자체의 함수 곡선 형상 또는 제2 트렌치(24) 간에 형성된 함수 곡선의 배열 조합 형상과 서로 동일함을 나타내며, 상기 종단 영역(22)의 제2 공핍 영역(A3), 제3 공핍 영역(A5) 및 제2 공핍 영역 경계선(A4)과 제3 공핍 영역 경계선(A6)은 비교적 가파른 형상을 나타내며, 역방향 바이어스 시의 누설 전류 값이 비교적 낮고 역방향 바이어스 값이 비교적 높은 특성을 갖는다.
도 6, 도 7 및 도 8은, 각각 종래의 쇼트키 다이오드, 본 고안의 제1 실시예 및 제2 실시예의 쇼트키 다이오드의 종단 영역 트렌치 구조(100)가 역방향 바이어스되었을 때의 전자가 이온화 중심에 충돌하는 실험도이며, 도 6에 나타난 제1 충돌블록(B1)은 종래의 쇼트키 다이오드의 종단 영역이 역방향 바이어스되었을 때의 전자가 이온화 중심에 충돌한 상태를 나타내며, 상기 제1 충돌블록(B1)의 형상은 상기 도 3에 도시한 제1 공핍 영역 경계선(A2)의 형상과 일치하며, 비교적 평탄한 곡선의 블록이며, 역방향 누설 전류 값이 비교적 높고, 역방향 바이어스 값이 비교적 낮음을 알 수 있다.
상대적으로, 도 7에 도시한 제2 충돌블록(B2) 및 도 8에 도시한 제3 충돌블록(B3)은 각각 도 1 및 도 2에 도시한 본 고안의 제1 실시예 및 제2 실시예에 따른 쇼트키 다이오드의 종단 영역 트렌치 구조(100)가 역방향 바이어스 되었을 때의 전자가 이온화 중심에 충돌한 상태를 나타내며, 또한 도 4에 도시한 제2 공핍 영역 경계선(A4) 및 도 5에 도시한 제3 공핍 영역 경계선(A6)의 형상과 일치하며 모두 하단이 비교적 가파른 블록 형상임을 나타내며, 역방향 바이어스 시의 누설 전류 값이 비교적 낮고 역방향 바이어스 값이 비교적 높은 특성을 갖는다.
도 9는 종래의 쇼트키 다이오드, 본 고안의 제1 실시예 및 제2 실시예의 쇼트키 다이오드의 종단 영역 트렌치 구조(100)의 역방향 누설 전류 및 역방향 바이어스 값의 실험 곡선도이다. 제1 곡선(C1)은 종래의 쇼트키 다이오드의 종단 영역의 역방향 누설 전류 및 역방향 바이어스 값 곡선을 표시한다. 제2 곡선(C2)은 도 1에 도시한 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조(100) 제1 실시예의 역방향 누설 전류 및 역방향 바이어스 값 곡선을 표시하며, 제3 곡선(C3)은 도 2에 도시한 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조(100) 제2 실시예의 역방향 누설 전류 및 역방향 바이어스 값 곡선을 표시하며, 상기 횡축은 전압 V를 나타내며, 종축은 전류 I를 나타내며, 상기 제1 곡선(C1), 제2 곡선(C2) 및 제3 곡선(C3)을 비교하면 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조(100)의 제1 실시예 및 제2 실시예는 종래의 쇼트키 다이오드의 종단 영역에 비해 역방향 누설 전류 값이 비교적 낮고 역방향 바이어스의 내고(耐高) 전압값이 비교적 높은 특성을 가지는 것을 확실하게 증명할 수 있고, 동시에 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조(100)는 상기 중국전리 제 ZL02810570.2호 「투 마스크 트렌치 쇼트키 다이오드 및 그 제조방법」발명 특허에 비해 반도체 종단 영역의 트렌치 형성 공정이 확실히 간단하고, 소자 제조 원가 또한 상대적으로 낮음을 알 수 있다.
종합하자면, 본 고안의 쇼트키 다이오드의 종단 영역 트렌치 구조(100)를 열거한 각 도면 및 설명은 본 고안의 기술내용을 쉽게 설명하기 위하여 열거한 실시예의 일부일 뿐, 본 고안의 범위를 한정하기 위한 것이 아니다. 본 고안의 세부구조 또는 소자에 대한 등가 변경 및 치환은 모두 본 고안의 범위에 속하며, 그 범위는 이하의 청구범위에 의해 확정된다.
100: 쇼트키 다이오드의 종단 영역 트렌치 구조
10: 반도체 기판
20: 에피택셜층
21: 셀 영역
22: 종단 영역
23: 제1 트렌치
24: 제2 트렌치
30: 절연층
40: 폴리실리콘층
50: 도체층
A1: 제1 공핍 영역
A2: 제1 공핍 영역 경계선
A3: 제2 공핍 영역
A4: 제2 공핍 영역 경계선
A5: 제3 공핍 영역
A6: 제3 공핍 영역 경계선
B1: 제1 충돌블록
B2: 제2 충돌블록
B3: 제3 충돌블록
C1: 제1 곡선
C2: 제2 곡선
C3: 제3 곡선
V: 전압
I: 전류
10: 반도체 기판
20: 에피택셜층
21: 셀 영역
22: 종단 영역
23: 제1 트렌치
24: 제2 트렌치
30: 절연층
40: 폴리실리콘층
50: 도체층
A1: 제1 공핍 영역
A2: 제1 공핍 영역 경계선
A3: 제2 공핍 영역
A4: 제2 공핍 영역 경계선
A5: 제3 공핍 영역
A6: 제3 공핍 영역 경계선
B1: 제1 충돌블록
B2: 제2 충돌블록
B3: 제3 충돌블록
C1: 제1 곡선
C2: 제2 곡선
C3: 제3 곡선
V: 전압
I: 전류
Claims (6)
- 음극단인 반도체 기판;
상기 반도체 기판상에 결합되어 셀 영역과 종단 영역을 형성하고, 상기 셀 영역에는 식각에 의해 복수의 제1 트렌치를 형성하고, 상기 종단 영역에는 식각에 의해 1개 이상의 제2 트렌치를 형성하고, 상기 제2 트렌치는 함수 곡선 형상의 배열 조합 관계를 나타내는 에피택셜층;
각각 에피택셜층의 제1 트렌치 내면(內面)과 제2 트렌치 내면(內面)에 결합된 복수의 절연층;
상기 에피택셜층의 제1 트렌치와 제2 트렌치의 각 절연층 내면에 결합된 복수의 폴리실리콘층; 및
상기 에피택셜층 및 제1 트렌치, 제2 트렌치 상단(上端)에 결합되고, 양극단(陽極端)을 형성하도록 각각 에피택셜층, 제1 트렌치 중의 절연층과 폴리실리콘층 상단, 제2 트렌치 중의 절연층과 폴리실리콘층 상단에 연결되는 도체층
을 포함하고,
상기 에피택셜층의 종단 영역의 각 제2 트렌치 간은 깊이가 점차 감소되는 함수 곡선 형상의 배열 조합인,
쇼트키 다이오드의 종단 영역 트렌치 구조. - 제1항에 있어서,
상기 반도체 기판은 N+ 기판인, 쇼트키 다이오드의 종단 영역 트렌치 구조. - 제1항에 있어서,
상기 에피택셜층의 종단 영역의 제2 트렌치는 계단 모양의 함수 곡선 형상인, 쇼트키 다이오드의 종단 영역 트렌치 구조. - 제1항에 있어서,
상기 절연층은 이산화규소인, 쇼트키 다이오드의 종단 영역 트렌치 구조. - 삭제
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100202221 | 2011-01-31 | ||
| TW100202221U TWM406804U (en) | 2011-01-31 | 2011-01-31 | Structure of termination trench region for Schottky diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120005712U KR20120005712U (ko) | 2012-08-08 |
| KR200470298Y1 true KR200470298Y1 (ko) | 2013-12-06 |
Family
ID=45080592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2020120000500U KR200470298Y1 (ko) | 2011-01-31 | 2012-01-19 | 쇼트키 다이오드의 종단 영역 트렌치 구조 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3174355U (ko) |
| KR (1) | KR200470298Y1 (ko) |
| CN (1) | CN202434522U (ko) |
| TW (1) | TWM406804U (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10991742B2 (en) | 2018-09-04 | 2021-04-27 | Samsung Electronics Co., Ltd. | Image sensors |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101438620B1 (ko) | 2012-12-27 | 2014-09-05 | 현대자동차 주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| KR101886105B1 (ko) * | 2016-12-08 | 2018-08-07 | 현대자동차 주식회사 | 반도체 소자 |
| CN109390232A (zh) * | 2017-08-08 | 2019-02-26 | 天津环鑫科技发展有限公司 | 沟槽肖特基终端区沟槽刻蚀方法及沟槽肖特基制备方法 |
| JP7045008B2 (ja) * | 2017-10-26 | 2022-03-31 | Tdk株式会社 | ショットキーバリアダイオード |
| CN110212023B (zh) * | 2019-05-29 | 2020-10-09 | 西安电子科技大学 | 一种能够减小反向漏电流的结型势垒肖特基二极管 |
| CN113066871A (zh) * | 2021-03-25 | 2021-07-02 | 电子科技大学 | 具有变k介质槽复合终端的氧化镓结势垒肖特基二极管 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040000483A (ko) * | 2001-05-22 | 2004-01-03 | 제네럴 세미컨덕터, 인코포레이티드 | 2개 마스크의 트렌치 쇼트키 다이오드 |
| KR100483074B1 (ko) * | 2002-08-28 | 2005-04-14 | 정상구 | 쇼트키 다이오드 및 그 제조방법 |
-
2011
- 2011-01-31 TW TW100202221U patent/TWM406804U/zh not_active IP Right Cessation
- 2011-12-28 CN CN2011205575261U patent/CN202434522U/zh not_active Expired - Lifetime
-
2012
- 2012-01-05 JP JP2012000013U patent/JP3174355U/ja not_active Expired - Fee Related
- 2012-01-19 KR KR2020120000500U patent/KR200470298Y1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040000483A (ko) * | 2001-05-22 | 2004-01-03 | 제네럴 세미컨덕터, 인코포레이티드 | 2개 마스크의 트렌치 쇼트키 다이오드 |
| KR100483074B1 (ko) * | 2002-08-28 | 2005-04-14 | 정상구 | 쇼트키 다이오드 및 그 제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10991742B2 (en) | 2018-09-04 | 2021-04-27 | Samsung Electronics Co., Ltd. | Image sensors |
| US11508771B2 (en) | 2018-09-04 | 2022-11-22 | Samsung Electronics Co., Ltd. | Image sensors |
Also Published As
| Publication number | Publication date |
|---|---|
| CN202434522U (zh) | 2012-09-12 |
| JP3174355U (ja) | 2012-03-15 |
| KR20120005712U (ko) | 2012-08-08 |
| TWM406804U (en) | 2011-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR200470298Y1 (ko) | 쇼트키 다이오드의 종단 영역 트렌치 구조 | |
| CN103208531B (zh) | 一种快恢复二极管frd芯片及其制作方法 | |
| JP6226786B2 (ja) | 半導体装置およびその製造方法 | |
| TWI569457B (zh) | 蕭特基二極體結構 | |
| CN103733344A (zh) | 半导体装置 | |
| US8736012B2 (en) | Trenched semiconductor structure | |
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| KR20190038717A (ko) | 쇼트키 배리어 다이오드 | |
| JP2018006639A (ja) | 半導体装置及びその製造方法 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| JP2018129513A (ja) | 半導体装置および電気機器 | |
| CN112201690A (zh) | Mosfet晶体管 | |
| KR200470297Y1 (ko) | 쇼트키 다이오드 구조 | |
| KR101669987B1 (ko) | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 | |
| CN103208529A (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN110197852B (zh) | 一种半沟槽离子注入的混合PiN肖特基二极管 | |
| CN107946374A (zh) | 一种带有表面杂质浓度调节区的肖特基整流器及制造方法 | |
| TW202103329A (zh) | 半導體器件及其製造方法 | |
| US9184247B2 (en) | Power semiconductor device capable of maintaining a withstand voltage | |
| US8779545B2 (en) | Semiconductor structure with dispersedly arranged active region trenches | |
| CN207409500U (zh) | 一种半导体器件 | |
| US8704270B2 (en) | Shockley diode having a low turn-on voltage | |
| CN103887286A (zh) | 一种具有提高抗浪涌电流能力的半导体装置 | |
| CN216488076U (zh) | 多级沟槽肖特基二极管 | |
| CN111863618B (zh) | 半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20161104 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181008 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191008 Year of fee payment: 7 |