CN1964070A - 多晶硅esd结构保护的垂直双扩散金属氧化物半导体功率器件 - Google Patents
多晶硅esd结构保护的垂直双扩散金属氧化物半导体功率器件 Download PDFInfo
- Publication number
- CN1964070A CN1964070A CN 200610022264 CN200610022264A CN1964070A CN 1964070 A CN1964070 A CN 1964070A CN 200610022264 CN200610022264 CN 200610022264 CN 200610022264 A CN200610022264 A CN 200610022264A CN 1964070 A CN1964070 A CN 1964070A
- Authority
- CN
- China
- Prior art keywords
- esd
- polysilicon
- power device
- protected
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 43
- 229920005591 polysilicon Polymers 0.000 title claims description 42
- 230000009977 dual effect Effects 0.000 title 1
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 11
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000006698 induction Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 238000007599 discharging Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000011982 device technology Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003902 lesion Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，属于半导体功率器件技术领域。本发明在常规VDMOS中引入了pn结形成的二极管来耐压和泄放ESD电流。所述pn结由不同掺杂类型的多晶硅本身形成。本发明通过多晶硅ESD保护结构来承受ESD加在氧化层上的电压，泄放ESD引起的电流，避免器件氧化层介质击穿和器件来流熔化、二次击穿，从而大大提高了器件抗ESD能力。采用本发明还可以制作更多的具有高可靠性及更易操作性的抗ESD功率器件。
Description
技术领域
多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，属于半导体功率器件技术领域。
背景技术
垂直双扩散金属氧化物半导体(VDMOS)功率器件是功率电子的重要基础，作为功率开关，VDMOS以其耐高压、低导通电阻等特性常用于功率集成电路和功率集成***中。VDMOS是武器装备体系不可或缺的部分，它为电子设备提供所需形式的电源和电机设备提供驱动，几乎一切电子设备和电机设备都需用到功率VDMOS器件。随着VDMOS器件抗辐照能力的增强，它还被更广泛地应用于航空航天和核环境中。图1是常规VDMOS器件结构示意图。其中，1是器件的漏极，2是n+(或p+)衬底区，3是n-(或p-)外延层，4是p(或n)区，5是n+(或p+)区，6是p+(或n+)区，7是二氧化硅层，8是多晶硅层，9是源极，10是栅极。
静电放电(ESD)是直接接触或静电场感应引起的两个不同静电势的物体之间静电荷的传输。ESD可包含几百毫微焦耳能量，并产生约3000V电压，它可以损坏几乎绝大部分半导体器件和半导体集成电路。
VDMOS器件在制造和应用环境中，由于高能的离子注入、人体静电、高分子材料的广泛采用、机器放电、带电器件和电磁干扰等等都会带来ESD的问题。ESD对VDMOS器件会造成以下的损坏：由于ESD而加在氧化层上的电压导致栅氧或者场氧介质击穿、氧化层电荷及硅/二氧化硅的界面电荷增加；由于ESD引起的电流导致器件来流熔化、二次击穿等。有的损坏直接导致器件的失效，有的会在VDMOS器件中产生潜藏的缺陷，它们并不立即失效但会引起断续的故障以及长期可靠性的潜在损伤等问题。这些都对VDMOS器件的可靠性和环境适应性产生了很不利的影响。
国内外对ESD损伤的防护手段分为两个方面：一方面是外部因素，即改善器件和电路的生产、工作、存储环境和规范；另一方面是内部因素，即提高片内ESD保护电路的性能，这方面也是目前提高集成电路抗ESD性能的主要手段。
迄今国内外用于VDMOS器件的ESD保护结构都采用常规MOS器件或者CMOS集成电路的部分结构形式，在提高常规MOS器件和CMOS集成电路的抗ESD能力方面，研究者们提出了各种各样的措施。文献罗宏伟，恩云飞等，多指条nMOSFET抗ESD设计技术，电路与***学报，2004，12，所研究的利用多指条nMOSFET进行抗ESD设计是提高当前CMOS集成电路抗ESD能力的一个重要手段。图2是一个典型的n型MOSFET及其寄生的横向npn晶体管示意图。图3是在ESD作用下栅极接地nMOSFET的典型电流-电压特性曲线，其中14处的电压和电流分别为开启电压和开启电流，15处的电压为维持电压，16处的电压和电流分别为二次击穿电压和二次击穿电流。当ESD电压超过寄生npn管的开启电压后，nMOSFET进入负微分电阻区，电压保持在维持电压，同时为ESD电流提供泄放回路，如果ESD电流超过了晶体管的二次击穿电流，晶体管就会被击穿烧毁。因此为了得到良好的抗ESD能力，就要降低开启电压和增加二次击穿电流，增加二次击穿电流最常用的方法是增加保护管的面积即采用多指条晶体管，其结构就相当于多个单指条的nMOSFET并联在一起。当ESD应力作用于多指条nMOSFET时，首先多指条nMOSFET中的任意一根指条触发导通，进入负微分电阻区，开始泄放ESD大电流，电压缓慢回升。设计单指条二次击穿电压大于其开启电压，则在已触发的指条进入二次击穿之前，ESD应力引起的电压将再次超过nMOSFET的开启电压，第二根指条被触发，与第一根指条一起泄放ESD大电流，这样进行下去，直至整个nMOSFET导通。
多指条nMOSFET内部有多根指条一起泄放ESD电流，因而其抗ESD能力大大增强。但多指条nMOSFET是针对横向MOS器件设计的，不能直接应用于VDMOS，而且采用该方法设计的器件占用的面积较大，工艺可操作性和可控性不强，成本也较高。
发明内容
本发明的目的在于提供多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，它在常规VDMOS中引入了pn结形成的二极管来耐压和泄放ESD电流，从而形成ESD保护结构，与常规VDMOS器件相比，具有抗ESD能力大大提高的特点，而且器件工艺可操作性和可控性较强，制作成本也不高。
本发明技术方案如下：
多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，如图4所示，其特征是在常规VDMOS的基础上，利用了不同掺杂类型的多晶硅本身形成的多晶硅pn结形成的二极管作为ESD保护结构。
需要说明的是：
(1)多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，如图4所示，器件多晶硅层由不同掺杂的两部分组成，利用不同掺杂类型的多晶硅本身形成的多晶硅pn结形成的二极管作为器件的ESD保护结构。
(2)多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，其ESD保护结构在栅内部实现。
本发明的工作原理：
本发明提供的多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，可以克服常规VDMOS器件抗ESD能力不够好的缺点，获得较好的抗ESD能力，而且器件工艺可操作性和可控性较强，制作成本也不高。下面具体说明本发明的工作原理。
ESD发生在常规VDMOS中时，可能引起常规VDMOS过压场致失效和过流热致失效。ESD发生在常规VDMOS器件中时，可能在氧化层上施加一定的电压，在所加电压下，电子被注入氧化层，在氧化层中发生碰撞电离产生俘获空穴。俘获空穴是空间电荷，这势必会影响氧化层中的电场，俘获空穴的表面电荷密度正比于氧化层中两电极电场之差，当俘获空穴的表面电荷密度增大到一定层度，使电极上的电场之差超过介质击穿电压，则氧化层发生介质击穿；ESD发生在常规VDMOS器件中时，可能在器件中引起电流流过结，在结中的功率耗散使温度升高至硅区熔化，当硅熔化时，它的电阻降低30倍，这引起更多的电流流过熔化区，进一步加热熔化区，导致热飞逸，产生二次击穿，同时掺杂原子沿着熔化路线再分布，晶格损伤引起电场和漏电流，在最严重的情况，结短路发生。
而对于本发明提供的多晶硅ESD结构保护的VDMOS器件，当发生ESD时，加在氧化层上的电压可以由不同掺杂类型的多晶硅本身形成的多晶硅pn结形成的二极管承受，因此，器件氧化层不会发生介质击穿；当器件内产生较大电流时，电流可以通过引入的pn结形成的二极管释放，不会引起器件过流熔化或二次击穿。从而多晶硅ESD结构保护的VDMOS器件能有效地防止ESD带来的损伤，使器件免于失效。
综上所述，本发明提供的多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，通过在传统VDMOS内引入pn结形成的二极管作为ESD保护结构，以承受ESD加在氧化层上的电压，泄放ESD引起的电流来提高器件的抗ESD能力。采用本发明还可以制作更多的具有高可靠性及更易操作性的抗ESD功率器件。
附图说明
图1是常规VDMOS器件结构示意图
其中，1是器件的漏极，2是n+(或p+)衬底区，3是n-(或p-)外延层，4是p(或n)区，5是n+(或p+)区，6是p+(或n+)区，7是二氧化硅层，8是多晶硅层，9是源极，10是栅极。
图2是一个典型的n型MOSFET及其寄生的横向npn晶体管示意图
其中，1是器件的漏极，9是源极，10是栅极，11是p型衬底区，12是衬底电阻，13是n+区。
图3是在ESD作用下栅极接地nMOSFET的典型电流-电压特性曲线
其中14处的电压和电流分别为开启电压和开启电流，15处的电压为维持电压，16处的电压和电流分别为二次击穿电压和二次击穿电流。
图4是本发明提供的多晶硅ESD结构保护的VDMOS功率器件结构示意图
其中，1是器件的漏极，2是n+(或p+)衬底区，3是n-(或p-)外延层，4是p(或n)区，5是n+(或p+)区，6是p+(或n+)区，7是二氧化硅层，8是掺n(或p)的多晶硅层，9是源极，10是栅极，17是掺p(或n)的多晶硅层。
具体实施方式
采用本发明的多晶硅ESD保护结构，可以得到性能优良的抗ESD VDMOS功率器件。可以应用于双扩散场效应晶体管、绝缘栅双极型功率晶体管、静电诱导晶体管等常见功率器件。采用多晶硅ESD结构保护的辐照加固VDMOS器件可以用于对器件性能要求较高的航空航天、核环境及其他领域。随着半导体技术的发展，采用本发明还可以制作更多的具有高可靠性及更易操作性的抗ESD功率器件。
引入多晶硅ESD结构保护的VDMOS功率器件，如图4所示，包括漏极1，n+(或p+)衬底区2，n-(或p-)外延层3，p(或n)区4，n+(或p+)区5，p+(或n+)区6，二氧化硅层7，掺n(或p)的多晶硅层8，源极9，栅极10，掺p(或n)的多晶硅层17。其特征是其多晶硅层由不同掺杂的两部分组成，利用不同掺杂类型的多晶硅本身形成的多晶硅pn结形成的二极管作为器件的ESD保护结构。
多晶硅ESD结构保护的VDMOS功率器件，在具体实施时，只需在掺杂多晶硅的步骤，对多晶硅进行不同类型的掺杂，其余制作步骤和常规VDMOS的相同。
Claims (3)
1、多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，如图4所示，包括漏极1，n+(或p+)衬底区2，n-(或p-)外延层3，p(或n)区4，n+(或p+)区5，p+(或n+)区6，二氧化硅层7，掺n(或p)的多晶硅层8，源极9，栅极10，掺p(或n)的多晶硅层17。其特征是其多晶硅层由不同掺杂的两部分组成，利用不同掺杂类型的多晶硅本身形成的多晶硅pn结形成的二极管作为器件的ESD保护结构。
2、根据权利要求1所述的多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，其特征是，ESD保护结构在栅内部实现。
3、根据权利要求1所述的多晶硅ESD结构保护的垂直双扩散金属氧化物半导体功率器件，其中的多晶硅ESD保护结构还可以用于横向MOS器件、绝缘栅双极型功率晶体管、静电诱导晶体管等半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610022264 CN1964070A (zh) | 2006-11-15 | 2006-11-15 | 多晶硅esd结构保护的垂直双扩散金属氧化物半导体功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610022264 CN1964070A (zh) | 2006-11-15 | 2006-11-15 | 多晶硅esd结构保护的垂直双扩散金属氧化物半导体功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1964070A true CN1964070A (zh) | 2007-05-16 |
Family
ID=38083040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610022264 Pending CN1964070A (zh) | 2006-11-15 | 2006-11-15 | 多晶硅esd结构保护的垂直双扩散金属氧化物半导体功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1964070A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901829A (zh) * | 2010-05-07 | 2010-12-01 | 深圳深爱半导体有限公司 | 静电释放保护结构及制造方法 |
| CN102544104A (zh) * | 2012-01-12 | 2012-07-04 | 清华大学 | 一种耐高压的隧穿晶体管及其制备方法 |
-
2006
- 2006-11-15 CN CN 200610022264 patent/CN1964070A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101901829A (zh) * | 2010-05-07 | 2010-12-01 | 深圳深爱半导体有限公司 | 静电释放保护结构及制造方法 |
| CN102544104A (zh) * | 2012-01-12 | 2012-07-04 | 清华大学 | 一种耐高压的隧穿晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102867846B (zh) | 半导体器件 | |
| CN105118862B (zh) | 一种具有抗单粒子效应的vdmos器件 | |
| CN102714205A (zh) | 具有集成的瞬态过压保护的接合焊盘 | |
| CN103151268B (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
| CN105826367A (zh) | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 | |
| CN108520875A (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN102832233B (zh) | Scr型ldmos esd器件 | |
| CN102254912B (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN109888017A (zh) | 一种抗辐照ldmos器件 | |
| CN110265391A (zh) | 一种内嵌浮空n+区的ligbt型esd防护器件 | |
| CN103165600B (zh) | 一种esd保护电路 | |
| CN101431096A (zh) | 一种soi ligbt器件 | |
| CN104409454A (zh) | 一种nldmos防静电保护管 | |
| CN102376761A (zh) | Ldmos esd结构 | |
| CN202394974U (zh) | 低触发电压的双向scr esd保护电路 | |
| CN104795438B (zh) | 一种能抑制负阻效应的sa‑ligbt | |
| CN1964069A (zh) | 多晶硅/体硅esd结构保护的垂直双扩散金属氧化物半导体功率器件 | |
| CN1964070A (zh) | 多晶硅esd结构保护的垂直双扩散金属氧化物半导体功率器件 | |
| CN207938608U (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
| CN101714553B (zh) | 单元晶体管、集成电路及显示*** | |
| CN103606544A (zh) | 一种抗静电释放的ldmos器件 | |
| CN208189589U (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| CN108766964A (zh) | Ldmos静电保护器件 | |
| CN103617996A (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN102054835B (zh) | 一种用于静电放电的晶闸管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C57 | Notification of unclear or unknown address | ||
| DD01 | Delivery of document by public notice |
Addressee: Lu Jing Document name: the First Notification of an Office Action |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |