CN102544002A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN102544002A
CN102544002A CN2011102653598A CN201110265359A CN102544002A CN 102544002 A CN102544002 A CN 102544002A CN 2011102653598 A CN2011102653598 A CN 2011102653598A CN 201110265359 A CN201110265359 A CN 201110265359A CN 102544002 A CN102544002 A CN 102544002A
Authority
CN
China
Prior art keywords
electrode
interlayer dielectric
grid wiring
semiconductor device
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102653598A
Other languages
English (en)
Inventor
铃木健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102544002A publication Critical patent/CN102544002A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的在于，提供一种能增加单元的有效面积，抑制不平衡动作等的半导体装置及其制造方法。涉及本发明的半导体装置具备：第1栅极布线(5)，经未被第1层间绝缘膜(8)覆盖的上表面与栅极电极(20)连接；第2层间绝缘膜(80)，覆盖第1栅极布线(5)的除上表面的一部分的区域，形成于第1层间绝缘膜(8)上；以及第2栅极布线(16)，经未被第2层间绝缘膜(80)覆盖的上表面与第1栅极布线(5)连接，在俯视时，第2栅极布线(16)的宽度比第1栅极布线(5)的宽度宽。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，特别是，涉及一种用于提高IGBT等的功率半导体装置的性能和品质的电极的结构及其制造方法。
背景技术
近年来，IGBT等的半导体装置被用于各种用途中，并期望进一步提高其性能和品质。
提高IGBT的性能和品质是以单元结构的重新评估、晶片厚度的最优化等为主要手段的，但仅凭这些手段要提高性能和品质也逐渐达到极限。为此，提高每单位面积的发射极区域的面积比率(即扩大有效面积来降低电流密度)也成为用于提高性能和品质的重要手段。
专利文献1：日本特开2009-283717号公报。
例如专利文献1中所示的那样，在带温度传感二极管的IGBT的情况下，由于在温度传感二极管的电极焊盘以及布线的正下方的区域不能形成发射极电极，变为无效区域，所以有必要新扩展有效面积。
为了增加有效面积，减小电极焊盘并缩短布线长度是有效的。但是，由于电极焊盘必需至少与外部连接(例如A1引线)的面积(例如引线直径)，所以面积缩小中存在界限。
另外，当半导体装置所具备的栅极电极的栅极阻抗大时，产生芯片动作的偏差，存在会产生电流向部分芯片集中的不平衡动作的问题。
发明内容
本发明是为了解决上述问题而创作出的发明，其目的在于，提供一种在增加单元的有效面积的同时，能抑制不平衡动作等的半导体装置及其制造方法。
涉及本发明的半导体装置，具备：栅极电极，与多个单元的单独栅极电极连接，在绝缘膜上有选择地形成；第1层间绝缘膜，覆盖所述栅极电极的除上表面的一部分的区域，形成于所述绝缘膜上；第1栅极布线，经未被所述第1层间绝缘膜覆盖的所述上表面与所述栅极电极连接；第2层间绝缘膜，覆盖所述第1栅极布线的除上表面的一部分的区域，形成于所述第1层间绝缘膜上；以及第2栅极布线，经未被所述第2层间绝缘膜覆盖的所述上表面与所述第1栅极布线连接，在俯视时，所述第2栅极布线的宽度比所述第1栅极布线的宽度宽。
发明效果
根据涉及本发明的半导体装置，通过具备：经未被第1层间绝缘膜覆盖的上表面与栅极电极连接的第1栅极布线；覆盖第1栅极布线的除上表面的一部分的区域，形成于第1层间绝缘膜上的第2层间绝缘膜；以及经未被第2层间绝缘膜覆盖的上表面与第1栅极布线连接的第2栅极布线，在俯视时，第2栅极布线的宽度比第1栅极布线的宽度宽，从而能降低IGBT芯片内的寄生栅极阻抗值，抑制不平衡动作。
附图说明
图1是基于本发明的实施方式1的电极焊盘形成后的制造工序图；
图2是基于本发明的实施方式1的上主面图；
图3是基于本发明的实施方式1的温度传感二极管的截面图；
图4是基于本发明的实施方式1的第1栅极布线正上方形成的第2栅极布线的截面图；
图5是基于本发明的实施方式2的上主面图；
图6是基于本发明的实施方式2的第1栅极布线正上方形成的第2发射极电极的截面图；
图7是基于本发明的实施方式3的末端区域的截面图；
图8是基于本发明的实施方式3的末端区域的制造工序图；
图9是基于本发明的实施方式3的末端区域的制造工序图；
图10是基于本发明的实施方式3的末端区域的截面图；
图11是基于本发明的实施方式3的末端区域的制造工序图；
图12是基于本发明的实施方式3的末端区域的制造工序图；
图13是基于本发明的实施方式4的上主面图；
图14是基于本发明的实施方式4的第3发射极电极的截面图；
图15是作为前提技术的带温度传感二极管的IGBT的上主面图；
图16是作为前提技术的带温度传感二极管的IGBT的温度传感二极管的截面图；
图17是作为前提技术的IGBT的第1栅极布线的截面图；
图18是作为前提技术的IGBT的末端区域的截面图；
图19是作为前提技术的IGBT的末端区域的截面图；
符号说明
1  末端区域；
2  第1发射极电极；
3  温度传感二极管；
4  布线；
5  第1栅极布线；
6  电极焊盘；
7  第1栅极电极焊盘；
8，80～83，800，801  层间绝缘膜；
9  n-基板；
10  p阱层；
11  第1场板电极；
12  沟道截断环；
15  第2发射极电极；
16  第2栅极布线；
17  第2栅极电极焊盘；
18  n+发射极层；
20  栅极电极；
21  第2场板电极；
22  氧化膜；
23  保护膜；
24～27  第3发射极电极；
200  单独栅极电极；
210  第3场板电极。
具体实施方式
<A.实施方式1>
图15是表示作为本发明的前提技术的IGBT芯片的上主面的图。
在俯视时，由第1栅极布线5包围形成了第1发射极电极2的单元区域，其外侧的区域变成末端区域1。所谓单元区域是指排列有多个IGBT等的单位元件(单元)的区域。
在形成第1发射极电极2的区域内，在中央部配置温度传感二极管3，配置连接于温度传感二极管3的温度传感二极管3的布线4、以及连接于布线4的温度传感二极管3的电极焊盘6。
另外，在形成第1发射极电极2的区域内，也排列连接于第1栅极电极焊盘7的多个第1栅极布线5。
第1栅极电极焊盘7、第1栅极布线5通过利用同一电极有选择地蚀刻来构成。
第1栅极电极焊盘7作为传递来自外部的栅极电压的、例如引线接合的电极焊盘来构成。第1栅极布线5从第1栅极电极焊盘7分配后配置，并向并联连接的IGBT单元施加栅极电压。
另外，第1发射极电极2是用于流过发射极电流(主电流)的区域，在第1发射极电极2的下面构成并联连接的IGBT单元。
温度传感二极管3具有如下功能，即：利用二极管的电压降来检测元件的发热温度，当超过最大额定温度时，使IGBT断开，保护芯片不被热破坏。
另外，末端区域1是为了保持栅极电压OFF时施加于集电极和发射极间的电压而构成的区域。
图16是图15中的A-A’截面的截面图。如图所示，在n-基板9上形成层间绝缘膜801，进而在层间绝缘膜801上配置温度传感二极管3的布线4。
图17是图15中的G-G’截面的截面图。如图所示，在n-基板9上形成p阱层10，在p阱层10上有选择地形成氧化膜22。
在氧化膜22上配置栅极电极20，夹着栅极电极20形成层间绝缘膜8。这里，层间绝缘膜8以除了栅极电极20的上表面的一部分之外覆盖栅极电极20的方式来形成。另外，栅极电极20以与图15所示的栅极布线5一样的布局形成，即以包围图15的上下方向以及单元区域的方式形成。
进而，经栅极电极20的未被层间绝缘膜8覆盖的上表面，连接第1栅极布线5。
另外，在p阱层10上以夹着氧化膜22以及层间绝缘膜8的方式形成第1发射极电极2。
图18是图15中的B-B’截面的截面图。该图是表示将多个浮动的p阱10配置成环状的保护环结构的图。如图所示，虽然在n-基板9上形成p阱层10，但末端区域1中，在俯视时，形成有包围形成第1发射极电极2的区域的多个环状p阱层10。另外，在最外周形成沟道截断环12。
在各p阱层10、沟道截断环12上，形成连接于未被层间绝缘膜800覆盖的上表面的第1场板电极11。第1场板电极11例如可由铝形成。
图19是图15中的B-B’截面的另一样式。该图是表示利用了电容耦合的场板结构的图。如图所示，在n-基板9上形成p阱层10，在最外周形成沟道截断环12。
在p阱层10、沟道截断环12上，形成连接于未被层间绝缘膜800覆盖的上表面的第1场板电极11。另外，在p阱层10与沟道截断环12之间的区域中，也经层间绝缘膜800将多个第1场板电极11形成为环状。第1场板电极11例如可由多晶硅形成。
进而，在第1场板电极11上经层间绝缘膜81(一部分连接)形成第3场板电极210。
在上述半导体装置中，如图16所示，由于在温度传感二极管的电极焊盘以及布线的正下方的区域不能形成发射极电极，变成无效区域，所以有必要新扩展有效面积。
另外，在温度传感二极管的电极焊盘以及布线的正下方之外的区域中，未图示的单独栅极电极形成为沿图15的左右方向延伸的条状，并排列成多列。单独栅极电极在与栅极电极20交叉的部位与栅极电极20连接。
为了增加有效面积，减小电极焊盘并缩短布线长度是有效的。但是，由于电极焊盘必需至少与外部连接(例如A1引线)的面积(例如引线直径)，所以面积缩小中存在界限。
另外，一般情况下，期望将温度传感二极管配置在半导体芯片中发热最高的芯片中心附近，在配置于半导体芯片的端部的情况下，存在检测灵敏度下降的问题。
另外，当半导体装置所具备的栅极电极的栅极阻抗大时，产生芯片动作的偏差，存在会产生电流向部分芯片集中的不平衡动作的问题。
另外，近年来，应用传递模塑技术的制品增多，但基于模塑树脂与半导体芯片的热膨胀系数之差，存在半导体上构成的布线因来自模塑树脂的应力而滑动的问题。作为其对策之一，例如进行电极厚度的薄膜化，减少梯级来缓和应力，但如上所述，因为栅极布线宽度(截面积)有限制，当由引线接合构成为电极时担心损坏单元部，所以存在界限值。另外，虽然有基于聚酰亚胺涂层对布线的保护，但会造成成本上升。
在下面的实施方式中，对能解决上述问题的半导体装置进行说明。
<A-1.构成>
图1是涉及实施方式1的电极焊盘形成后的制造工序图。相当于后述的图2的下层的上主面，在俯视时，由第1栅极布线5包围形成有第1发射极电极2的区域，将由第1栅极布线5包围的区域作为单元区域。单元区域的外侧的区域变为末端区域1。
在形成有第1发射极电极2的单元区域内，在其中央部配置温度传感二极管3。
另外，在单元区域内也排列连接于第1栅极电极焊盘7的多个第1栅极布线5。
图2是表示涉及本发明实施方式1的作为半导体装置的IGBT的上主面的图，从图1的状态进一步示出制造工序行进的状态。
在俯视时，由第2栅极布线16包围形成有相当于第1发射极电极2的上层的第2发射极电极15的单元区域，其外侧的区域变为末端区域1。第2栅极布线16也相当于第1栅极布线5的上层。通过形成第2发射极电极15，强化IGBT芯片内的发射极电位固定，能抑制不平衡动作。
在形成有第2发射极电极15的单元区域内，在其中央部配置温度传感二极管3，配置连接于温度传感二极管3的温度传感二极管3的布线4、以及连接于布线4的温度传感二极管3的电极焊盘6。
另外，在单元区域内也排列连接于第2栅极电极焊盘17的多个第2栅极布线16。
图3是图2的C-C’截面的截面图。如图所示，在n-基板9上形成p阱层10(p基极层)，从p阱层10(p基极层)表面向n-基板9内延伸形成单独栅极电极200。
另外，在温度传感二极管3的电极焊盘6以及布线4的正下方以外的区域中，将未图示的单独栅极电极200形成为沿图1的左右方向延伸的条状，并排列成多列。单独栅极电极200在与栅极电极20交叉的部位与栅极电极20连接。
进而，在p阱层10的表面，夹着单独栅极电极200形成作为各单元的发射极层的n+发射极层18。另外，在p阱层10的表面，覆盖单独栅极电极200，形成作为第4层间绝缘膜的层间绝缘膜82。
另外，覆盖包含层间绝缘膜82的p阱层10，形成第1发射极电极2。在第1发射极电极2上，有选择地形成作为第5层间绝缘膜的层间绝缘膜83。在第1发射极电极2下，形成MOS晶体管。另外，在未图示的截面中，第1发射极电极2与n+发射极层18连接。
在层间绝缘膜83上，有选择地配置温度传感二极管3的布线4。另外，在将温度传感二极管3的电极焊盘6配置于层间绝缘膜83上的截面中，代替温度传感二极管3的布线4，配置电极焊盘6。
在图15所示的半导体装置的情况下，由电极焊盘6以及布线4削减了发射极电极的有效面积，但在本实施方式1中，在布线4的正下方也能配置MOS晶体管，进而能防止有效面积的减少。
这样，在实施方式1中，由于能在温度传感二极管3的电极焊盘6以及布线4的下面形成MOS晶体管，所以得到了可使无效面积最小化的效果。
在图4中示出图2的D-D’截面的截面图。如图所示，涉及本发明的半导体装置具备：形成于n-基板9上的p阱层10；有选择地形成于p阱层10表面的作为绝缘膜的氧化膜22；以及有选择地形成于氧化膜22上的栅极电极20。栅极电极20与多个单元的单独栅极电极200连接。另外，栅极电极20以与图1所示的栅极布线5一样的布局形成，即以包围图1的上下方向以及单元区域的方式形成。
另外，覆盖栅极电极20的除上表面的一部分的区域来形成作为第1层间绝缘膜的层间绝缘膜8。以沉积等方法有选择地进行蚀刻，在氧化膜22上形成层间绝缘膜8。经未被层间绝缘膜8覆盖的上表面的一部分，连接栅极电极20和第1栅极布线5。以溅射或蒸镀等方法将铝等导电性材料进行成膜并有选择地蚀刻来形成第1栅极布线5。
覆盖第1栅极布线5的除上表面的一部分的区域来形成作为第2层间绝缘膜的层间绝缘膜80。层间绝缘膜80形成于层间绝缘膜8上。经未被层间绝缘膜80覆盖的上表面的一部分，连接第1栅极布线5和第2栅极布线16。
这里，在俯视时，第2栅极布线16的宽度能形成为比第1栅极布线5的宽度宽。
另外，能经层间绝缘膜8以夹着栅极电极20、第1栅极布线5的方式形成第1发射极电极2、第1场板电极11。形成第1发射极电极2的图面左侧对应于单元区域。进而，在第1发射极电极2、第1场板电极11各自的上层，能形成第2发射极电极15、第2场板电极21。在形成第2发射极电极15的情况下，能强化IGBT芯片内的发射极电位固定，抑制不平衡动作。另外，在形成第2场板电极21的情况下，能使耐压稳定化。
这里，所谓不平衡动作是指在栅极阻抗大的情况下，产生芯片动作的偏差，并且电流向部分芯片容易集中的动作。
在图4所示的结构中，由第1栅极布线5设定传递栅极电位所必需的宽度，将与第1栅极布线5连接的第2栅极布线16的宽度形成得比第1栅极布线5的宽度宽，并设定栅极阻抗。因此，由于以第2栅极布线16能设定栅极阻抗，所以能降低IGBT芯片内的寄生栅极阻抗值，进而能抑制不平衡动作。
另外，在形成图4所示的结构中的第2栅极布线16、第2发射极电极15、第2场板电极21的工序中，能形成图3所示的结构中的电极焊盘6和布线4。
另外，单独栅极电极200和栅极电极20能在相同工序形成，层间绝缘膜8和层间绝缘膜82、层间绝缘膜80和层间绝缘膜83能在相同工序形成。
<A-2.效果>
根据涉及本发明的实施方式1，在半导体装置中，通过具备：经未被第1层间绝缘膜8覆盖的上表面与栅极电极20连接的第1栅极布线5；覆盖第1栅极布线5的除上表面的一部分的区域，形成于第1层间绝缘膜8上的第2层间绝缘膜80；以及经未被第2层间绝缘膜80覆盖的上表面与第1栅极布线5连接的第2栅极布线16，在俯视时，由于第2栅极布线16的宽度比第1栅极布线5的宽度宽，从而能降低IGBT芯片内的寄生栅极阻抗值，抑制不平衡动作。
另外，根据涉及本发明的实施方式1，在半导体装置中，通过进一步具备：邻接于单独栅极电极200形成的、作为各单元的发射极层的n+发射极层18；覆盖单独栅极电极200形成的第4层间绝缘膜82；在第4层间绝缘膜82上与n+发射极层18连接形成的第1发射极电极2；形成于第1发射极电极2上的第5层间绝缘膜83；以及，配置在第5层间绝缘膜83上的、温度传感二极管3的电极焊盘6和/或温度传感二极管3的布线4，由此，能抑制在温度传感二极管3的电极焊盘6、布线4的正下方形成无效区域，进而能扩展半导体装置的有效面积。
另外，根据涉及本发明的实施方式1，在半导体装置中，通过进一步具备形成于第1发射极电极2上的第2发射极电极15，能强化IGBT芯片内的发射极电位固定，并能期待不平衡动作的抑制、振荡的抑制以及引线接合性的提高。
另外，根据涉及本发明的实施方式1，在半导体装置中，通过在形成第2栅极布线16以及第2发射极电极15的工序形成温度传感二极管3的电极焊盘6以及温度传感二极管3的布线4，能削减工序数，使作业效率提高。
另外，根据涉及本发明的实施方式1，在半导体装置中，通过第1栅极布线5、第1发射极电极2以及第1场板电极11在相同工序形成，能削减工序数，使作业效率提高。
另外，根据涉及本发明的实施方式1，在半导体装置中，通过第2栅极布线16、第2发射极电极15以及第2场板电极21在相同工序形成，能削减工序数，使作业效率提高。
<B.实施方式2>
<B-1.构成>
图5中示出涉及本发明实施方式2的半导体装置的上主面图。在俯视时，由第2栅极布线16包围形成有第2发射极电极15的单元区域，单元区域的外侧变为末端区域1。
在形成有第2发射极电极15的区域内，在中央部配置温度传感二极管3，配置连接于温度传感二极管3的温度传感二极管3的布线4、以及连接于布线4的温度传感二极管3的电极焊盘6。
图6中示出图5的E-E’截面的截面图。由于该图是未包括末端区域1的区域的截面图，所以未示出场板电极。
如图所示，至少局部覆盖第1栅极布线5来形成层间绝缘膜80(图6中覆盖第1栅极布线5上)，与图4所示的情况不同，代替第2栅极布线16，覆盖包含层间绝缘膜80上的区域来形成第2发射极电极15。
基于这样的构成，通过强化IGBT芯片内的发射极电位固定，可实现不平衡动作的抑制、振荡的抑制以及引线接合性的提高。
<B-2.效果>
根据涉及本发明的实施方式2，在半导体装置中，通过至少局部覆盖第1栅极布线5来形成第2层间绝缘膜80，并在局部部位代替第2栅极布线16覆盖包含第2层间绝缘膜80上的区域来形成第2发射极电极15，能强化IGBT芯片内的发射极电位固定，进而能期待不平衡动作的抑制、振荡的抑制以及引线接合性的提高。
<C.实施方式3>
<C-1.构成1>
图7是图2的H-H’截面的截面图。如图所示，在n-基板9上形成p阱层10，但在末端区域1中，在俯视时，包围形成有第1发射极电极2的区域的多个环状p阱层10。另外，在最外周形成沟道截断环12。图中多个p阱层10形成为环状，但有时也可形成1个p阱层10，并形成环状。
在各p阱层10、沟道截断环12上，形成连接于未被层间绝缘膜800覆盖的上表面的第1场板电极11。在俯视时，以包围形成有多个单元的单元区域的方式来形成第1场板电极11。
进而，虽然以作为第3层间绝缘膜的层间绝缘膜81来覆盖第1场板电极11，但残留未被层间绝缘膜81覆盖的第1场板电极11，并在该第1场板电极11上形成与第1场板电极11连接的第2场板电极21。
如图所示，期望第2场板电极21的厚度比第1场板电极11的厚度厚。
进而，覆盖第2场板电极21、层间绝缘膜81能形成保护膜23。
图8、9是表示图7所示的半导体装置的制造方法的图。
首先，在n-基板9上形成施加电压时有选择地扩展耗尽层的p阱层10、在最外周阻止耗尽层的沟道截断环12，并以沉积等方法形成层间绝缘膜800(图8)。
之后，以溅射或蒸镀等方法将铝等的导电性材料进行成膜，有选择地蚀刻后，形成第1场板电极11(图8)，接着以同样的方法形成层间绝缘膜81，有选择地制作第2场板电极21(图9)。
这样，使用第1场板电极11与第2场板电极21，能以末端结构保持耐压。
这里，在涉及本发明的半导体装置中，以不同工序来制作用于末端区域1的电位接地的电极即第1场板电极11和用于提高引线接合性的电极即第2场板电极21。
在图15所示的涉及本发明的前提技术的半导体装置的情况下，同时制作用于末端区域1的电位接地的电极和用于提高引线接合性的厚的Al电极。为此，埋入到模塑树脂中的器件存在如下问题，即，因模具与Si以及铝的热膨胀率不同，所以末端结构的场板电极(Al)随着时间的推移而剥离(滑动)。但是，在本发明中，如上所述，由于第2场板电极21在另一工序形成，所以能抑制由末端结构的第2场板电极21的薄厚化所引起的滑动现象的产生。
这里，第1栅极布线5、第1发射极电极2和第1场板电极21能在相同工序形成。
另外，第2栅极布线16、第2发射极电极15和第2场板电极21也能在相同工序形成。
在这种情况下，能得到削减工序数，降低成本、提高效率的效果。
进而，在其它的第2场板电极21上，构成保护不受水分、应力、杂质等影响的如氮化硅等的半绝缘性保护膜23(图7)。这样，能得到耐压的稳定化和防止由模具应力引起的电极变形的效果。
<C-2.构成2>
图10表示图2的H-H’截面的变形例。如图所示，在n-基板9上形成p阱层10。另外，在最外周形成沟道截断环12。虽然图中多个p阱层10形成为环状，但有时也可形成1个p阱层10，并形成环状。
在各p阱层10、沟道截断环12上，形成连接于未被层间绝缘膜800覆盖的上表面的第1场板电极11，从形成p阱层10的区域至形成沟道截断环12的区域，在层间绝缘膜800上形成多个第1场板电极11。
以层间绝缘膜81覆盖第1场板电极11，进而形成多个第3场板电极210。第3场板电极210例如是包围单元区域的环状。另外，在俯视时，以与第1场板电极11部分重叠的方式形成第3场板电极210。通过这样形成，能使半导体装置的耐压稳定化。
进而，覆盖第3场板电极210、层间绝缘膜81来形成保护膜23。
图11、12是表示图10所示的半导体装置的制造方法的图。
首先，在n-基板9上形成施加电压时有选择地扩展耗尽层的p阱10、在最外周阻止耗尽层的沟道截断环12，并以沉积等方法形成层间绝缘膜800(图11)。
之后，以溅射或蒸镀等方法将铝等的导电性材料进行成膜，并有选择地蚀刻后，形成第1场板电极11(图11)，接着以同样的方法形成层间绝缘膜81，并有选择地形成第3场板电极210，进行电容耦合(图12)。
另外，第2栅极布线16、第2发射极电极15以及第2场板电极210能在相同工序形成。
在图19所示的涉及本发明的半导体装置的情况下，由于以形成栅极电极20的多晶硅来形成第1场板电极11，所以有制造上的限制。但是，在本实施方式中，能以第1发射极电极2来制作第1场板电极11，以第2发射极电极15来制作第2场板电极21。因此，能不受制造上的限制，来制作末端结构。
<C-3.效果>
根据涉及本发明的实施方式3，在半导体装置中，通过进一步具备：在俯视时包围形成有多个单元的单元区域的第1场板电极11；覆盖第1场板电极11的除上表面的一部分的区域的作为第3层间绝缘膜的层间绝缘膜81；以及经未被层间绝缘膜81覆盖的上表面的一部分与第1场板电极11连接第2场板电极21，从而使半导体装置的耐压稳定化。
另外，根据涉及本发明的实施方式3，在半导体装置中，通过第2场板电极21的厚度比第1场板电极11的厚度厚，从而能抑制由末端结构的第2场板电极21的薄厚化引起的滑动现象的产生。
另外，根据涉及本发明的实施方式3，在半导体装置中，通过进一步具备：形成于作为第3层间绝缘膜的层间绝缘膜81上的第3场板电极210，在俯视时包围单元区域，并且第3场板电极210在俯视时与第1场板电极11部分重叠，从而使半导体装置的耐压稳定化。
另外，根据涉及本发明的实施方式3，在半导体装置中，通过进一步具备：形成于作为第3层间绝缘膜的层间绝缘膜81上的保护膜23，从而使半导体装置的耐压稳定化。另外，能抑制由模具应力引起的电极变形。
<D.实施方式4>
<D-1.构成>
图13表示涉及本发明实施方式4的半导体装置的上主面图。在俯视时，以第2栅极布线16包围形成有第3发射极电极24的单元区域，其外侧的区域变为末端区域1。
在形成有第3发射极电极24的区域内，在中央部配置温度传感二极管3，配置连接于温度传感二极管3的温度传感二极管3的布线4、以及连接于布线4的温度传感二极管3的电极焊盘6。
在图14中示出图13的F-F’截面的截面图。如图所示，在n-基板9上形成p阱层10(p基极层)，从p阱层10(p基极层)表面向n-基板9内延伸形成单独栅极电极200。
进而，在p阱层10的表面夹着单独栅极电极200形成n+发射极层18。另外，在p阱层10的表面，覆盖单独栅极电极200，形成层间绝缘膜82。
另外，覆盖包含层间绝缘膜82的p阱层10，形成第1发射极电极2。在第1发射极电极2下，形成MOS晶体管。
在第1发射极电极2上形成第2发射极电极15，进而在上层形成能焊接的第3发射极电极24。
第3发射极电极24能使用分成3层的电极，例如能作成第3发射极电极25(Ti)、第3发射极电极26(Ni)、第3发射极电极27(Au)。各电极以溅射或蒸镀等方法进行成膜，并有选择地蚀刻而构成。
当在芯片表面电极上进行焊接时，能降低通电时的导通阻抗，并且与引线接合法相比，能提高直到与芯片的接合面剥离的寿命。通常，即便在焊接中芯片表面的栅极布线也阻碍焊接的自由度，但在本实施方式4中，由于结构变为第2发射极电极15经层间绝缘膜8覆盖第1栅极布线5上，所以焊接的自由度上升。
这样，在本实施方式中，得到以下效果，即：在提高焊接的自由度的同时，降低通电时的导通阻抗、防止由封装的模具应力引起的电极变形。
<D-2.效果>
根据涉及本发明的实施方式4，在半导体装置中，通过进一步具备：形成于第2发射极电极15上且可焊接的第3发射极电极24，从而使半导体装置的耐压稳定化。另外，能抑制由模具应力引起的电极变形。
另外，根据涉及本发明的实施方式4，在半导体装置中，通过第3发射极电极25、26、27由Ti/Ni/Au的电极构成，从而进一步使半导体装置的耐压稳定化。另外，能抑制由模具应力引起的电极变形。
在本发明的实施方式中，虽然记载了各构成要素的材质、材料、实施条件等，但这些是示例，并不限于该记载。

Claims (14)

1.一种半导体装置，其特征在于，
具备：
栅极电极，与多个单元的单独栅极电极连接，在绝缘膜上有选择地形成；
第1层间绝缘膜，覆盖所述栅极电极的除上表面的一部分的区域，形成于所述绝缘膜上；
第1栅极布线，经未被所述第1层间绝缘膜覆盖的所述上表面与所述栅极电极连接；
第2层间绝缘膜，覆盖所述第1栅极布线的除上表面的一部分的区域，形成于所述第1层间绝缘膜上；以及
第2栅极布线，经未被所述第2层间绝缘膜覆盖的所述上表面与所述第1栅极布线连接，
在俯视时，所述第2栅极布线的宽度比所述第1栅极布线的宽度宽。
2.根据权利要求1所述的半导体装置，其特征在于，
还具备：
第1场板电极，在俯视时，包围形成有所述多个单元的单元区域；
第3层间绝缘膜，覆盖所述第1场板电极的除上表面的一部分的区域；以及
第2场板电极，经未被所述第3层间绝缘膜覆盖的所述上表面的一部分与所述第1场板电极连接。
3.根据权利要求2所述的半导体装置，其特征在于，
所述第2场板电极的厚度比所述第1场板电极的厚度厚。
4.根据权利要求2或3所述的半导体装置，其特征在于，
还具备：
第3场板电极，形成于所述第3层间绝缘膜上，在俯视时包围所述单元区域，
所述第3场板电极在俯视时与所述第1场板电极部分重叠。
5.根据权利要求2或3所述的半导体装置，其特征在于，
还具备：形成于所述第3层间绝缘膜上的保护膜。
6.根据权利要求1～3中任一项所述的半导体装置，其特征在于，
还具备：
邻接于所述单独栅极电极所形成的各单元的发射极层；
覆盖所述单独栅极电极所形成的第4层间绝缘膜；
在所述第4层间绝缘膜上与所述发射极层连接所形成第1发射极电极；
形成于所述第1发射极电极上的第5层间绝缘膜；以及
配置在所述第5层间绝缘膜上的温度传感二极管的电极焊盘和/或所述温度传感二极管的布线。
7.根据权利要求6所述的半导体装置，其特征在于，
还具备：形成于所述第1发射极电极上的第2发射极电极。
8.根据权利要求7所述的半导体装置，其特征在于，
至少局部覆盖所述第1栅极布线形成的所述第2层间绝缘膜，
在所述局部部位，代替所述第2栅极布线，覆盖包含所述第2层间绝缘膜上的区域形成的所述第2发射极电极。
9.根据权利要求7所述的半导体装置，其特征在于，
还具备：
形成于所述第2发射极电极上的可焊接的第3发射极电极。
10.根据权利要求9所述的半导体装置，其特征在于，
所述第3发射极电极包含Ni。
11.根据权利要求9所述的半导体装置，其特征在于，
所述第3发射极电极由Ti/Ni/Au的电极构成。
12.一种半导体装置的制造方法，其特征在于，
所述半导体装置，具备：
栅极电极，与多个单元的单独栅极电极连接，在绝缘膜上有选择地形成；
第1层间绝缘膜，覆盖所述栅极电极的除上表面的一部分的区域，形成于所述绝缘膜上；
第1栅极布线，经未被所述第1层间绝缘膜覆盖的所述上表面与所述栅极电极连接；
第2层间绝缘膜，覆盖所述第1栅极布线的除上表面的一部分的区域，形成于所述第1层间绝缘膜上；以及
第2栅极布线，经未被所述第2层间绝缘膜覆盖的所述上表面与所述第1栅极布线连接，
在俯视时，所述第2栅极布线的宽度比所述第1栅极布线的宽度宽，
还具备：
邻接于所述单独栅极电极所形成的各单元的发射极层；
覆盖所述单独栅极电极所形成的第4层间绝缘膜；
在所述第4层间绝缘膜上与所述发射极层连接所形成第1发射极电极；
形成于所述第1发射极电极上的第5层间绝缘膜；
配置在所述第5层间绝缘膜上的温度传感二极管的电极焊盘和/或所述温度传感二极管的布线；以及
形成于所述第1发射极电极上的第2发射极电极，
其中，所述温度传感二极管的电极焊盘以及所述温度传感二极管的布线在形成所述第2栅极布线以及所述第2发射极电极的工序中形成。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述第1栅极布线、所述第1发射极电极以及所述第1场板电极在相同工序中形成。
14.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述第2栅极布线、所述第2发射极电极以及所述第2场板电极在相同工序中形成。
CN2011102653598A 2010-12-20 2011-09-08 半导体装置及其制造方法 Pending CN102544002A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010282655A JP2012134198A (ja) 2010-12-20 2010-12-20 半導体装置およびその製造方法
JP2010-282655 2010-12-20

Publications (1)

Publication Number Publication Date
CN102544002A true CN102544002A (zh) 2012-07-04

Family

ID=46233238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102653598A Pending CN102544002A (zh) 2010-12-20 2011-09-08 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20120153349A1 (zh)
JP (1) JP2012134198A (zh)
CN (1) CN102544002A (zh)
DE (1) DE102011087064A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084124A1 (ja) * 2012-11-29 2014-06-05 富士電機株式会社 半導体装置
CN104241347A (zh) * 2013-06-20 2014-12-24 株式会社东芝 半导体装置
US9508843B2 (en) 2013-09-10 2016-11-29 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10249725B2 (en) 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
CN110178202A (zh) * 2017-01-13 2019-08-27 三菱电机株式会社 半导体装置及其制造方法
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098344A (ja) * 2011-10-31 2013-05-20 Toshiba Corp 半導体装置
KR101526680B1 (ko) * 2013-08-30 2015-06-05 현대자동차주식회사 절연 게이트 양극성 트랜지스터 모듈의 온도 센싱 회로
JP2016012647A (ja) * 2014-06-27 2016-01-21 トヨタ自動車株式会社 半導体装置
US10637460B2 (en) 2016-06-14 2020-04-28 Macom Technology Solutions Holdings, Inc. Circuits and operating methods thereof for monitoring and protecting a device
US20180109228A1 (en) 2016-10-14 2018-04-19 MACOM Technology Solution Holdings, Inc. Phase shifters for gallium nitride amplifiers and related methods
US20190028066A1 (en) 2017-07-24 2019-01-24 Macom Technology Solutions Holdings, Inc. Fet operational temperature determination by field plate resistance thermometry
EP3658872B1 (en) * 2017-07-24 2022-01-05 MACOM Technology Solutions Holdings, Inc. Fet operational temperature determination by resistance thermometry
US20190028065A1 (en) 2017-07-24 2019-01-24 Macom Technology Solutions Holdings, Inc. Fet operational temperature determination by gate structure resistance thermometry
JP6462812B2 (ja) * 2017-09-27 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置
JP7247681B2 (ja) 2019-03-18 2023-03-29 富士電機株式会社 半導体組立体
JP7459703B2 (ja) 2020-07-15 2024-04-02 富士電機株式会社 半導体装置
JP7302715B2 (ja) * 2020-12-03 2023-07-04 富士電機株式会社 半導体装置
JP7160079B2 (ja) * 2020-12-03 2022-10-25 富士電機株式会社 半導体装置
WO2022196273A1 (ja) * 2021-03-17 2022-09-22 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85105124A (zh) * 1985-07-04 1986-12-31 三洋电机株式会社 晶体管
DE19606983A1 (de) * 1996-02-24 1997-08-28 Semikron Elektronik Gmbh Hochsperrendes Leistungshalbleiterbauelement
US20030052400A1 (en) * 2001-08-09 2003-03-20 Yasushi Okura Semiconductor device
US20040016979A1 (en) * 2002-07-23 2004-01-29 Kabushiki Kaisha Toshiba Semiconductor device
CN1649168A (zh) * 2004-01-26 2005-08-03 三菱电机株式会社 半导体器件
US20090291520A1 (en) * 2008-05-22 2009-11-26 Fuji Electric Device Technology Co., Ltd. Method for manufacturing semiconductor apparatus
JP2010183018A (ja) * 2009-02-09 2010-08-19 Toshiba Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US6285058B1 (en) * 1997-08-29 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method of manufacturing the same
JP4620889B2 (ja) * 2001-03-22 2011-01-26 三菱電機株式会社 電力用半導体装置
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP2004014707A (ja) * 2002-06-05 2004-01-15 Renesas Technology Corp 半導体装置
JP2005101293A (ja) * 2003-09-25 2005-04-14 Renesas Technology Corp 半導体装置
JP2006310508A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4659534B2 (ja) * 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
JP5205856B2 (ja) * 2007-01-11 2013-06-05 富士電機株式会社 電力用半導体素子
JP5175482B2 (ja) * 2007-03-29 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP2010109031A (ja) * 2008-10-29 2010-05-13 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5391447B2 (ja) * 2009-04-06 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP2011049393A (ja) * 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85105124A (zh) * 1985-07-04 1986-12-31 三洋电机株式会社 晶体管
DE19606983A1 (de) * 1996-02-24 1997-08-28 Semikron Elektronik Gmbh Hochsperrendes Leistungshalbleiterbauelement
US20030052400A1 (en) * 2001-08-09 2003-03-20 Yasushi Okura Semiconductor device
US20040016979A1 (en) * 2002-07-23 2004-01-29 Kabushiki Kaisha Toshiba Semiconductor device
CN1649168A (zh) * 2004-01-26 2005-08-03 三菱电机株式会社 半导体器件
US20090291520A1 (en) * 2008-05-22 2009-11-26 Fuji Electric Device Technology Co., Ltd. Method for manufacturing semiconductor apparatus
JP2010183018A (ja) * 2009-02-09 2010-08-19 Toshiba Corp 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084124A1 (ja) * 2012-11-29 2014-06-05 富士電機株式会社 半導体装置
CN104241347B (zh) * 2013-06-20 2017-10-31 株式会社东芝 半导体装置
CN104241347A (zh) * 2013-06-20 2014-12-24 株式会社东芝 半导体装置
US9653557B2 (en) 2013-06-20 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor device
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10084076B2 (en) 2013-09-10 2018-09-25 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10468516B2 (en) 2013-09-10 2019-11-05 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10573736B2 (en) 2013-09-10 2020-02-25 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US9508843B2 (en) 2013-09-10 2016-11-29 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US10950524B2 (en) 2013-09-10 2021-03-16 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US11817494B2 (en) 2013-09-10 2023-11-14 Ancora Semiconductors Inc. Semiconductor device having reduced capacitance between source and drain pads
US10249725B2 (en) 2016-08-15 2019-04-02 Delta Electronics, Inc. Transistor with a gate metal layer having varying width
CN110178202A (zh) * 2017-01-13 2019-08-27 三菱电机株式会社 半导体装置及其制造方法
CN110178202B (zh) * 2017-01-13 2023-10-27 三菱电机株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20120153349A1 (en) 2012-06-21
JP2012134198A (ja) 2012-07-12
DE102011087064A1 (de) 2012-06-21

Similar Documents

Publication Publication Date Title
CN102544002A (zh) 半导体装置及其制造方法
CN102005474B (zh) 半导体装置及其制造方法
JP5376365B2 (ja) 半導体装置
US7391093B2 (en) Semiconductor device with a guard-ring structure and a field plate formed of polycrystalline silicon film embedded in an insulating film
JP5205856B2 (ja) 電力用半導体素子
US10403554B2 (en) Method for manufacturing semiconductor device
JP6005306B2 (ja) 半導体装置
JP3906213B2 (ja) 半導体装置
JP6309907B2 (ja) 半導体装置
JP6910907B2 (ja) 半導体装置
US7576392B2 (en) Semiconductor device including gate wiring, main electrodes and connecting plate connected onto said main electrodes
JP5720647B2 (ja) 半導体装置及びその製造方法
JP2010287786A (ja) 半導体装置
US5592026A (en) Integrated structure pad assembly for lead bonding
JP6627445B2 (ja) 半導体装置
JP2009164288A (ja) 半導体素子及び半導体装置
JP2009146994A (ja) トレンチゲート型半導体装置
CN102693964B (zh) 半导体装置
JPWO2019012854A1 (ja) 半導体装置
US8836150B2 (en) Semiconductor device
WO2022099763A1 (zh) 半导体器件
JP2018152514A (ja) 半導体装置の製造方法および半導体装置
US20100207234A1 (en) Semiconductor device and wire bonding method
JP7149907B2 (ja) 半導体装置および半導体素子
JP2021168418A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120704