JP2004014707A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004014707A JP2004014707A JP2002164576A JP2002164576A JP2004014707A JP 2004014707 A JP2004014707 A JP 2004014707A JP 2002164576 A JP2002164576 A JP 2002164576A JP 2002164576 A JP2002164576 A JP 2002164576A JP 2004014707 A JP2004014707 A JP 2004014707A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate
- semiconductor device
- region
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】チップサイズの縮小を可能とし、チップサイズを増加させることなく、パッドサイズを容易に変更することが可能な技術を提供する。
【解決手段】半導体基板主面上にパッドとなる複数の電極が形成される半導体装置において、前記複数の電極を構成する一方の電極が、前記複数の電極を構成する他方の電極の上に、絶縁膜を介して部分的に配置されている。
上述した手段によれば、例えばメッシュゲート構造のパワーＭＩＳＦＥＴを有する半導体装置について、ゲート電極を部分的にソース電極の上に層間絶縁膜を介して配置して、ソース電極と重ねてゲート電極を配置することができるので、チップサイズを縮小することができる。
【選択図】 図２
【解決手段】半導体基板主面上にパッドとなる複数の電極が形成される半導体装置において、前記複数の電極を構成する一方の電極が、前記複数の電極を構成する他方の電極の上に、絶縁膜を介して部分的に配置されている。
上述した手段によれば、例えばメッシュゲート構造のパワーＭＩＳＦＥＴを有する半導体装置について、ゲート電極を部分的にソース電極の上に層間絶縁膜を介して配置して、ソース電極と重ねてゲート電極を配置することができるので、チップサイズを縮小することができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、パワートランジスタを有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
電力増幅回路、電源回路、コンバータ或は電源保護回路等にはパワートランジスタが用いられているが、これらのパワートランジスタには大電力を扱うために高耐圧化及び大電流化が要求される。
【０００３】
ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の場合には、大電流化を達成する方法として、チャネル幅を増大させることによって容易に達成できる。そして、このようなチャネル幅の増大を行なうことによってチップ面積が増大するのを回避するために、例えばメッシュゲート構造が用いられている。メッシュゲート構造では、ゲートが平面的に格子状に配置されており、このため単位チップ面積当りのチャネル幅を大きくすることができる。
【０００４】
このようなメッシュゲート構造のパワーＦＥＴには、セルの集積度を向上させることが可能であり、加えてオン抵抗を低減させることができる等の理由からトレンチゲート構造のＦＥＴが採用されており、トレンチゲート構造のＦＥＴでは、半導体基板主面に延設した溝に絶縁膜を介してゲートとなる導体層を設け、前記主面の深層部をドレイン領域とし、前記主面の表層部をソース領域とし、前記ドレイン領域及びソース領域間の半導体層をチャネル形成領域とする単位セルを複数並列に接続してある。
【０００５】
隣接するセルのトレンチゲートは互いに接続されて、外周のセルの各トレンチゲートが、半導体チップの外周部近傍にて、ゲート配線によってボンディングを行なうためのゲート電極に接続され、各セルのソース領域は、半導体基板主面上に絶縁膜を介して形成されたソース電極によって電気的に並列接続されている。
【０００６】
半導体基板主面の全面には、保護絶縁膜が形成され、この保護絶縁膜に、ゲート電極及びソース電極を部分的に露出させる開口を設け、この開口によるゲート電極及びソース電極の露出部分が、ゲートパッド及びソースパッドとなり、このゲートパッド及びソースパッドにワイヤボンディング等により電気的な接続が行なわれる。
【０００７】
また、ドレインの接続領域としては、半導体基板裏面の全面に、ドレイン領域と導通するドレイン電極が形成され、このドレイン電極を例えば導電性の接着材によってリードフレームに接続することによって電気的な接続が行なわれる。
【０００８】
【発明が解決しようとする課題】
このようなパワートランジスタについても、チップサイズの縮小が求められているが、ソース電極についてはソース領域を並列接続するためにセル形成領域の全域に形成する必要があり、ゲートパッドについてはボンディングを行なうために最低限必要な面積を確保する必要がある。これらの制約によってチップサイズの縮小が難しくなっている。
【０００９】
また、メッシュゲート構造のＦＥＴでは、形成された複数のセルの一部を電流検出用のセンスセルとして用い、このセンスセルに流れる電流から、メインセルに流れる電流を推定し、過電流を検知する過電流保護等が行なわれており、このセンスセルと外部の電流検出回路とを接続するセンス電極が必要となる。
【００１０】
他に、動作時のトランジスタの温度を検知するための温度センサが形成されている場合には、この温度センサと外部の温度測定回路とを接続するセンサ電極が必要となる。更に、裏面に設けられているドレイン電極を表面にて接続する場合があり、こうした接続のためにドレインパッドを表面に設ける場合がある。
【００１１】
これらセンス電極、センサ電極或いはドレインパッド等のように半導体基板主面上に設けるパッドの種類が増加することによって、パッドを形成するために必要な領域が増加する。その結果として、パッド領域の増加によってチップサイズが増加する、或いはチップサイズを変えなければソース領域として利用できる面積が減少し、耐圧等が低下するという問題がある。
【００１２】
また、顧客の希望によりパッドのサイズの拡大を求められる場合があり、パッドサイズを拡大するためにチップサイズを変えたのでは、全ての設計を改めなくてはならないので開発コストが増加してしまう。
【００１３】
本発明の課題は、このような問題を解決し、チップサイズの縮小を可能とし、チップサイズを増加させることなく、パッドサイズを容易に変更することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板主面上にパッドとなる複数の電極が形成される半導体装置において、前記複数の電極を構成する一方の電極が、前記複数の電極を構成する他方の電極の上に、絶縁膜を介して部分的に配置されている。
【００１５】
上述した手段によれば、例えばメッシュゲート構造のパワーＭＩＳＦＥＴを有する半導体装置について、ゲート電極を部分的にソース電極の上に層間絶縁膜を介して配置して、ソース電極と重ねてゲート電極を配置することができるので、チップサイズを縮小することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
図１は、本発明の一実施の形態であるトレンチゲート構造のパワーＭＩＳＦＥＴを有する半導体装置の概略構成を示す平面図であり、図２は、図１中のａ−ａ線に沿った部分拡大縦断面図である。
【００１８】
本実施の形態のＭＩＳＦＥＴは、例えば単結晶珪素からなるｎ＋型半導体基体１に、例えばエピタキシャル成長によってエピタキシャル層２を形成した半導体基板に形成される。このＭＩＳＦＥＴは、半導体基板の外周に沿って矩形環状に設けられるフィールド絶縁膜３によって囲まれたセル形成領域（図１中に破線にて示す）内に、平面形状が多角形となるトレンチゲート構造の単位セルを規則的に複数配置し、各セルを並列接続したメッシュゲート構造で構成されている。
【００１９】
各セルでは、半導体基体１上に形成されたｎ−型の半導体層がドレイン領域２ａとなり、ドレイン領域２ａ上に形成されたｐ型の半導体層がチャネルの形成されるベース領域２ｂとなり、ベース領域２ｂ上に形成されたｎ＋型の半導体層がソース領域２ｃとなる縦型ＦＥＴとなっている。
【００２０】
トレンチゲート４は、半導体基板主面からドレイン領域２ａに達する溝にゲート絶縁膜５を介して形成される。トレンチゲート４としては、例えば不純物が導入された多結晶珪素を用い、ゲート絶縁膜５としては、例えば、酸化珪素膜で構成されている。
【００２１】
隣接するセルのトレンチゲート４は互いに接続されて、平面的には格子状に一体化されており、外周のセルの各トレンチゲート４が半導体チップの外周部近傍にて、例えば多結晶珪素を用いたゲート配線６と接続されている。
【００２２】
ゲート配線６は、層間絶縁膜７を介して半導体基板上に形成され、フィールド絶縁膜３上にて例えばシリコンを含有させたアルミニウムを用いたゲート接続配線８と電気的に接続されている。
【００２３】
このゲート接続配線と同層の金属膜を用いてソース電極９が形成されており、このソース電極９は、半導体基板主面上に層間絶縁膜７を介して各セル形成領域の上層に形成され、コンタクト領域２ｄを介してソース電極９と各セルのソース領域２ｃとが接続されており、このソース電極９によって各セルのソース領域２ｃが並列に接続されている。また、このソース電極９は、ソースとなる第３半導体層２ｃの他に、ベース電位を一定とするために、ベース領域２ｂにも電気的に接続されている。
【００２４】
ゲート接続配線８，ソース電極９は、例えば酸化珪素膜及びポリイミドを用いた保護絶縁膜１０によって覆われており、この保護絶縁膜１０に、ゲート接続配線８及びソース電極９を部分的に露出させる開口を設け、この開口によって露出する部分のソース電極９が、ソースの接続領域であるソースパッドとなる。
【００２５】
本実施の形態ではこの開口によって露出するゲート接続配線８に、保護絶縁膜１０上に延在するゲート電極１１が接続されており、このゲート電極１１がトレンチゲート４の接続領域であるゲートパッドとなる。ゲート電極１１は部分的にソース電極９の上に層間絶縁膜７を介して配置されており、ソース電極９と重ねてゲート電極１１を配置することができるので、ゲート電極１１の下部領域をセル形成領域として活用しチップサイズを縮小することができる。
【００２６】
こうしたゲート電極１１及びソース電極９にボンディングワイヤ１２が接続されるが、ソース電極９は各セルのソース領域２ｃを接続するためにセル形成領域の全面に形成されており、パッドとして露出するボンディングに必要な領域は充分に確保されるので、ソース電極９を部分的に層間絶縁膜７にて覆うことによる影響はない。
【００２７】
これに対して従来の半導体装置では、図３に概略構成の平面図及び図４に図３中のａ−ａ線に沿った部分拡大縦断面図を示すように、本実施の形態のゲート接続配線８に相当する金属膜がゲート電極１１´となっているために、ソース電極９とゲート電極１１´とが同層に形成され、ソース電極９上にゲート電極１１´を配置することはできなかったので、ゲート電極１１´の下部領域に破線にて示すセル形成領域を配置することができなかった。
【００２８】
なお、フィールド絶縁膜３の外周には半導体基板主面に設けたｎ＋型の半導体領域１３ａに、ゲート接続配線８と同層の金属膜を用いた配線１３ｂを接続したソースガードリング１３が設けられている。
【００２９】
また、矩形環状のフィールド絶縁膜３に沿って、その下部にはｐ型ウエル１４が形成されており、このｐ型ウエル１４によって、フィールド絶縁膜３下に空乏層をなだらかに伸ばして空乏層の不連続を防止することができるので、トレンチゲート４終端部の電界を緩和する電界緩和部としてｐ型ウエル１４が機能する。
【００３０】
ドレインの接続領域としては、半導体基板裏面の全面に、ｎ＋型半導体基体１と導通するドレイン電極１５が、例えばニッケル，チタン，ニッケル，金を積層した積層膜として形成され、このドレイン電極１５を例えば導電性の接着材によってリードフレーム等に接続することによって電気的な接続が行なわれる。
【００３１】
また、前述したように、センス電極１６が必要となる場合、セル形成領域に設けられたダイオード等の温度センサ１７と外部の温度測定回路とを接続するセンサ電極１８，１９を設ける場合、裏面に設けられているドレイン電極１５を表面にて接続する接地電極２０を半導体基板主面側に設ける場合であっても、これらのパッドをゲート電極１１と同様に部分的にソース電極９の上に層間絶縁膜７を介して配置することによって、パッド領域の増加によってチップサイズが増加するのを回避することできる。
【００３２】
また、本実施の形態の半導体装置では、顧客の希望によりパッドのサイズの拡大を求められた場合にも、保護絶縁膜１０及びゲート電極１１のパターニングを変更するだけで容易に対処することが可能である。加えて、高速化等のために容量の低減を求められる場合には、ゲート電極１１のパターニングを変えることによって、図５中に破線にて示すように拡張されたゲート電極１１を実線にて示すように縮小して寄生容量を低減させることも容易である。
【００３３】
加えて、図６に縦断面図を示すように、ゲート電極１１と同層の金属膜２１をソース電極９上に部分的に形成し、この金属膜２１をソースパッドとして用いてソース電極を二層化することによって、新たに工程を追加することなく、ソース抵抗を低減させることが可能となる。
【００３４】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば本発明は、プレーナ型のセルを有するパワーＭＩＳＦＥＴを有する半導体装置にも適用が可能であり、更に、ＩＧＢＴ（Ｉｎｔｅｇｒａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等を設けた半導体装置にも適用が可能である。
【００３５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、ソース電極と重ねてゲート電極を配置することができるという効果がある。
（２）本発明によれば、上記効果（１）により、ゲート電極の下に位置する領域をセル形成領域として活用し、チップサイズを縮小することができるという効果がある。
（３）本発明によれば、上記効果（１）により、センス電極、センサ電極、接地電極等を半導体基板主面側に設ける場合であっても、パッド領域の増加によってチップサイズが増加するのを回避することできるという効果がある。
（４）本発明によれば、上記効果（１）により、パッドのサイズの変更を求められた場合にも、容易に対処することができるという効果がある。
（５）本発明によれば、ソース電極を二層化することによって、新たに工程を追加することなく、ソース抵抗を低減させることが可能となるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるトレンチゲート構造のパワーＭＩＳＦＥＴを有する半導体装置の概略構成を示す平面図である。
【図２】図１中のａ−ａ線に沿った部分拡大縦断面図である。
【図３】従来のトレンチゲート構造のパワーＭＩＳＦＥＴを有する半導体装置の概略構成を示す平面図である。
【図４】図３中のａ−ａ線に沿った部分拡大縦断面図である。
【図５】本発明の一実施の形態であるトレンチゲート構造のパワーＭＩＳＦＥＴを有する半導体装置の変形例を示す縦断面図である。
【図６】本発明の一実施の形態であるトレンチゲート構造のパワーＭＩＳＦＥＴを有する半導体装置の変形例を示す縦断面図である。
【符号の説明】
１…半導体基体、２…エピタキシャル層、２ａ…ドレイン領域、２ｂ…ベース領域、２ｃ…ソース領域、２ｄ…コンタクト領域、３…フィールド絶縁膜、４…トレンチゲート、５…ゲート絶縁膜、６…ゲート配線、７…層間絶縁膜、８…ゲート接続配線、９…ソース電極、１０…保護絶縁膜、１１，１１´…ゲート電極、１２…ボンディングワイヤ、１３…ソースガードリング、１４…ウエル、１５…ドレイン電極、１６…センス電極、１７…温度センサ、１８，１９…センサ電極、２０…接地電極、２１…金属膜。
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、パワートランジスタを有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
電力増幅回路、電源回路、コンバータ或は電源保護回路等にはパワートランジスタが用いられているが、これらのパワートランジスタには大電力を扱うために高耐圧化及び大電流化が要求される。
【０００３】
ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の場合には、大電流化を達成する方法として、チャネル幅を増大させることによって容易に達成できる。そして、このようなチャネル幅の増大を行なうことによってチップ面積が増大するのを回避するために、例えばメッシュゲート構造が用いられている。メッシュゲート構造では、ゲートが平面的に格子状に配置されており、このため単位チップ面積当りのチャネル幅を大きくすることができる。
【０００４】
このようなメッシュゲート構造のパワーＦＥＴには、セルの集積度を向上させることが可能であり、加えてオン抵抗を低減させることができる等の理由からトレンチゲート構造のＦＥＴが採用されており、トレンチゲート構造のＦＥＴでは、半導体基板主面に延設した溝に絶縁膜を介してゲートとなる導体層を設け、前記主面の深層部をドレイン領域とし、前記主面の表層部をソース領域とし、前記ドレイン領域及びソース領域間の半導体層をチャネル形成領域とする単位セルを複数並列に接続してある。
【０００５】
隣接するセルのトレンチゲートは互いに接続されて、外周のセルの各トレンチゲートが、半導体チップの外周部近傍にて、ゲート配線によってボンディングを行なうためのゲート電極に接続され、各セルのソース領域は、半導体基板主面上に絶縁膜を介して形成されたソース電極によって電気的に並列接続されている。
【０００６】
半導体基板主面の全面には、保護絶縁膜が形成され、この保護絶縁膜に、ゲート電極及びソース電極を部分的に露出させる開口を設け、この開口によるゲート電極及びソース電極の露出部分が、ゲートパッド及びソースパッドとなり、このゲートパッド及びソースパッドにワイヤボンディング等により電気的な接続が行なわれる。
【０００７】
また、ドレインの接続領域としては、半導体基板裏面の全面に、ドレイン領域と導通するドレイン電極が形成され、このドレイン電極を例えば導電性の接着材によってリードフレームに接続することによって電気的な接続が行なわれる。
【０００８】
【発明が解決しようとする課題】
このようなパワートランジスタについても、チップサイズの縮小が求められているが、ソース電極についてはソース領域を並列接続するためにセル形成領域の全域に形成する必要があり、ゲートパッドについてはボンディングを行なうために最低限必要な面積を確保する必要がある。これらの制約によってチップサイズの縮小が難しくなっている。
【０００９】
また、メッシュゲート構造のＦＥＴでは、形成された複数のセルの一部を電流検出用のセンスセルとして用い、このセンスセルに流れる電流から、メインセルに流れる電流を推定し、過電流を検知する過電流保護等が行なわれており、このセンスセルと外部の電流検出回路とを接続するセンス電極が必要となる。
【００１０】
他に、動作時のトランジスタの温度を検知するための温度センサが形成されている場合には、この温度センサと外部の温度測定回路とを接続するセンサ電極が必要となる。更に、裏面に設けられているドレイン電極を表面にて接続する場合があり、こうした接続のためにドレインパッドを表面に設ける場合がある。
【００１１】
これらセンス電極、センサ電極或いはドレインパッド等のように半導体基板主面上に設けるパッドの種類が増加することによって、パッドを形成するために必要な領域が増加する。その結果として、パッド領域の増加によってチップサイズが増加する、或いはチップサイズを変えなければソース領域として利用できる面積が減少し、耐圧等が低下するという問題がある。
【００１２】
また、顧客の希望によりパッドのサイズの拡大を求められる場合があり、パッドサイズを拡大するためにチップサイズを変えたのでは、全ての設計を改めなくてはならないので開発コストが増加してしまう。
【００１３】
本発明の課題は、このような問題を解決し、チップサイズの縮小を可能とし、チップサイズを増加させることなく、パッドサイズを容易に変更することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
半導体基板主面上にパッドとなる複数の電極が形成される半導体装置において、前記複数の電極を構成する一方の電極が、前記複数の電極を構成する他方の電極の上に、絶縁膜を介して部分的に配置されている。
【００１５】
上述した手段によれば、例えばメッシュゲート構造のパワーＭＩＳＦＥＴを有する半導体装置について、ゲート電極を部分的にソース電極の上に層間絶縁膜を介して配置して、ソース電極と重ねてゲート電極を配置することができるので、チップサイズを縮小することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
図１は、本発明の一実施の形態であるトレンチゲート構造のパワーＭＩＳＦＥＴを有する半導体装置の概略構成を示す平面図であり、図２は、図１中のａ−ａ線に沿った部分拡大縦断面図である。
【００１８】
本実施の形態のＭＩＳＦＥＴは、例えば単結晶珪素からなるｎ＋型半導体基体１に、例えばエピタキシャル成長によってエピタキシャル層２を形成した半導体基板に形成される。このＭＩＳＦＥＴは、半導体基板の外周に沿って矩形環状に設けられるフィールド絶縁膜３によって囲まれたセル形成領域（図１中に破線にて示す）内に、平面形状が多角形となるトレンチゲート構造の単位セルを規則的に複数配置し、各セルを並列接続したメッシュゲート構造で構成されている。
【００１９】
各セルでは、半導体基体１上に形成されたｎ−型の半導体層がドレイン領域２ａとなり、ドレイン領域２ａ上に形成されたｐ型の半導体層がチャネルの形成されるベース領域２ｂとなり、ベース領域２ｂ上に形成されたｎ＋型の半導体層がソース領域２ｃとなる縦型ＦＥＴとなっている。
【００２０】
トレンチゲート４は、半導体基板主面からドレイン領域２ａに達する溝にゲート絶縁膜５を介して形成される。トレンチゲート４としては、例えば不純物が導入された多結晶珪素を用い、ゲート絶縁膜５としては、例えば、酸化珪素膜で構成されている。
【００２１】
隣接するセルのトレンチゲート４は互いに接続されて、平面的には格子状に一体化されており、外周のセルの各トレンチゲート４が半導体チップの外周部近傍にて、例えば多結晶珪素を用いたゲート配線６と接続されている。
【００２２】
ゲート配線６は、層間絶縁膜７を介して半導体基板上に形成され、フィールド絶縁膜３上にて例えばシリコンを含有させたアルミニウムを用いたゲート接続配線８と電気的に接続されている。
【００２３】
このゲート接続配線と同層の金属膜を用いてソース電極９が形成されており、このソース電極９は、半導体基板主面上に層間絶縁膜７を介して各セル形成領域の上層に形成され、コンタクト領域２ｄを介してソース電極９と各セルのソース領域２ｃとが接続されており、このソース電極９によって各セルのソース領域２ｃが並列に接続されている。また、このソース電極９は、ソースとなる第３半導体層２ｃの他に、ベース電位を一定とするために、ベース領域２ｂにも電気的に接続されている。
【００２４】
ゲート接続配線８，ソース電極９は、例えば酸化珪素膜及びポリイミドを用いた保護絶縁膜１０によって覆われており、この保護絶縁膜１０に、ゲート接続配線８及びソース電極９を部分的に露出させる開口を設け、この開口によって露出する部分のソース電極９が、ソースの接続領域であるソースパッドとなる。
【００２５】
本実施の形態ではこの開口によって露出するゲート接続配線８に、保護絶縁膜１０上に延在するゲート電極１１が接続されており、このゲート電極１１がトレンチゲート４の接続領域であるゲートパッドとなる。ゲート電極１１は部分的にソース電極９の上に層間絶縁膜７を介して配置されており、ソース電極９と重ねてゲート電極１１を配置することができるので、ゲート電極１１の下部領域をセル形成領域として活用しチップサイズを縮小することができる。
【００２６】
こうしたゲート電極１１及びソース電極９にボンディングワイヤ１２が接続されるが、ソース電極９は各セルのソース領域２ｃを接続するためにセル形成領域の全面に形成されており、パッドとして露出するボンディングに必要な領域は充分に確保されるので、ソース電極９を部分的に層間絶縁膜７にて覆うことによる影響はない。
【００２７】
これに対して従来の半導体装置では、図３に概略構成の平面図及び図４に図３中のａ−ａ線に沿った部分拡大縦断面図を示すように、本実施の形態のゲート接続配線８に相当する金属膜がゲート電極１１´となっているために、ソース電極９とゲート電極１１´とが同層に形成され、ソース電極９上にゲート電極１１´を配置することはできなかったので、ゲート電極１１´の下部領域に破線にて示すセル形成領域を配置することができなかった。
【００２８】
なお、フィールド絶縁膜３の外周には半導体基板主面に設けたｎ＋型の半導体領域１３ａに、ゲート接続配線８と同層の金属膜を用いた配線１３ｂを接続したソースガードリング１３が設けられている。
【００２９】
また、矩形環状のフィールド絶縁膜３に沿って、その下部にはｐ型ウエル１４が形成されており、このｐ型ウエル１４によって、フィールド絶縁膜３下に空乏層をなだらかに伸ばして空乏層の不連続を防止することができるので、トレンチゲート４終端部の電界を緩和する電界緩和部としてｐ型ウエル１４が機能する。
【００３０】
ドレインの接続領域としては、半導体基板裏面の全面に、ｎ＋型半導体基体１と導通するドレイン電極１５が、例えばニッケル，チタン，ニッケル，金を積層した積層膜として形成され、このドレイン電極１５を例えば導電性の接着材によってリードフレーム等に接続することによって電気的な接続が行なわれる。
【００３１】
また、前述したように、センス電極１６が必要となる場合、セル形成領域に設けられたダイオード等の温度センサ１７と外部の温度測定回路とを接続するセンサ電極１８，１９を設ける場合、裏面に設けられているドレイン電極１５を表面にて接続する接地電極２０を半導体基板主面側に設ける場合であっても、これらのパッドをゲート電極１１と同様に部分的にソース電極９の上に層間絶縁膜７を介して配置することによって、パッド領域の増加によってチップサイズが増加するのを回避することできる。
【００３２】
また、本実施の形態の半導体装置では、顧客の希望によりパッドのサイズの拡大を求められた場合にも、保護絶縁膜１０及びゲート電極１１のパターニングを変更するだけで容易に対処することが可能である。加えて、高速化等のために容量の低減を求められる場合には、ゲート電極１１のパターニングを変えることによって、図５中に破線にて示すように拡張されたゲート電極１１を実線にて示すように縮小して寄生容量を低減させることも容易である。
【００３３】
加えて、図６に縦断面図を示すように、ゲート電極１１と同層の金属膜２１をソース電極９上に部分的に形成し、この金属膜２１をソースパッドとして用いてソース電極を二層化することによって、新たに工程を追加することなく、ソース抵抗を低減させることが可能となる。
【００３４】
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば本発明は、プレーナ型のセルを有するパワーＭＩＳＦＥＴを有する半導体装置にも適用が可能であり、更に、ＩＧＢＴ（Ｉｎｔｅｇｒａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等を設けた半導体装置にも適用が可能である。
【００３５】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、ソース電極と重ねてゲート電極を配置することができるという効果がある。
（２）本発明によれば、上記効果（１）により、ゲート電極の下に位置する領域をセル形成領域として活用し、チップサイズを縮小することができるという効果がある。
（３）本発明によれば、上記効果（１）により、センス電極、センサ電極、接地電極等を半導体基板主面側に設ける場合であっても、パッド領域の増加によってチップサイズが増加するのを回避することできるという効果がある。
（４）本発明によれば、上記効果（１）により、パッドのサイズの変更を求められた場合にも、容易に対処することができるという効果がある。
（５）本発明によれば、ソース電極を二層化することによって、新たに工程を追加することなく、ソース抵抗を低減させることが可能となるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるトレンチゲート構造のパワーＭＩＳＦＥＴを有する半導体装置の概略構成を示す平面図である。
【図２】図１中のａ−ａ線に沿った部分拡大縦断面図である。
【図３】従来のトレンチゲート構造のパワーＭＩＳＦＥＴを有する半導体装置の概略構成を示す平面図である。
【図４】図３中のａ−ａ線に沿った部分拡大縦断面図である。
【図５】本発明の一実施の形態であるトレンチゲート構造のパワーＭＩＳＦＥＴを有する半導体装置の変形例を示す縦断面図である。
【図６】本発明の一実施の形態であるトレンチゲート構造のパワーＭＩＳＦＥＴを有する半導体装置の変形例を示す縦断面図である。
【符号の説明】
１…半導体基体、２…エピタキシャル層、２ａ…ドレイン領域、２ｂ…ベース領域、２ｃ…ソース領域、２ｄ…コンタクト領域、３…フィールド絶縁膜、４…トレンチゲート、５…ゲート絶縁膜、６…ゲート配線、７…層間絶縁膜、８…ゲート接続配線、９…ソース電極、１０…保護絶縁膜、１１，１１´…ゲート電極、１２…ボンディングワイヤ、１３…ソースガードリング、１４…ウエル、１５…ドレイン電極、１６…センス電極、１７…温度センサ、１８，１９…センサ電極、２０…接地電極、２１…金属膜。
Claims (3)
- 半導体基板主面上にパッドとなる複数の電極が形成される半導体装置において、
前記複数の電極を構成する一方の電極が、前記複数の電極を構成する他方の電極の上に、絶縁膜を介して部分的に配置されていることを特徴とする半導体装置。 - 前記半導体装置がメッシュゲート構造のパワーＭＩＳＦＥＴを有し、前記一方の電極が前記ＭＩＳＦＥＴのゲート電極であり、前記他方の電極が前記ＭＩＳＦＥＴのソース電極であることを特徴とする請求項１に記載の半導体装置。
- 前記一方の電極がゲート電極に加えて、センス電極、センサ電極或いはドレイン電極の少なくとも何れかを含むことを特徴とする請求項２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164576A JP2004014707A (ja) | 2002-06-05 | 2002-06-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002164576A JP2004014707A (ja) | 2002-06-05 | 2002-06-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004014707A true JP2004014707A (ja) | 2004-01-15 |
Family
ID=30432682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002164576A Pending JP2004014707A (ja) | 2002-06-05 | 2002-06-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004014707A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087124A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2010087125A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2010087126A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2010087127A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2012134198A (ja) * | 2010-12-20 | 2012-07-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US20140246790A1 (en) * | 2013-03-04 | 2014-09-04 | Cree, Inc. | Floating bond pad for power semiconductor devices |
| WO2020250869A1 (ja) * | 2019-06-14 | 2020-12-17 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| EP4369393A1 (de) * | 2022-11-10 | 2024-05-15 | Siemens Aktiengesellschaft | Halbleiteranordnung mit einem schaltbaren halbleiterelement und verfahren zur herstellung derselben |
-
2002
- 2002-06-05 JP JP2002164576A patent/JP2004014707A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087124A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2010087125A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2010087126A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2010087127A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
| JP2012134198A (ja) * | 2010-12-20 | 2012-07-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US20140246790A1 (en) * | 2013-03-04 | 2014-09-04 | Cree, Inc. | Floating bond pad for power semiconductor devices |
| WO2014137622A1 (en) * | 2013-03-04 | 2014-09-12 | Cree, Inc. | Bond pad arrangement for power semiconductor devices |
| EP2965352A1 (en) * | 2013-03-04 | 2016-01-13 | Cree, Inc. | Bond pad arrangement for power semiconductor devices |
| US10068834B2 (en) * | 2013-03-04 | 2018-09-04 | Cree, Inc. | Floating bond pad for power semiconductor devices |
| WO2020250869A1 (ja) * | 2019-06-14 | 2020-12-17 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| JP2020205298A (ja) * | 2019-06-14 | 2020-12-24 | 日立オートモティブシステムズ株式会社 | 半導体装置 |
| JP7145817B2 (ja) | 2019-06-14 | 2022-10-03 | 日立Astemo株式会社 | 半導体装置 |
| US11855166B2 (en) | 2019-06-14 | 2023-12-26 | Hitachi Astemo, Ltd. | Semiconductor device including sub-cell disposed at chip center |
| EP4369393A1 (de) * | 2022-11-10 | 2024-05-15 | Siemens Aktiengesellschaft | Halbleiteranordnung mit einem schaltbaren halbleiterelement und verfahren zur herstellung derselben |
| WO2024099822A1 (de) * | 2022-11-10 | 2024-05-16 | Siemens Aktiengesellschaft | Halbleiteranordnung mit einem schaltbaren halbleiterelement und verfahren zur herstellung derselben |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6218462B2 (ja) | ワイドギャップ半導体装置 | |
| US20060289915A1 (en) | Semiconductor device | |
| JP2005005443A (ja) | 高耐圧半導体装置 | |
| JP2973588B2 (ja) | Ｍｏｓ型半導体装置 | |
| US11600540B2 (en) | Semiconductor device | |
| CN103165677B (zh) | 半导体装置 | |
| JP7383917B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2020150179A (ja) | 半導体装置 | |
| KR101236498B1 (ko) | 전력 반도체장치 | |
| JP2004014707A (ja) | 半導体装置 | |
| US20150295044A1 (en) | Semiconductor device | |
| JP2009164288A (ja) | 半導体素子及び半導体装置 | |
| JP7371335B2 (ja) | 半導体装置 | |
| JP4292595B2 (ja) | 半導体装置 | |
| JP4432332B2 (ja) | 半導体素子及びその製造方法 | |
| KR20120047763A (ko) | 반도체장치 | |
| JP4577480B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP7422166B2 (ja) | 作用面積を増加させたトランジスタ半導体ダイ | |
| JP7346855B2 (ja) | 半導体装置 | |
| JP2004319861A (ja) | 半導体装置 | |
| JP5401409B2 (ja) | 半導体装置 | |
| JP4514389B2 (ja) | 半導体装置 | |
| JP2009135354A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPS5987828A (ja) | 半導体装置 | |
| US20230106733A1 (en) | Semiconductor device and method for manufacturing semiconductor device |