CN102508146A - 确定热载流子注入应力测试条件的方法 - Google Patents

确定热载流子注入应力测试条件的方法 Download PDF

Info

Publication number
CN102508146A
CN102508146A CN2011103838854A CN201110383885A CN102508146A CN 102508146 A CN102508146 A CN 102508146A CN 2011103838854 A CN2011103838854 A CN 2011103838854A CN 201110383885 A CN201110383885 A CN 201110383885A CN 102508146 A CN102508146 A CN 102508146A
Authority
CN
China
Prior art keywords
voltage
stress
hot carrier
drain
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103838854A
Other languages
English (en)
Other versions
CN102508146B (zh
Inventor
唐逸
张悦强
胡少坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201110383885.4A priority Critical patent/CN102508146B/zh
Publication of CN102508146A publication Critical patent/CN102508146A/zh
Application granted granted Critical
Publication of CN102508146B publication Critical patent/CN102508146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种确定热载流子注入应力测试条件的方法，包括如下步骤：选择一MOS器件，在至少3个不同Vd下分别测量所述器件的Isub-Vg曲线，该Vd均小于等于器件的工作电压；对于每一根Isub-Vg电压曲线，分别找出Isubmax，并读取所述Isubmax下的Vg电压值；用上述步骤中得到的数值，作出Vg-Vd关系图；将Vg-Vd关系图用线性函数拟合，得到拟合公式；根据上述步骤得到的拟合公式，推算得到3个Vd stress下的Vg应力电压值，即为HCI应力测试条件。采用此发明方法可以利用较少的样品数进行HCI测试，减少了测试成本。

Description

确定热载流子注入应力测试条件的方法
技术领域
本发明涉及半导体器件测试领域，尤其涉及器件热载流子注入测试方法，可以有效减少测试样品，降低成本。
背景技术
对超大规模集成电路制造产业而言，随着MOSFET(金属氧化物半导体场效应晶体管)装置尺寸的不断减小，半导体制作工艺已经进入深亚微米时代，且向超深亚微米发展，此时，半导体器件可靠性越来越直接影响着制作的IC芯片的性能和使用寿命。但是，由于MOS器件尺寸等比例缩小时，器件工作电压并没有相应等比例减少，所以，相应的器件内部的电场强度随器件尺寸的减小反而增强。因此，在小尺寸器件中，电路的横向尺寸越来越小，导致沟道长度减小，即使是较小的源漏电压也会在漏端附近形成很高的电场强度，由于该横向电场作用，在漏端的强场区，沟道电子获很大的漂移速度和能量，成为热载流子。在深亚微米工艺中，随着MOS器件尺寸的日益缩小，MOS器件的热载流子注入(HCI)效应越来越严重，其引起的器件性能的退化是影响MOS器件可靠性的重要因素之一。因此，HCI测试已成为MOS器件可靠性测试的主要测试项目之一。
由于MOS器件热载流子的注入是按照JEDEC(Joint Electron DeviceEngineering Council)标准，因此MOS器件HCI测试也按照JEDEC标准进行，即将MOS器件处于HCI最严重情况下，加载3个不同的应力电压(stressvoltage)，得到退化曲线，从而根据3个不同应力电压下的退化幅度，依据寿命模型推算其在工作电压或1.1倍工作电压下热载流子测试的寿命。无论对于封装级测试还是硅片级测试，根据JEDEC标准，一种通用的HCI寿命测试条件步骤如下：第一步，选定3个高于工作电压的漏极应力电压Vd stress进行测试；第二步，在每个漏极应力电压Vd stess下找到HCI最严重的情况。通常HCI最严重的情况为衬底电流Isub最大情况下，因此，在每一既定的漏极应力电压Vdstess下，对MOS器件进行衬底电流与栅极电压Isub-Vg扫描，从而找到衬底电流最大值Isubmax，以及Isubmax所对应的Vg电压值。然后，将Isubmax所对应的Vg电压值与既定的漏极应力电压Vd stress组成了该漏极应力电压Vd stress的HCI最坏情况，也就是测试条件，并可制得漏极应力电压Vd stress下的退化曲线；第三步，根据3个漏极应力电压Vd stress下的退化幅度，依据寿命模型推算其在工作电压或1.1倍工作电压下热载流子测试的寿命。根据JEDEC标准，在漏极应力电压Vd stress下进行Isub-Vg曲线扫描是破坏性的，扫描后的MOS器件已受到HCI损伤，性能已退化，不能再用于随后的HCI应力测试，因此，对于HCI应力测试来说，不仅需要准备应力测试的样品，同时需要准备用于确定测试条件的样品，增加了测试成本。
为了解决上述问题，在进行HCI测试条件的准备时，需要寻求解决办法消除来自于漏极应力电压Vd stress下进行Isub-Vg曲线扫描对MOS器件的破坏，但在实际的实施过程中仍然存在相当大的壁垒，亟待引进能有效改善上述缺陷的新方法，以解决HCI测试方法在半导体器件测试领域使用时面临的需要增加样品最主要的问题。
发明内容
本发明所要解决的技术问题是提供一种确定热载流子注入应力测试条件的方法，以解决通用HCI测试方法中需要准备提供额外的样品用于HCI测试条件，从而进一步减少了测试成本。
为解决上述问题，本发明提出的确定热载流子注入应力测试条件的方法，其中MOS器件热载流子的注入基于JEDEC标准，该方法包括如下步骤：
步骤1：选择一MOS器件，对所述器件MOS进行热载流子注入实验，在至少3个以上不同漏极电压Vd下分别测量所述MOS器件的衬底电流与栅极电压Isub-Vg曲线，所述漏极电压Vd均小于等于MOS器件的工作电压；
步骤2：对于各个漏极电压Vd所对应的衬底电流与栅极电压Isub-Vg曲线，分别找出衬底电流最大值Isubmax，并读取衬底电流最大值Isubmax所对应的栅极电压Vg值；
步骤3：根据步骤2得到的不同漏极电压Vd下衬底电流最大值Isubmax所对应的栅极电压Vg值，制作出栅极电压与漏极电压Vg-Vd关系图；
步骤4：将步骤3得到的栅极电压与漏极电压Vg-Vd关系图用线性函数拟合，得到拟合公式，
y＝Ax+B
其中，x为漏极电压Vd值，y代表拟合得出的所测试的MOS器件的Vg电压值，A、B为常数；
步骤5：根据步骤4的拟合公式，选用至少3个漏极应力电压Vd stress作为x值代入，将分别计算得到的y值作为栅极应力电压Vg stress值，并由各个漏极应力电压Vd stress值及其相应的栅极应力电压Vg stress值分别构成HCI应力测试条件。
与传统通用的HCI测试MOS器件方法相比，本发明通过将原来的选定3个高于工作电压的漏极应力电压Vd stress测试数据改为步骤1中的3个低于工作电压的漏极电压Vd数据进行测试，并扫描每个低于工作电压的漏极电压Vd下所对应的衬底电流与栅极电压Isub-Vg曲线，接着，通过步骤2找到每一根衬底电流与栅极电压Isub-Vg曲线中的衬底电流最大值Isubmax以及衬底电流最大值Isubmax所对应的栅极电压Vg值，然后，通过步骤3找到不同漏极电压Vd下所对应的栅极电压Vg值，从而制作出栅极电压与漏极电压Vg-Vd关系图，继而，可以通过步骤3中的栅极电压与漏极电压Vg-Vd关系图，通过线性函数得到拟合公式，最后，根据步骤4中的拟合公式得到HCI应力测试条件以便后续进行HCI应力测试，得到所述MOS器件的电学退化性能。由此可见，由于步骤1中的衬底电流与栅极电压Isub-Vg曲线扫描所加载的电压均未超过工作电压，对于MOS器件无损伤，因此，上述MOS器件仍可作为待测试器件用于以后的HCI应力测试中。由于HCI应力测试条件制定均为推算得到，故无需准备额外用于制定应力测试条件的样品。因此，本发明只需提供HCI测试条件下的样品即可进行HCI应力测试条件的制定和测试，减少了样品，节约了测试成本。同时，在半导体制造工艺中，所述的确定热载流子注入应力测试条件的方法不仅可以通过封装极测试的方法得到热载流子注入的寿命，而且，也可以通过硅片级测试获得热载流子注入的寿命，因此，可以应变实际测试需要。
附图说明
图1为本发明确定热载流子注入应力测试条件的方法流程；
图2为本发明测试MOS器件在不同漏极电压Vd下的衬底电流与栅极电压Isub-Vg之间的关系图；
图3为本发明测试MOS器件在不同漏极电压下对于栅极电压的Vg-Vd关系图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
参见图1，本发明所提供的一种确定热载流子注入应力测试条件的方法流程为：
步骤1：选择一MOS器件，对所述器件MOS进行热载流子注入实验，在至少3个以上不同漏极电压Vd下分别测量所述MOS器件的衬底电流与栅极电压Isub-Vg曲线，所述漏极电压Vd均小于等于MOS器件的工作电压；
由于步骤1中的衬底电流与栅极电压Isub-Vg曲线扫描所加载的电压均未超过工作电压，对于MOS器件无损伤，因此，上述MOS器件仍可用于以后的HCI测试。
步骤2：对于各个漏极电压Vd所对应的衬底电流与栅极电压Isub-Vg曲线，分别找出衬底电流最大值Isubmax，并读取衬底电流最大值Isubmax所对应的栅极电压Vg值；
步骤3：根据步骤2得到的不同漏极电压Vd下衬底电流最大值Isubmax所对应的栅极电压Vg值，制作出栅极电压与漏极电压Vg-Vd关系图；
步骤4：将步骤3得到的栅极电压与漏极电压Vg-Vd关系图用线性函数拟合，得到拟合公式，
y＝Ax+B    (1)
其中，x为漏极电压Vd值，y代表拟合得出的所测试的MOS器件的栅极电压Vg值，A、B为常数；
通过所述拟合公式，只要确定x值，就可以推算得到y值。
步骤5：根据步骤4的拟合公式，选用至少3个漏极应力电压Vd stress作为x值代入，将分别计算得到的y值作为栅极应力电压Vg stress值，并由各个漏极应力电压Vd stress值及其相应的栅极应力电压Vg stress值分别构成热载流子注入应力HCI stress测试条件。
通过步骤3中的栅极电压与漏极电压Vg-Vd关系图，用线性函数关系将栅极电压Vg与漏极电压Vd之间进行拟合来确定公式(1)的常数A、B值，此时得出的拟合公式即为热载流子注入MOS器件后所测试的可以用于推导HCI应力测试条件的计算公式，且常数A、B值可采用数据拟合软件，例如matlab等软件进行拟合，或可直接采用数值方法进行人工拟合计算。本发明实施例中是采用人工拟合计算。
本发明的一实施例以测试对象为在0.5um工艺下制备而得到的工作电压为5V的NMOS器件为例，结合附图2和附图3，对一种确定热载流子注入应力测试条件的方法进行详细描述，然而本领域技术人员应当知晓如何将该方法应用于PMOS器件。一般而言，需要选择至少3个不同的漏极电压对MOS器件进行热载流子注入实验，本发明一实施例中仅列举3个不同的漏极电压。
热载流子注入测试MOS器件方法通常是基于JEDEC标准，漏端和栅极均加载一定电压，源端和衬底接地，在一定应力条件下测试MOS器件。
选择一MOS器件，基于JEDEC标准，对所述器件MOS进行热载流子注入，测量所述MOS器件在漏极电压Vd＝5V下的衬底电流与栅极电压Isub-Vg曲线，参见图2，横坐标为栅极电压Vg，纵坐标为衬底电流Isub，取得所述漏极电压Vd＝5V下的衬底电流最大值Isubmax所对应的栅极电压Vg值，所述衬底电流与栅极电压Isub-Vg曲线中的衬底电流最大值Isubmax为3.9E-5A，相应的栅极电压Vg值为2.1V。
改变漏极电压Vd值，重新测量所述MOS器件在改变后的漏极电压Vd＝4.5V下的衬底电流与栅极电压Isub-Vg曲线，取得所述漏极电压＝4.5V下的衬底电流最大值Isubmax所对应的栅极电压Vg值为1.95V(图未示)。
再继续改变漏极电压Vd值，分别得到不同漏极电压Vd值下的衬底电流与栅极电压Isub-Vg曲线，同样的方法得到衬底电流最大值Isubmax所对应的栅极电压Vg值。在本实施例中，漏极电压Vd值分别选用5V、4.5V、4V、3.5V和3V，得到的不同漏极电压Vd下所对应的栅极电压Vg由表(1)所示：
表(1)
  Vd(V)   Vg(V)
  5   2.1
  4.5   1.95
  4   1.8
  3.5   1.6
  3   1.45
所述不同漏极电压Vd均小于等于MOS器件的工作电压，且所述的各个漏极电压值可以根据选取的MOS器件的实际工作电压不同分别按一定间隔取值，例如，本发明的一实施例中测试对象为5V的MOS器件，漏极电压可以按照间隔为0.5V的分布取值，即为5V、4.5V、4V、3.5V和3V；如测试对象为1V的MOS器件，漏极电压可以按照间隔为0.2V或0.1V的分布取值，当按0.2V的分布取值时即为1V、0.8V、0.6V和0.4V，当按0.1V的分布取值时即为1V、0.9V、0.8V、0.7V和0.6V；如测试对象为其他工作电压时，可以根据实际测试情况按照JEDEC标准，根据行业标准进行测试。
将表(1)漏极电压Vd与栅极电压Vg关系作图，参见图3，其中横坐标为漏极电压Vd，纵坐标为栅极电压Vg。用线性函数将栅极电压Vg与漏极电压Vd之间进行拟合，经过人工拟合计算，可以确定常数A＝0.33，B＝0.46，最后得到拟合公式，本实例中的拟合公式为y＝0.33x+0.46。此时得出的拟合公式即为热载流子注入MOS器件后所测试的可以用于推导HCI应力测试条件的计算公式。其中，所述漏极电压Vd不局限于本发明一实施例中所列举的参数值，只要漏极电压Vd不超过MOS器件的工作电压均可以用于拟合公式的推导。
然后，选用3个漏极应力电压Vd stress，均高于正常工作电压，且作为后续HCI应力测试的漏极电压。对于选用HCI应力测试的电压，一般为不超过漏端击穿电压的70％，在这个范围内，栅极电压Vg与漏极应力电压Vd stress的关系仍符合线性函数的规律，即上述的拟合公式y＝0.33x+0.46。在本实施例中5V器件选用的HCI应力测试的条件为Vd＝6V，6.3V，6.6V这3个电压，则得到的由拟合公式可推算得到相应的Vg为2.44V，2.54V，2.64V。因此得到的HCI应力测试条件由表(2)所示。
表(2)
  Vd(V)   Vg(V)
  6   2.44
  6.3   2.539
  6.6   2.638
由表(2)得到3组HCI应力测试条件，以便以后进行HCI应力测试，获得所述MOS器件的电学退化性能。
与传统通用的HCI测试MOS器件方法相比，本发明通过将原来的选定3个高于工作电压的漏极应力电压Vd stress测试数据改为步骤1中的3个低于工作电压的漏极电压Vd数据进行测试，并扫描每个低于工作电压的漏极电压Vd下所对应的衬底电流与栅极电压Isub-Vg曲线，接着，通过步骤2找到每一根衬底电流与栅极电压Isub-Vg曲线中的衬底电流最大值Isubmax以及衬底电流最大值Isubmax所对应的栅极电压Vg值，然后，通过步骤3找到不同漏极电压Vd值下所对应的栅极电压Vg值，从而制作出栅极电压与漏极电压Vg-Vd关系图，继而，可以通过步骤3中的栅极电压与漏极电压Vg-Vd关系图，通过线性函数得到拟合公式，最后，根据步骤4中的拟合公式得到HCI应力测试条件以便以后进行HCI应力测试，获得所述MOS器件的电学退化性能。由此可见，由于步骤1中的衬底电流与栅极电压Isub-Vg曲线扫描所加载的电压均未超过工作电压，对于MOS器件无损伤，因此，上述MOS器件仍可作为待测试器件用于以后的应力HCI测试中。由于HCI应力测试条件制定均为推算得到，故无需准备额外用于制定应力测试条件的样品。因此，本发明只需提供HCI测试条件下的样品即可进行HCI应力测试条件的制定和测试，减少了样品，节约了测试成本。同时，在半导体制造工艺中，所述的确定热载流子注入应力测试条件的方法不仅可以通过封装极测试的方法得到热载流子注入的寿命，而且，也可以通过硅片级测试获得热载流子注入的寿命，因此，可以应变实际测试需要。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1.一种确定热载流子注入应力测试条件的方法，包括如下步骤：
步骤1：选择一MOS器件，对所述器件MOS进行热载流子注入实验，在至少3个以上不同漏极电压下分别测量所述MOS器件的衬底电流与栅极电压曲线，其中，所述漏极电压均小于等于MOS器件的工作电压；
步骤2：对于各个漏极电压所对应的衬底电流与栅极电压曲线，分别找出衬底电流最大值，并读取衬底电流最大值所对应的栅极电压值；
步骤3：根据步骤2得到的不同漏极电压下衬底电流最大值所对应的栅极电压值，制作出栅极电压与漏极电压关系图；
步骤4：将步骤3得到的栅极电压与漏极电压关系图用线性函数拟合，得到拟合公式，
y＝Ax+B
其中，x为漏极电压值，y代表拟合得出的所测试的MOS器件的栅极电压值，A、B为常数；
步骤5：根据步骤4的拟合公式，选用至少3个漏极应力电压作为x值代入，将分别计算得到的y值作为栅极应力电压值，并由各个漏极应力电压值及其相应的栅极应力电压值分别构成热载流子注入应力测试条件。
2.根据权利要求1所述的确定热载流子注入应力测试条件的方法，其特征在于：所述一MOS器件为热载流子注入应力测试中的待测试器件。
3.根据权利要求1所述的确定热载流子注入应力测试条件的方法，其特征在于：所述一MOS器件的各个漏极电压的分布有一定间隔。
4.根据权利要求1所述的确定热载流子注入应力测试条件的方法，其特征在于：所述各个漏极应力电压均高于正常工作电压，且为热载流子注入应力测试的漏极电压。
5.根据权利要求1所述的确定热载流子注入应力测试条件的方法，其特征在于：所述热载流子注入测试为标准测试，根据行业标准进行。
6.根据权利要求1所述的确定热载流子注入应力测试条件的方法，其特征在于：所述方法可用于硅片级测试，或封装级测试。
7.根据权利要求1所述的确定热载流子注入应力测试条件的方法，其特征在于：所述一MOS器件为NMOS器件，或PMOS器件。
CN201110383885.4A 2011-11-25 2011-11-25 确定热载流子注入应力测试条件的方法 Active CN102508146B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110383885.4A CN102508146B (zh) 2011-11-25 2011-11-25 确定热载流子注入应力测试条件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110383885.4A CN102508146B (zh) 2011-11-25 2011-11-25 确定热载流子注入应力测试条件的方法

Publications (2)

Publication Number Publication Date
CN102508146A true CN102508146A (zh) 2012-06-20
CN102508146B CN102508146B (zh) 2016-01-27

Family

ID=46220251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110383885.4A Active CN102508146B (zh) 2011-11-25 2011-11-25 确定热载流子注入应力测试条件的方法

Country Status (1)

Country Link
CN (1) CN102508146B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014082574A1 (zh) * 2012-11-29 2014-06-05 无锡华润上华半导体有限公司 一种ldmos器件热载流子注入效应的测试方法
CN110687422A (zh) * 2019-09-29 2020-01-14 天津大学 基于1/f噪声参数对MOS晶体管热载流子注入效应的提取方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999011A (en) * 1998-03-26 1999-12-07 Taiwan Semiconductor Manufacturing Company Method of fast testing of hot carrier effects
US20060158210A1 (en) * 2005-01-10 2006-07-20 Ching-Wei Tsai Method of predicting high-k semiconductor device lifetime
CN101271143A (zh) * 2008-03-25 2008-09-24 上海集成电路研发中心有限公司 一种热载流子注入测试mos器件的方法
CN101571884A (zh) * 2009-06-12 2009-11-04 上海集成电路研发中心有限公司 Mosfet bsim3热载流子注入可靠性模型的建模方法
CN101726695A (zh) * 2008-10-17 2010-06-09 和舰科技(苏州)有限公司 一种测试nmos热载流子注入寿命的方法
CN102176442A (zh) * 2011-02-22 2011-09-07 北京大学 用于测量mos器件hci可靠性的测试结构及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999011A (en) * 1998-03-26 1999-12-07 Taiwan Semiconductor Manufacturing Company Method of fast testing of hot carrier effects
US20060158210A1 (en) * 2005-01-10 2006-07-20 Ching-Wei Tsai Method of predicting high-k semiconductor device lifetime
CN101271143A (zh) * 2008-03-25 2008-09-24 上海集成电路研发中心有限公司 一种热载流子注入测试mos器件的方法
CN101726695A (zh) * 2008-10-17 2010-06-09 和舰科技(苏州)有限公司 一种测试nmos热载流子注入寿命的方法
CN101571884A (zh) * 2009-06-12 2009-11-04 上海集成电路研发中心有限公司 Mosfet bsim3热载流子注入可靠性模型的建模方法
CN102176442A (zh) * 2011-02-22 2011-09-07 北京大学 用于测量mos器件hci可靠性的测试结构及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
任铮 等: "高压集成电路中的HV MOS 晶体管BSIM3 I-V 模型改进", 《半导体学报》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014082574A1 (zh) * 2012-11-29 2014-06-05 无锡华润上华半导体有限公司 一种ldmos器件热载流子注入效应的测试方法
CN103852700A (zh) * 2012-11-29 2014-06-11 无锡华润上华半导体有限公司 一种ldmos器件热载流子注入效应的测试方法
CN103852700B (zh) * 2012-11-29 2016-08-03 无锡华润上华半导体有限公司 一种ldmos器件热载流子注入效应的测试方法
CN110687422A (zh) * 2019-09-29 2020-01-14 天津大学 基于1/f噪声参数对MOS晶体管热载流子注入效应的提取方法

Also Published As

Publication number Publication date
CN102508146B (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
CN102495345B (zh) 确定热载流子注入器件寿命的方法
CN101089642B (zh) 一种加速热载流子注入测试的方法
CN102645569B (zh) Mos器件阈值电压波动性的测量电路及测量方法
CN102522386B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
US8086979B2 (en) Method for designing and manufacturing a PMOS device with drain junction breakdown point located for reduced drain breakdown voltage walk-in
CN103367193B (zh) 栅氧化层陷阱密度及位置的测试方法及装置
CN102385029A (zh) 高压mos器件测试方法
CN100492642C (zh) 金属氧化物半导体场效应晶体管保护电路的制造方法
CN102004218A (zh) 芯片可接受度测试方法
CN102176442B (zh) 用于测量mos器件hci可靠性的测试结构及方法
Minixhofer et al. A 120V 180nm High Voltage CMOS smart power technology for system-on-chip integration
CN102169869B (zh) 用于检测mos器件晶向相关性的可靠性测试结构及方法
CN102508146A (zh) 确定热载流子注入应力测试条件的方法
Ricco et al. Characterization of polysilicon-gate depletion in MOS structures
Parthasarathy et al. A low leakage poly-gated SCR device for ESD protection in 65nm CMOS process
CN113761818B (zh) Esd仿真方法及仿真电路
Yang et al. ESD robustness of GaN-on-Si power devices under substrate biases by means of TLP/VFTLP tests
CN102042799B (zh) 提取场效应晶体管栅氧化层厚度和衬底掺杂浓度的方法
Scheick GaN HEMT Power Applications: The road to space qualification
Elattari et al. Impact of charging on breakdown in deep trench isolation structures [parasitic MOSFET example]
CN116298767B (zh) 利用软门级偏压防止mos泄漏的方法
CN104576609A (zh) 一种监控浅掺杂漏离子注入角度偏移的测试结构及方法
Ghetti et al. Evidence for an atomistic-doping induced variability of the band-to-band leakage current of nanoscale device junctions
Hoque et al. Snapback Design Rules for Automotive Vstress Reliability Tests
Parthasarathy et al. Design of SCR devices for SiGe BiCMOS applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant