CN102176442A - 用于测量mos器件hci可靠性的测试结构及方法 - Google Patents

用于测量mos器件hci可靠性的测试结构及方法 Download PDF

Info

Publication number
CN102176442A
CN102176442A CN 201110043372 CN201110043372A CN102176442A CN 102176442 A CN102176442 A CN 102176442A CN 201110043372 CN201110043372 CN 201110043372 CN 201110043372 A CN201110043372 A CN 201110043372A CN 102176442 A CN102176442 A CN 102176442A
Authority
CN
China
Prior art keywords
mos device
type
type mos
hci
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201110043372
Other languages
English (en)
Other versions
CN102176442B (zh
Inventor
何燕冬
张钢刚
刘晓彦
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN 201110043372 priority Critical patent/CN102176442B/zh
Publication of CN102176442A publication Critical patent/CN102176442A/zh
Application granted granted Critical
Publication of CN102176442B publication Critical patent/CN102176442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种用于测量MOS器件HCI可靠性的测试结构，包括：n型MOS器件和p型MOS器件，所述n型MOS器件的源极、衬底和p型MOS器件的漏极三者连接在一起组成所述结构的源极；且所述p型MOS器件的源极、衬底和n型器件的漏极三者连接在一起组成所述结构的漏极；所述n型MOS器件和p型MOS器件的栅极分别构成所述结构的n型栅极和p型栅极。本发明提供了一种可同时测量n型和p型MOS器件HCI可靠性的测试结构及方法，使得n型和p型MOSFET器件HCI可靠性测试可以在同一测试结构上完成。

Description

用于测量MOS器件HCI可靠性的测试结构及方法
技术领域
本发明涉及MOS器件可靠性研究领域，尤其涉及一种用于测量MOS器件HCI(Hot Carrier Injection，热载流子注入)可靠性的测试结构及方法。
背景技术
随着半导体技术的飞速发展和微电子芯片集成度的大幅提高，集成电路设计和加工水平已经进入纳米MOS时代，由此而带来的导致纳米MOS器件性能退化，影响器件可靠性的因素不断出现。由于器件尺寸的缩小，导致了MOS器件中横向电场和沟道有效电场的增加。与此同时，pMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor金氧半场效晶体管)引起的HCI退化也变得与nMOSFET的HCI退化相当，为了获得n和p型MOSFET器件的HCI退化的规律，常规的测试方法是利用HCI测试结构分别对具有最小沟道长度的n和p型MOSFET器件进行HCI可靠性测试。
常用的HCI测试结构是具有最小沟道长度的MOS器件(尤其是MOSFET器件)，如图1所示，是一个包括源极、栅极、漏极和衬底的四端器件，其中W和L分别表示器件的沟道宽度和沟道长度，由MOSFET器件的栅极与源漏区域的相对位置决定。测量n和p型MOS器件的HCI退化需要分别采用具有最小沟道长度的n和p型MOSFET器件。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：如何提供一种可同时测量n型和p型MOS器件(尤其是MOSFET器件)HCI可靠性的测试结构及方法，使得n型和p型MOSFET器件HCI可靠性测试可以在同一测试结构上完成。
(二)技术方案
为解决上述技术问题，本发明提供了一种用于测量MOS器件HCI可靠性的测试结构，包括：n型MOS器件和p型MOS器件，所述n型MOS器件的源极、衬底和p型MOS器件的漏极三者连接在一起组成所述结构的源极；且所述p型MOS器件的源极、衬底和n型器件的漏极三者连接在一起组成所述结构的漏极；所述n型MOS器件和p型MOS器件的栅极分别构成所述结构的n型栅极和p型栅极。
其中，所述MOS器件为金氧半场效晶体管器件。
本发明还提供了一种利用所述的结构进行MOS器件HCI可靠性测试的方法，包括以下步骤：
S1、测量所述n型MOS器件和p型MOS器件初始特性，得到初始器件参数；
S2、对所述n型MOS器件和p型MOS器件施加应力条件，在预设的时间间隔内进行应力老化测试；
S3、对所述n型MOS器件和p型MOS器件进行参数测试，得到与退化时间相对应的器件参数，直至施加应力的总时间结束。
其中，所述应力老化测试为热载流子效应HCI退化测试。
其中，所述应力条件包括电压。
其中，在步骤S2中对所述n型MOS器件和p型MOS器件所施加的应力条件一致。
其中，所述应力条件为：在所述n型栅极和所述结构的漏极施加应力电压，而将所述p型栅极和所述结构的源极接地。
(三)有益效果
本发明通过将n和p型的HCI测试结构进行组合设计，提供了一种可同时测量n型和p型MOS器件(尤其是是MOSFET器件)HCI可靠性的测试结构及方法，使得n型和p型MOSFET器件HCI可靠性测试可以在同一测试结构上完成，缩短了一半的可靠性测量的时间，从而提高了可靠性测试的效率，同时也减小了测试结构的版图面积，降低了测试成本。
附图说明
图1中传统HCI可靠性测试器件结构示意图；
图2是本发明的HCI可靠性测试结构示意图；
图3是利用本发明的测试结构进行测试所产生的MOS器件HCI退化产生机制示意图；
图4中(a)和(b)分别示出了利用本发明的测试结构进行测试时所设置的加速应力参数和特性测试参数；
图5是本发明的测试结构的测试结果曲线；
图6是本发明的方法流程图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细说明。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明提供了一种可同时测量n和p型MOS器件(本实施例中是MOSFET器件)HCI可靠性的测试结构。如图2所示，此结构将n型和p型MOSFET器件的HCI测试结构进行了组合，n型MOSFET器件的源极Sn、衬底Sub-n和p型MOSFET器件的漏极Dp三者通过内部连接在一起构成本发明结构的源极，同时，p型MOSFET器件的源极Sp、衬底Sub-p和n型器件的漏极Dn三者也连接在一起构成本发明结构的漏极，而n型和p型MOSFET器件的栅极相互独立分别构成本发明结构的n型栅极和p型栅极，这样就形成了一个同时包含了n和p型器件的四端结构。
如图2所示，其中Wn和Ln分别表示n型MOSFET器件的沟道宽度和沟道长度，Wp和Lp分别表示p型MOSFET器件的沟道宽度和沟道长度，在HCI退化测试中，沟道长度应为n型和p型MOSFET器件的最短沟道长度，在CMOS工艺中，一般n型器件的最短沟道长度大于或等于p型MOSFET器件的最短沟道长度，而沟道宽度为远大于n型和p型MOSFET器件的最小宽度的固定值。
当MOS器件在HCI可靠性应力作用下，由于在栅极和漏极上同时施加了应力电压，在沟道中运动的载流子获得了漏端电场的加速，获得了较高的能量，在漏端发生碰撞电离，产生高能电子空穴对，从而容易越过Si/SiO2界面势垒进入栅氧化层，导致器件性能的退化，HCI产生的机制如图3所示。图3中的斜线示意出HCI应力条件下，沟道夹断的情况，五角星表示在漏极由于高电场而产生的碰撞电离，从而引起器件的HCI退化。器件特性的退化主要表现为阈值电压、饱和漏电流、跨导等关键器件参数的漂移，一旦器件的关键参数漂移到一定程度，器件的正常工作状态将不复存在，最终导致集成电路的失效。
利用本发明的结构，对n型和p型MOS器件进行适当的设置，使得n型和p型MOS器件在同样的应力条件下进行可靠性退化实验，各个端点的电压设置如图4中(a)所示。在n型栅极和漏极施加应力电压，而将p型栅极和源极接地，此应力条件对应于Vgs(表示栅极和源极之间的电压)＝Vds(表示漏极和源极之间的电压)＝Vstress(表示应力电压)的情况，n型和p型MOS器件的应力条件一致。然后，在需要测量器件特性时，将本发明结构的源极和漏极之间的电压设为电源电压Vdd，在n型和p型栅极进行同步电压扫描，从0V到Vdd，电压设置如图4中(b)所示。在本发明结构的漏极测量电流，因为n型和p型MOSFET器件在栅压扫描的不同阶段导通，因此，漏电流曲线的不同部分分别表示了n和p型MOSFET器件的特性，图5给出了一个典型的测试结果。在测得的漏电流中，不仅左右两侧的曲线可以分别表示p和n型MOSFET器件的转移特性，而且随着应力时间的增长，器件HCI退化引起的阈值电压的漂移导致数据向两侧的展宽，由此可见，本测试结果可以用来分别表征n和p型MOSFET的HCI退化。
在正常工作状态下，HCI退化在整个集成电路的寿命周期内是一个缓慢的积累过程，因此，对于硅片级MOS器件的HCI退化的表征必须借助于短时间的加速应力，测试流程如图6所示，包括以下步骤：S1、测量所述n型MOS器件和p型MOS器件初始特性，得到初始器件参数；S2、对所述n型MOS器件和p型MOS器件施加应力条件，在预设的时间间隔内进行应力老化测试；S3、对所述n型MOS器件和p型MOS器件进行参数测试，得到与退化时间相对应的器件参数，直至施加应力的总时间结束。在施加应力之前，首先需要测量器件的初始特性，得到初始器件参数，如初始漏电流Id0，初始阈值电压Vth0等，在事先设定的时间间隔内进行应力老化测试(包括HCI退化测试)，随后进行器件的参数测试，得到与退化时间相关的Id，Vth等参数，整个过程直至施加应力的时间结束为止。由此可以得到器件关键参数的变化(如Id-Id0，Vth-Vth0等)随退化时间的动力学关系，用Δ(t)表示，研究显示，Δ(t)与退化时间t之间满足幂指数关系：
Δ(t)＝Atn    (1)
其中A和n是模型常数，与工艺、器件、应力条件等因素相关。在对数-对数坐标系下，根据测试数据直线的斜率和截矩，可以提取相应的模型参数n和A。
由以上实施例可以看出，通过合理的设计和电压配置，本发明可以在同一应力条件下，同时测量n和p型MOSFET器件HCI退化的可靠性特性，有效地提高了测试效率。另外，结构设计中采用了源、漏的复用，减少了测试结构面积。
具体来说，利用本发明，可以将纳米n型和p型MOS器件HCI退化测试集成在一个测试结构中，而没有额外增加压焊点(PAD)的数量，从而节省了测试结构的面积。利用本发明，通过对同一结构的单次测量，完成纳米MOS器件HCI退化测试，减小了可靠性测量时间，提高了测试效率。利用本发明得到的n和p型MOSFET器件的退化使得测试特性向两侧展宽，减少了两者之间的耦合，有益于各自退化数据的获取和分析。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (7)

1.一种用于测量MOS器件HCI可靠性的测试结构，其特征在于，包括：n型MOS器件和p型MOS器件，所述n型MOS器件的源极、衬底和p型MOS器件的漏极三者连接在一起组成所述结构的源极；且所述p型MOS器件的源极、衬底和n型器件的漏极三者连接在一起组成所述结构的漏极；所述n型MOS器件和p型MOS器件的栅极分别构成所述结构的n型栅极和p型栅极。
2.如权利要求1所述的结构，其特征在于，所述MOS器件为金氧半场效晶体管器件。
3.一种利用权利要求1或2所述的结构进行MOS器件HCI可靠性测试的方法，其特征在于，包括以下步骤：
S1、测量所述n型MOS器件和p型MOS器件初始特性，得到初始器件参数；
S2、对所述n型MOS器件和p型MOS器件施加应力条件，在预设的时间间隔内进行应力老化测试；
S3、对所述n型MOS器件和p型MOS器件进行参数测试，得到与退化时间相对应的器件参数，直至施加应力的总时间结束。
4.如权利要求3所述的方法，其特征在于，所述应力老化测试为热载流子效应HCI退化测试。
5.如权利要求3所述的方法，其特征在于，所述应力条件包括电压。
6.如权利要求3所述的方法，其特征在于，在步骤S2中对所述n型MOS器件和p型MOS器件所施加的应力条件一致。
7.如权利要求6所述的方法，其特征在于，所述应力条件为：在所述n型栅极和所述结构的漏极施加应力电压，而将所述p型栅极和所述结构的源极接地。
CN 201110043372 2011-02-22 2011-02-22 用于测量mos器件hci可靠性的测试结构及方法 Active CN102176442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110043372 CN102176442B (zh) 2011-02-22 2011-02-22 用于测量mos器件hci可靠性的测试结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110043372 CN102176442B (zh) 2011-02-22 2011-02-22 用于测量mos器件hci可靠性的测试结构及方法

Publications (2)

Publication Number Publication Date
CN102176442A true CN102176442A (zh) 2011-09-07
CN102176442B CN102176442B (zh) 2012-12-05

Family

ID=44519587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110043372 Active CN102176442B (zh) 2011-02-22 2011-02-22 用于测量mos器件hci可靠性的测试结构及方法

Country Status (1)

Country Link
CN (1) CN102176442B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102508146A (zh) * 2011-11-25 2012-06-20 上海集成电路研发中心有限公司 确定热载流子注入应力测试条件的方法
CN102692593A (zh) * 2012-06-06 2012-09-26 复旦大学 一种提高快速Id-Vg测试精度的测试***
CN103165578A (zh) * 2011-12-09 2013-06-19 中芯国际集成电路制造(上海)有限公司 用于cmos器件的测试器件、制作方法及其使用方法
CN103376395A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 一种晶体管交流热载流子注入特性的测试结构
CN103902761A (zh) * 2014-03-10 2014-07-02 中航（重庆）微电子有限公司 一种沟槽型mos器件的导通电阻的仿真分析方法
CN105448890A (zh) * 2014-07-04 2016-03-30 上海和辉光电有限公司 一种测试器件群测试键
CN103928523B (zh) * 2014-04-10 2016-08-24 上海和辉光电有限公司 一种测试器件群场效应晶体管及其测试器件群测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1588104A (zh) * 2004-08-19 2005-03-02 ***电子第五研究所 Mos器件热载流子注入效应测量方法
CN1716559A (zh) * 2004-06-28 2006-01-04 中芯国际集成电路制造(上海)有限公司 同时测多个金属－氧化物－半导体器件热载流子的测试结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716559A (zh) * 2004-06-28 2006-01-04 中芯国际集成电路制造(上海)有限公司 同时测多个金属－氧化物－半导体器件热载流子的测试结构
CN1588104A (zh) * 2004-08-19 2005-03-02 ***电子第五研究所 Mos器件热载流子注入效应测量方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102508146A (zh) * 2011-11-25 2012-06-20 上海集成电路研发中心有限公司 确定热载流子注入应力测试条件的方法
CN102508146B (zh) * 2011-11-25 2016-01-27 上海集成电路研发中心有限公司 确定热载流子注入应力测试条件的方法
CN103165578A (zh) * 2011-12-09 2013-06-19 中芯国际集成电路制造(上海)有限公司 用于cmos器件的测试器件、制作方法及其使用方法
CN103165578B (zh) * 2011-12-09 2015-12-02 中芯国际集成电路制造(上海)有限公司 用于cmos器件的测试器件、制作方法及其使用方法
CN103376395A (zh) * 2012-04-28 2013-10-30 上海华虹Nec电子有限公司 一种晶体管交流热载流子注入特性的测试结构
CN103376395B (zh) * 2012-04-28 2016-06-08 上海华虹宏力半导体制造有限公司 一种晶体管交流热载流子注入特性的测试结构
CN102692593A (zh) * 2012-06-06 2012-09-26 复旦大学 一种提高快速Id-Vg测试精度的测试***
CN103902761A (zh) * 2014-03-10 2014-07-02 中航（重庆）微电子有限公司 一种沟槽型mos器件的导通电阻的仿真分析方法
CN103928523B (zh) * 2014-04-10 2016-08-24 上海和辉光电有限公司 一种测试器件群场效应晶体管及其测试器件群测试方法
CN105448890A (zh) * 2014-07-04 2016-03-30 上海和辉光电有限公司 一种测试器件群测试键
CN105448890B (zh) * 2014-07-04 2018-04-17 上海和辉光电有限公司 一种测试器件群测试键

Also Published As

Publication number Publication date
CN102176442B (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
CN102176442B (zh) 用于测量mos器件hci可靠性的测试结构及方法
Ye et al. Online condition monitoring of power MOSFET gate oxide degradation based on miller platform voltage
Yang et al. High temperature gate-bias and reverse-bias tests on SiC MOSFETs
Zaki et al. Accurate capacitance modeling and characterization of organic thin-film transistors
CN102522386B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
CN102385029A (zh) 高压mos器件测试方法
CN102621473B (zh) 一种实时监控nbti效应界面态产生的测试方法
CN104237764B (zh) Mos器件热载流子注入寿命退化的测试方法和装置
CN102645569B (zh) Mos器件阈值电压波动性的测量电路及测量方法
CN102169869B (zh) 用于检测mos器件晶向相关性的可靠性测试结构及方法
CN102262206A (zh) pMOSFET器件负偏置温度不稳定性寿命预测方法
CN103064000B (zh) Mos管阵列的阈值电压分布监测装置及方法
CN104377143B (zh) 一种测试mos器件阱电阻的方法
CN103576066B (zh) 一种半导体器件热载流子寿命的测量方法
CN102495345A (zh) 确定热载流子注入器件寿命的方法
CN106206571B (zh) 双向高阻等离子体保护电路及其制造方法
CN102680875B (zh) 从soi pmosfet中分离两种可靠性效应导致阈值电压漂移的方法
CN104851876A (zh) 一种半导体器件可靠性测试结构的保护电路及保护方法
CN103941068B (zh) 一种用于测量阈值电压漂移的芯片上传感器
CN106533406A (zh) Mos管参数退化电路、测试电路及预警电路
Wang et al. An accurate and robust compact model for high-voltage MOS IC simulation
CN103376395A (zh) 一种晶体管交流热载流子注入特性的测试结构
CN103675636B (zh) 一种晶体管阈值电压的测试电路
CN103400827A (zh) 90纳米cmos工艺下带偏置电路的静电放电箝位电路
CN103576065A (zh) 一种晶体管阈值电压的测试电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant