CN102456639A - 电子设备及其制造方法、以及收发装置 - Google Patents

电子设备及其制造方法、以及收发装置 Download PDF

Info

Publication number
CN102456639A
CN102456639A CN2011103196142A CN201110319614A CN102456639A CN 102456639 A CN102456639 A CN 102456639A CN 2011103196142 A CN2011103196142 A CN 2011103196142A CN 201110319614 A CN201110319614 A CN 201110319614A CN 102456639 A CN102456639 A CN 102456639A
Authority
CN
China
Prior art keywords
metal platform
metal
interconnection
platform
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103196142A
Other languages
English (en)
Inventor
赤濑川章彦
增田哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102456639A publication Critical patent/CN102456639A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16172—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16196—Cap forming a cavity, e.g. being a curved metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种电子设备，包括：金属基座；线路板，布置在所述金属基座上，所述线路板具有开口并包括互连；金属台，布置在所述开口中，所述金属台用作接地线；以及半导体装置，布置在所述金属台上，其中所述金属台面对所述金属基座的端表面的面积大于所述金属台面对所述半导体装置的端表面的面积。

Description

电子设备及其制造方法、以及收发装置
相关申请的交叉引用
本申请基于在2010年10月15日递交的在先日本专利申请第2010-232386号并要求享有该申请的优先权，其全部内容通过援引合并于此。
技术领域
本发明涉及一种电子设备及其制造方法、以及收发装置。
背景技术
近年来，在雷达、卫星通信等的使用中用到了高功率、高效率并且小型的射频装置和包括该装置的收发模块。某些装置和收发模块根据情况要管理数百瓦的功率。
在当前的雷达***中，构建用于在空间上控制雷达波束的、包括并行排列的数百个到数千个收发模块的相控阵***(phased array system)很是重要。
因此，优选要提高每个收发模块的性能并减小其尺寸。为了实现这种收发模块，存在这样一种技术，其将构成收发模块的多个元件形成为单片微波集成电路(MMIC)芯片并在多层线路板上安装该MMIC芯片。
相关技术的示例在H.Hommel等人所著的于IEEE MTT-S的国际微波论坛摘要(International Microwave Symposium digest)2005年第3卷第1449-1452页发表的“机载有源相控阵雷达***的现状及未来趋势(Current Statusof Airborne Active Phased Array(AESA)Radar Systems and Future Trends)”一文中公开。
对于例如10GHz左右的雷达频带和数瓦的功率水平的射频装置以及包括该装置的收发模块，还没有遇到过任何难题。近来朝向更高功率、更高效率、以及尺寸减小的趋势突出了如下难题。
为了实现高功率、高效率以及小型的射频装置和包括该装置的收发模块，可使用宽带间隙半导体材料(如氮化镓(GaN))的MMIC芯片形式的高功率放大器(HPA)(在下文中称为“HPA-MMIC芯片”)。
这种HPA-MMIC芯片会产生相当大的热量。因此，为了散热，可在多层线路板100中对金属台(metal stage)设置示出为101的开口(在下文中称为“金属台开口”)，金属台(传热器)102可布置在金属台开口101中，并且HPA-MMIC芯片103可布置在金属台102上，如图14所示。
遗憾地是，由于金属台102的热阻(thermal resistance)高，所以难于防止HPA-MMIC芯片103的温度升高。
尤其在考虑到晶体结构和散热性将HPA-MMIC芯片安装在高导热基板(如碳化硅(SiC)基板)上的情况下，散热路径趋向于在面内方向(横向方向)上展开。因此，金属台的厚度助长了热阻的增加。不利地，金属台不足以用作传热器。
尽管上文已经描述了与使用HPA构建射频装置和包括该装置的收发模块的情况相关的难题，但是难题不限于这种情况。使用产生热的半导体装置构建电子设备的情况需要解决类似难题。
发明内容
根据实施例的一个方面，一种电子设备包括：金属基座；线路板，布置在所述金属基座上，所述线路板包括开口及互连；金属台，布置在所述开口中，所述金属台用作接地线；以及半导体装置，布置在所述金属台上，其中所述金属台面对所述金属基座的端表面的面积大于所述金属台面对所述半导体装置的端表面的面积。
至少通过尤其在权利要求中指出的部件、特征及组合，将实现或达到本发明的目的和优点。
要理解，前述的一般说明和下述的细节说明均为示例性和说明性的而并非对权利要求所要求保护的本发明的限制。
附图说明
图1为根据本发明第一实施例的收发装置的示意性剖视图；
图2为根据第一实施例的收发装置中所包括的金属台的示意性平面图；
图3为根据第一实施例的收发装置的电路的示意性方框图；
图4为示出根据第一实施例的收发装置的整体结构的示意图；
图5A为示出砷化镓(GaAs)基板上的HPA-MMIC芯片的散热状态的视图；
图5B为示出SiC基板上的HPA-MMIC芯片的散热状态的视图；
图6A-图6K为阐示制造根据第一实施例的收发装置的方法的示意性剖视图；
图7A为用于验证根据第一实施例的收发装置的热效应的简化模型的透视图；
图7B为图7A的简化模型的剖视图；
图7C为根据第一实施例的比较示例的简化模型的透视图；
图7D为图7C的简化模型的剖视图；
图8A为示出使用用于验证根据第一实施例的收发装置的热效应的简化模型的热模拟的结果的视图；
图8B为示出使用根据第一实施例的比较示例的简化模型的热模拟的结果的视图；
图9A为用于验证根据第一实施例的收发装置的发送特性的效果的简化模型的示意性透视图；
图9B为根据第一实施例的比较示例的简化模型的示意性透视图；
图10A为示出使用用于验证根据第一实施例的收发装置的发送特性的效果的简化模型的电磁场模拟的结果的曲线图；
图10B为示出使用第一实施例的比较示例的简化模型的电磁场模拟的结果的曲线图；
图11为根据本发明第二实施例的收发装置的示意性剖视图；
图12为根据第二实施例的收发装置中所包括的金属台的示意性平面图；
图13为根据实施例的变型的收发装置的示意性剖视图；
图14为相关技术的收发装置的示意性剖视图。
具体实施方式
在下文中将参考附图描述根据本发明实施例的电子设备及其制造方法、以及收发装置。
现将参照图1到图10B描述根据第一实施例的电子设备及其制造方法、以及收发装置。
根据本实施例的收发装置为例如用于雷达或各种通信的收发模块。
参照图3，本收发装置包括：发送单元1(图3的下部)，其包括用于发送***发送信号的元件；以及接收单元2(图3的上部)，其包括用于接收***接收所发送信号的反射信号的元件。
发送***的元件包括滤波器(带通滤波器：BPF)3、高功率放大器(HPA)4以及驱动放大器(DA)5。
带通滤波器3被配置为拒绝不需要或不期望的频率，如高频。
高功率放大器4被配置为以高效率将待发送的射频信号(发送波，transmission wave)的功率放大至达到预定发送功率，以发送具有高输出功率的射频信号。
驱动放大器5被配置为输出射频信号，该输出的射频信号具有用于高功率放大器4的期望输出的输入功率。
接收***的元件包括滤波器(低通滤波器：LPF)6、限制器(LMT)7、切换器(SW)8、低噪声放大器(LNA)9以及可变衰减器(VATT)10。
低通滤波器6被配置为拒绝不需要或不期望的频率。
限制器7被配置为将所接收的射频信号(接收波，received wave)限制到预定功率水平并将生成的信号输出到下一级。当接收到具有高功率的射频信号时，此限制器7起到低噪声放大器9的保护电路的作用。
切换器8被配置为保证高度隔离。切换器8可按预定的发送/接收定时切换为打开或关闭。切换器8起到低噪声放大器9的保护电路的作用。
低噪声放大器9被配置为放大具有低噪声的接收波。
可变衰减器10被配置为调节接收波的幅度。
在收发装置中，连接到上述***的端的切换器11按预定的发送接收定时在发送和接收之间切换。
连接到***的其它端的循环器(circulator)12将发送波从发送单元1发送到天线13并将接收波从天线13发送到接收单元2，以保证发送和接收之间的隔离。
收发装置设置有在发送和接收之间共享的天线13，其布置在一侧。通过天线13执行空间信号的发送和接收。在发送和接收之间共享的天线13通过循环器12连接到发送单元1和接收单元2。
收发装置还设置有移相器14以及控制和处理单元15，包括现场可编程门阵列(FPGA)和模数/数模转换器(AD/DAC)，其布置在另一侧以容许移相器14以及控制和处理单元15执行高级数字信号处理。移相器14以及控制和处理单元15通过切换器11连接到发送单元1和接收单元2。
移相器14被配置为转移射频信号的相位以在发送或接收***的控制下进行波束扫描。
控制和处理单元15被配置为控制切换器8和11、可变衰减器10以及移相器14，并执行模拟信号与数字信号之间的转换。
收发装置在另一侧还设置有电源电路(电源和偏置电路)16，从而将电源电路16连接到需要电源的元件。例如，为了实现起到有源部件作用的高功率放大器4、驱动放大器5以及低噪声放大器9的操作，电源电路16被连接到这些元件。
收发装置具有上述电路。如图4所示，元件3到12和14到16被安装在多层线路板20上以形成电子设备。
具体地，根据本实施例的电子设备包括金属基座21；多层线路板20，布置在金属基座21上；以及元件3到12和14到16，安装在多层线路板20上，如图1所示。由于电子设备被配置为发送射频信号，从而电子设备还被称为射频装置。
金属基座21由金属材料(如科瓦铁镍钴合金(Kovar)、铜(Cu)或铝(Al))制成。
多层线路板20为包括多个互连的线路板。多层线路板20为多个基座基板22的层压件，每个基座基板22上设置有一个互连23，从而竖直排列的多个互连23通过由相同材料制成的通路(via)24连接。就互连23来说，多层线路板20包括用于射频信号发送的射频信号互连23A、作为接地线的射频接地互连23B、以及用于MMIC芯片的电力的供应及控制的电力供应/控制互连23C。在这种情况下，就表面层来说，多层线路板20包括射频信号互连23A和用于安装芯片电容25的电源接地互连23D。多层线路板20中内置有多个功能，例如包括具有堆叠结构的三层带通滤波器。如上文所述，多层线路板20具有例如滤波器以及功率分配和组合电路(power distributing andcombining circuit)的功能，并且其厚度大于或等于约1mm(例如，约2mm)。在具有1mm或以上的这种厚度的多层线路板20的使用中，热阻(Rth＝W·t/S，其中W表示产生的热量，S表示面积，t表示厚度)较高。因此，在这种情况下，使用具有如下结构的金属台27尤其有效。
具体地，多层线路板20是陶瓷多层线路板，包括层压陶瓷基座基板22，每个基板22上具有互连23。例如，多层线路板20为氧化铝多层线路板(具有例如约1.5mm的厚度)，包括六层层压氧化铝基座基板22(每个基板22具有例如约250μm的厚度)，每个基板22上具有互连23。
关于元件3到12和14到16，例如，低噪声放大器9、驱动放大器5以及高功率放大器4以MMIC芯片的形式设计并且安装在多层线路板20上。在这种情况下，低噪声放大器9和驱动放大器5安装在多层线路板20的表面上。在本实施例中，芯片电容25也安装在多层线路板20的表面上。芯片电容25通过线(或带)29连接到电力供应/控制互连23C和金属腔28的连接焊盘(connection land)，其中芯片电容25为金属-绝缘体-金属(MIM)芯片电容。
特别地，为了实现高功率、高效率并且小型的射频装置和包括该装置的收发模块，本实施例中的高功率放大器4包括宽带间隙半导体材料(如GaN)的MMIC芯片形式的HPA-MMIC芯片。高功率放大器4还被称为半导体装置或半导体MMIC芯片。
具体地，HPA-MMIC芯片4是这样的HPA-MMIC芯片，其形成在具有例如厚度约100μm的SiC基板上，并包括GaN高电子迁移率晶体管(GaN-HEMT)。在HPA-MMIC芯片4中，GaN-HEMT用作热产生部4A。HPA-MMIC芯片4中具有接地通路4B。
HPA-MMIC芯片4会产生相当大的热量。为了散热，对多层线路板20设置金属台开口20A，金属台27布置在金属台开口20A中，并且HPA-MMIC芯片4布置在金属台27上。换言之，HPA-MMIC芯片4安装在多层线路板20的金属台开口20A中所布置的金属台27上。金属台27也被称为半导体装置台或金属底座。
金属台27由具有相对高导热性的金属材料(如Cu或铜钨合金(CuW))制成，并起到传热器的作用。
金属台开口20A成形为使得其与金属基座21邻近的尺寸大于其与HPA-MMIC芯片4邻近的尺寸。金属台27成形为使得其面对金属基座21的端表面大于其面对HPA-MMIC芯片4的端表面。
具体地，本实施例中的金属台27成形为使得水平横截面的面积随着水平横截面接近金属基座21而增加。换言之，金属台27具有朝向底部变宽的竖直横截面并具有阶梯状壁表面(侧表面)，如图1和图2所示。多层线路板20具有形状与金属台27的形状相应的金属台开口20A。换言之，多层线路板20具有限定金属台开口20A的阶梯状壁表面。金属台27装配在多层线路板20的金属台开口20A中。
如上文所述，由于用作传热器的金属台27具有朝向底部变宽的形状，从而可降低金属台27的热阻，因此可防止HPA-MMIC芯片4的温度升高。
特别地，当将形成在SiC基板上的HPA-MMIC芯片4(参照图5B)与形成在GaAs基板上的HPA-MMIC芯片(参照图5A)相比较时，热路径(散热路径)趋向于在面内方向上展开，因而增加了热阻。因此，具有上述结构的金属台27在使用形成在高导热基板(如SiC基板)上的HPA-MMIC芯片4时尤其有效。在图5A和图5B的每个附图中，MMIC芯片布置在厚度约1mm的铝底座上。
如图1所示，为了防止与环境中的电磁场干扰并保证密封，金属腔28被设置在电子设备中。在本发明中，为了提供高频发送和接收，金属腔28被设置为使得该金属腔覆盖MMIC芯片(图1中的HPA-MMIC芯片4)以防止多个元件的电磁场之间的干扰或防止寄生谐振。在这种情况下，设置例如大小为几平方毫米的小金属腔作为金属腔28。金属腔28经由其连接焊盘通过线(或带)29连接到MMIC芯片。
在设置小金属腔的情况下，金属台一般较小。由于散热的面积较小，所以热阻没有等效地降低。因此，将金属台27的形状设计为如上文所述在增加金属台的散热性能上尤其有效。
在提供高频发送和接收时，金属台27和多层线路板20之间的间隙容易引起阻抗失配，从而导致高频特性的降低或电源***(偏置***)的接地的不稳定状态。此外，如果形成多个通路以提供接地线，会降低设备的强度。
在此电子设备中，金属台27的壁表面通过例如铜焊(brazing)或低温结合(low-temperature bonding)而电连接到多层线路板20的互连23(射频接地互连23B)。因此，金属台27用作用于射频信号***的接地线。
此外，金属台27的壁表面通过例如铜焊或低温结合而电连接到多层线路板20的互连23(电源接地互连23D)。进一步，HPA-MMIC芯片4中的接地通路4B通过例如焊接(soldering)而电连接到金属台27。因此，金属台27用作用于电源***的接地线。
在这种情况下，金属台27与多层线路板20相接触。具体地，金属台27的壁表面与多层线路板20的互连23(射频接地互连23B和电源接地互连23D)相接触。尽管在这种情况下金属台27的壁表面与射频接地互连23B和电源接地互连23D相接触，然而可以将由于制造误差等原因而未与射频接地互连23B和电源接地互连23D相接触的金属台27的壁表面电连接到射频接地互连23B和电源接地互连23D。
如上文所述，其上安装有包括热产生部4A的HPA-MMIC芯片4的金属台27，起到传热器的作用并且还起到RF/电源接地线的作用。
因此，可降低金属台27和射频接地互连23B之间的间断性(discontinuity)，从而提高了高频特性(发送特性)。此外，可降低金属台27和电源接地互连23D之间的间断性，因而稳定了电源接地。此外，由于金属台27起到RF/电源接地线的作用，从而可降低通路的数量，因而增加了强度。使用上述结构实现的电子设备和收发模块，可示出良好电特性和热特性、良好强度并实现高频、高功率以及高效发送和接收并且尺寸减小。
现将参照图6A至图6K描述制造根据本实施例的电子设备(收发装置)的方法。
首先，如图6A所示，形成构成氧化铝多层线路板(陶瓷多层线路板)20的多个氧化铝基座基板(陶瓷基座基板或印刷电路基板(green sheet))22，使得氧化铝基座基板22具有不同尺寸的开口22A。具体地，形成六个具有例如约250μm厚度的氧化铝基座基板22。
之后，如图6B所示，在氧化铝基座基板22中形成通孔(via hole)并用导体填充所述通孔，从而形成多个通路24。例如，当每个氧化铝基座基板22为高温共烧陶瓷(HTCC)基座基板时，使用钨作为导体。当每个氧化铝基座基板22为低温共烧陶瓷(LTCC)基座基板时，使用银作为导体。
接着，如图6C所示，与填充在通孔中的导体基本相同的导体被图案印刷在每个氧化铝基座基板22的表面上。因此，在每个氧化铝基座基板22的表面上形成了互连23。
之后，如图6D所示，在氧化铝基座基板22的表面上形成金属腔28的壁28A，用作氧化铝多层线路板20的最上层。
接着，如图6E所示，氧化铝基座基板22被层压以形成层压件32。此时，具有不同尺寸开口22A的氧化铝基座基板22被层压并使得开口22A对齐，因而形成具有金属台开口20A(可将金属台27装配于其中)的层压件32。在本实施例中，氧化铝基座基板22以从具有最大开口22A的基板开始的次序而被按序层压，以形成由氧化铝基座基板22组成的层压件32，从而使金属台开口20A具有阶梯状壁表面。
之后，烧制层压件32。
在层压件32经过电镀之后，生成的层压件经过划线(scribing)，如图6F所示，从而形成具有金属台开口20A的氧化铝多层线路板20。此时，形成的氧化铝多层线路板20包括部分金属腔28。在本实施例中，形成氧化铝多层线路板20(具有例如约1.5mm的厚度)，其包括具有阶梯状壁表面的金属台开口20A并包括层压的六个氧化铝基座基板22。由于每个氧化铝基座基板22上设置有互连23，所以用作基板层压件的氧化铝多层线路板20具有这样一种结构，在该结构中互连23布置在氧化铝基座基板22之间并且竖直排列的互连23通过通路24连接。互连23包括射频信号互连23A、射频接地互连23B以及电力供应/控制互连23C，从而使氧化铝多层线路板20中具有内置功能，如带通滤波器(参照图1)。当氧化铝多层线路板20具有例如滤波器或功率分配和组合电路的内置功能时，该板具有约1mm或以上的厚度。
之后，如图6G所示，以上述方式形成的氧化铝多层线路板20和具有阶梯状侧壁的金属台27被排列在金属基座21上。在这种情况下，当金属台27装配在氧化铝多层线路板20的金属台开口20A中时，氧化铝多层线路板20和金属台27便被排列在金属基座21上。
然后，氧化铝多层线路板20、金属台27以及金属基座21被接合(joined)。例如，当氧化铝多层线路板20包括HTCC基板时，使用铜焊以接合氧化铝多层线路板20、金属台27以及金属基座21。当氧化铝多层线路板20包括LTCC基板时，使用低温结合在低温下用预形成材料(如金-锡合金(AuSn))来接合氧化铝多层线路板20、金属台27以及金属基座21。
以此方式，在金属台27装配到氧化铝多层线路板20的金属台开口20A中时执行接合。
之后，如图6H所示，将芯片电容25、MMIC芯片(未示出)等表面安装在氧化铝多层线路板20上。
接着，如图6I所示，将HPA-MMIC芯片4安装在金属台27上。此时，在厚度例如约为100μm的SiC基板上形成的、包括GaN-HEMT的HPA-MMIC芯片4通过用例如AuSn的焊接安装在金属台27上。HPA-MMIC芯片4中具有接地通路4B。
之后，如图6J所示，金属腔28的连接焊盘通过线(或带)29连接到MMIC芯片(图6中的HPA-MMIC芯片4)。金属腔28的连接焊盘通过线(或带)29连接到芯片电容25。此外，芯片电容25通过线(或带)29连接到电力供应/控制互连23C。
最后，如图6K所示，贴附金属腔28的盖28B并密封接缝，从而形成覆盖MMIC芯片的金属腔。在这种情况下，所形成的金属腔28为大小例如数平方毫米的小型金属腔。
以此方式，制造了收发装置(电子设备)。
根据本实施例的电子设备及其制造方法、以及收发装置具有如下优点：降低了金属台27的热阻、提高了金属台27的散热性能、并防止了半导体装置4的温度升高。
使用简化模型验证具有上述结构的金属台27的效果产生如下结果。
制备简化模型，其包括具有在射频信号发送方向上变宽的形状并且具有阶梯状壁表面的金属台27，如图7A和图7B所示。作为比较示例，制备简化模型，其包括长方体(rectangular-parallelepiped)金属台27，如图7C和图7D所示。这些简化模型的每个都包括含有五层氧化铝基座基板22的氧化铝多层线路板20，每层氧化铝基座基板22都具有约250μm的厚度并包括钨的互连23和钨的通路24。每个简化模型都包括铜的金属台27和具有5mm×10mm尺寸的科瓦铁镍钴合金的金属基座21。在图7A和图7B所示的结构中，金属台27的壁表面电连接到射频接地互连23B。另一方面，在图7C和图7D所示的结构中，氧化铝多层线路板20和金属台40之间的间隙被设定为约100μm。
使用这些简化模型执行热模拟以验证热效应。如图7A和图7C所示，在每个金属台27和40上排列了十四个热源41，每个热源具有约0.1mm×约0.05mm的尺寸并产生约3W的热量(600W/mm2)。每个金属基座(基座板)的后表面(底部表面)的温度被固定到约50℃。
结果是，与图7C和图7D的结构相比较，在图7A和图7B的结构中最高温度降低了约2℃。在图7C和图7D的结构中，温度沿着金属台40的厚度在宽区域中增加，如图8B所示。另一方面，在图7A和图7B的结构中，温度沿金属台厚度的增加被降低了，如图8A所示。如上文所述可发现，具有图8A所示结构的金属台的使用降低了金属台的热阻并增加了其散热性能。在图8A和图8B中，亮和暗的图案表示温度级别。暗部表示低温而亮部表示高温。
使用简化模型执行电磁场模拟以验证发送特性的效果。如图9A和图9B所示，设置有阻抗约50Ω的微波传输带线42的基板布置在每个金属台27和40上，并通过线29连接到氧化铝多层线路板20上的射频信号互连23A。
结果是，与图9B中示出的结构相比，随着频率更高，发送特性的效果得到了相当大的改善，如图10A和图10B所示。例如，关于20GHz处的发送损耗，其在图9B的结构中约为1.3dB，如图10B所示。在图9A的结构中，其约为0.8dB，如图10A所示，即其得到了改善。如上文所述可发现，具有图9A所示的结构的金属台27以及金属台27与多层线路板20的射频接地互连23B之间的电连接的使用降低了接地感应，阻抗失配被降低，高频特性得到了改善。
根据第二实施例的电子设备及其制造方法、以及收发装置将参照图11和图12进行描述。
根据第二实施例的电子设备及其制造方法、以及收发装置在多层线路板20的金属台开口20A和金属台27的形状上与上述第一实施例(参照图1)不同。
具体地，第二实施例中的金属台27为高台状(mesa-shaped)，从而竖直横截面为梯形，即，其朝向底部变宽，如图11和图12所示。多层线路板20具有形状与金属台27的形状相应的金属台开口20A。具体地，限定金属台开口20A的多层线路板20壁表面为形状类似刃形(edge)的倾斜平面。金属台27装配在多层线路板20的金属台开口20A中。
由于设备的其他元件和制造设备的方法的细节与上述第一实施例相同，从而省略对其描述。要注意，当形成具有不同尺寸开口22A的多个氧化铝基座基板22以设置氧化铝多层线路板20时，将限定开口22A的每个氧化铝基座基板22的壁表面制造为形状类似刃形的倾斜平面。此外，氧化铝基座基板22的开口22A被形成为使得当所有氧化铝基座基板22被层压时，每一侧的限定开口22A的氧化铝基座基板22倾斜壁表面被连续排列为单个倾斜平面。
因此，根据第二实施例的电子设备及其制造方法、以及收发装置与上述第一实施例类似具有如下优点：降低了金属台27的热阻、提高了金属台27的散热性能、并防止了半导体装置4的温度升高。
本发明不限于上述第一和第二实施例中所描述的结构，并且在不偏离本发明的精神和范围的情况下可做出各种变型和修改。
例如，在上述第一和第二实施例中，金属台27成形为使得竖直横截面在射频信号发送方向(功率输出方向)上以及与该方向正交的方向上朝向底部变宽。本发明不限于这些实施例。例如，金属台27可成形为使得竖直横截面在射频信号发送方向(信号发送方向)上朝向底部变宽，并在与信号发送方向正交的方向上为矩形。或者，金属台27可成形为使得竖直横截面在与射频信号发送方向正交的方向上朝向底部变宽并在射频信号发送方向上为矩形。
此外，在上述第一和第二实施例中，金属台27的壁表面电连接到多层线路板20的射频接地互连23B和电源接地互连23D，从而金属台27起到RF/电源接地线的作用。本发明不限于上述实施例。例如，金属台27的壁表面可电连接到多层线路板20的射频接地互连23B并且可与电源接地互连23D没有电连接，从而金属台27起到RF接地线的作用。在这种情况下，射频信号所输入的金属台27的壁表面和射频信号所输出的金属台27的壁表面可电连接到射频接地互连23B。因此，至少可提高高频特性(发送特性)。例如，金属台27的壁表面可电连接到多层线路板20的电源接地互连23D并且可与射频接地互连23B没有电连接，从而金属台27起到电源接地线的作用。从而，至少可稳定电源接地。
优选地，金属台27成形为使得竖直横截面在射频信号发送方向(功率输出方向)上朝向底部变宽，并且射频信号所输入的金属台27的壁表面和射频信号所输出的金属台27的壁表面电连接到射频接地互连23B。因此，至少可提高高频特性(发送特性)。在这种情况下，在信号发送方向上金属台27面对金属基座21的端表面的长度大于在信号发送方向上金属台27面对半导体装置4的端表面的长度。
此外，在上述第一和第二实施例中，金属台27成形为使得水平横截面的面积随着水平横截面接近金属基座21而增加。本发明不限于这些实施例。具体地，在第一实施例中，金属台27的水平横截面的面积随着水平横截面接近金属基座21而以阶梯状方式增加。在第二实施例中，金属台27的水平横截面的面积随着水平横截面接近金属基座21而连续增加。本发明不限于这些实施例。例如，只要金属台27面对金属基座21的端表面大于金属台27面对半导体装置的端表面，则金属台27可成形为使得比半导体装置4更接近金属基座21的部分具有较小的水平横截面面积。在这种情况下，由于多层线路板20的金属台开口20A具有与金属台27的形状相应的形状，从而金属台开口20A可成形为使得比半导体装置4更接近金属基座21的部分具有较小的水平横截面面积，只要至少与金属基座21邻近的开口20A的尺寸大于与半导体装置4邻近的开口20A的尺寸。
此外，在上述第一和第二实施例中，金属台27具有朝向底部变宽的形状。本发明不限于这些实施例。例如，如图13所示，金属台27可为长方体形。在这种情况下，只要金属台27的壁表面电连接到多层线路板20的射频接地互连(接地互连)，则金属台27和射频接地互连23B之间的间断性可降低，因而提高了高频特性(发送特性)。此外，只要金属台27的壁表面电连接到多层线路板20的电源接地互连(接地互连)，则金属台27和电源接地互连23D之间的间断性可降低，因而稳定了电源接地。此外，由于金属台27起到RF/电源接地线的作用，从而可减少通路的数量，因而增加了强度。
在上述第一和第二实施例中，作为一个示例，已经描述了本发明应用于包括高功率放大器的电子设备(收发装置)及其制造方法的情况。本发明不限于这些实施例。本发明可广泛应用于包括产生热的半导体装置的电子设备(收发装置)及其制造方法。例如，本发明可应用于包括MMIC芯片(例如在GaAs基板上形成的MMIC芯片或包括放大器的MMIC芯片或MMIC形式的切换器)的电子设备(收发装置)及其制造方法。
在上述第一和第二实施例中，多层线路板20的金属台开口20A具有与金属台27的形状相应的形状。本发明不限于这些实施例。例如，多层线路板20可包括通过与多层线路板的表面正交的壁表面所限定的金属台开口20A。金属台开口20A可具有不与上述金属台27的形状相应的形状，从而在金属台27与多层线路板20之间形成间隙。在这种情况下，由于金属台27具有朝向底部变宽的形状，从而获得如下优点：可降低金属台27的热阻、可提高金属台27的散热性能、并且可防止半导体装置4的温度升高。在这种情况下，金属台27通过金属基座21电连接到射频接地互连23B。
在上述第一和第二实施例中，构成收发装置的发送单元1和接收单元2的所有元件安装在多层线路板20上，从而构成电子设备。本发明不限于这些实施例。例如，构成收发装置的发送单元1和接收单元2的至少其中之一的元件可安装在多层线路板20上以构成电子设备。具体地，收发装置可被配置为使得发送单元1和接收单元2的至少其中之一包括金属基座21、布置在金属基座21上并具有金属台开口20A和包括互连23的多层线路板20、布置在金属台开口20A中并用作接地线的金属台27、以及布置在金属台27上的半导体装置4，并且面对金属基座21的金属台27的端表面大于面对半导体装置4的金属台27的端表面。
本文记载的所有示例和条件性语言旨在用作教导性目的，以帮助读者理解本发明和发明人对现有技术改进提出的概念。应将本文记载的所有示例和条件性语言解读为不是对这些具体记载的示例和条件的限制。尽管已经详细描述了本发明的实施例，但应理解的是，可对其进行各种改变、替代和改进，而不偏离本发明的精神和范围。

Claims (20)

1.一种电子设备，包括：
金属基座；
线路板，布置在所述金属基座上，所述线路板具有开口并包括互连；
金属台，布置在所述开口中，所述金属台用作接地线；以及
半导体装置，布置在所述金属台上，其中
面对所述金属基座的所述金属台的端表面的面积大于面对所述半导体装置的所述金属台的端表面的面积。
2.根据权利要求1所述的设备，其中
所述互连包括接地互连，并且
所述金属台的壁表面电连接到所述接地互连。
3.根据权利要求1所述的设备，其中所述金属台具有阶梯状壁表面。
4.根据权利要求1所述的设备，还包括：
金属腔，设置在所述线路板中，所述金属腔覆盖所述半导体装置。
5.根据权利要求1所述的设备，其中所述半导体装置为包括宽带间隙半导体材料的高功率放大器。
6.根据权利要求2所述的设备，其中面对所述金属基座的所述金属台的所述端表面在信号发送方向上的长度大于面对所述半导体装置的所述金属台的所述端表面在信号发送方向上的长度。
7.根据权利要求1所述的设备，其中所述金属台被成形为使得水平横截面的面积随着所述水平横截面接近所述金属基座而增大。
8.一种收发装置，包括：
发送单元，被配置为发送信号；以及
接收单元，被配置为接收所述发送信号的反射信号，其中
至少所述发送单元和所述接收单元之一包括：
金属基座；
线路板，布置在所述金属基座上，所述线路板具有开口并包括互连；
金属台，布置在所述开口中，所述金属台用作接地线；以及
半导体装置，布置在所述金属台上，其中
面对所述金属基座的所述金属台的端表面的面积大于面对所述半导体装置的所述金属台的端表面的面积。
9.根据权利要求8所述的装置，其中
所述互连包括接地互连，并且
所述金属台的壁表面电连接到所述接地互连。
10.根据权利要求8所述的装置，其中所述金属台具有阶梯状壁表面。
11.根据权利要求8所述的装置，还包括：
金属腔，设置在所述线路板中，所述金属腔覆盖所述半导体装置。
12.根据权利要求8所述的装置，其中所述半导体装置为包括宽带间隙半导体材料的高功率放大器。
13.根据权利要求8所述的装置，其中面对所述金属基座的所述金属台的所述端表面在信号发送方向上的长度大于面对所述半导体装置的所述金属台的所述端表面在信号发送方向上的长度。
14.根据权利要求8所述的装置，其中所述金属台被成形为使得水平横截面的面积随着所述水平横截面接近所述金属基座而增大。
15.一种制造电子设备的方法，包括：
在金属基座上布置线路板，所述线路板具有开口并包括互连；
在所述开口中布置金属台，所述金属台用作接地线；以及
在所述金属台上布置半导体装置，其中
所述金属台成形为使得面对所述金属基座的所述金属台的端表面的面积大于面对所述半导体装置的所述金属台的端表面的面积。
16.根据权利要求15所述的方法，其中
所述互连包括接地互连，并且
所述金属台布置在所述开口中使得所述金属台的壁表面电连接到所述接地互连。
17.根据权利要求15所述的方法，还包括：
层压具有不同尺寸的多个开口并包括多个互连的多个基座基板，使得所述开口对齐以形成所述线路板。
18.根据权利要求15所述的方法，还包括：
在所述线路板中布置金属腔，使得所述金属腔覆盖所述半导体装置。
19.根据权利要求15所述的方法，还包括：
在所述线路板上布置另一半导体装置。
20.根据权利要求15所述的方法，其中所述金属台被成形为使得水平横截面的面积随着所述水平横截面接近所述金属基座而增大。
CN2011103196142A 2010-10-15 2011-10-14 电子设备及其制造方法、以及收发装置 Pending CN102456639A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010232386A JP5736716B2 (ja) 2010-10-15 2010-10-15 電子装置及びその製造方法、送受信装置
JP2010-232386 2010-10-15

Publications (1)

Publication Number Publication Date
CN102456639A true CN102456639A (zh) 2012-05-16

Family

ID=45933689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103196142A Pending CN102456639A (zh) 2010-10-15 2011-10-14 电子设备及其制造方法、以及收发装置

Country Status (3)

Country Link
US (1) US8952846B2 (zh)
JP (1) JP5736716B2 (zh)
CN (1) CN102456639A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676236A (zh) * 2019-08-27 2020-01-10 华东光电集成器件研究所 一种厚膜功率混合集成电路
CN114256175A (zh) * 2021-12-07 2022-03-29 中国电子科技集团公司第二十九研究所 一种嵌入微流道的瓦片式tr组件及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6015508B2 (ja) * 2013-03-18 2016-10-26 富士通株式会社 高周波モジュール
CN104269382B (zh) * 2014-08-20 2017-04-19 中国电子科技集团公司第五十五研究所 基于高温共烧陶瓷技术的x波段高可靠表贴型陶瓷外壳
US9456490B2 (en) * 2014-08-30 2016-09-27 Skyworks Solutions, Inc. Signal path in radio-frequency module having laminate substrate
JP6546496B2 (ja) * 2015-09-28 2019-07-17 ニチコン株式会社 半導体パワーモジュール
JP6488985B2 (ja) * 2015-10-26 2019-03-27 株式会社村田製作所 高周波モジュール
WO2021044691A1 (ja) * 2019-09-06 2021-03-11 株式会社村田製作所 高周波モジュール及び通信装置
US20230170340A1 (en) * 2021-11-30 2023-06-01 Qorvo Us, Inc. Electronic package with interposer between integrated circuit dies
US12040291B2 (en) 2021-12-20 2024-07-16 Nxp Usa, Inc. Radio frequency packages containing multilevel power substrates and associated fabrication methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967201A (en) * 1987-10-22 1990-10-30 Westinghouse Electric Corp. Multi-layer single substrate microwave transmit/receive module
US5708283A (en) * 1994-10-20 1998-01-13 Hughes Aircraft Flip chip high power monolithic integrated circuit thermal bumps
JPH11191603A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
US20020196085A1 (en) * 2001-06-21 2002-12-26 Kyocera Corporation High frequency module
CN1531071A (zh) * 2003-03-13 2004-09-22 ������������ʽ���� 半导体装置及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPH01127250U (zh) * 1988-02-23 1989-08-31
US5412414A (en) * 1988-04-08 1995-05-02 Martin Marietta Corporation Self monitoring/calibrating phased array radar and an interchangeable, adjustable transmit/receive sub-assembly
US5457605A (en) * 1993-11-23 1995-10-10 Motorola, Inc. Electronic device having coplanar heatsink and electrical contacts
WO1996026540A1 (en) * 1995-02-21 1996-08-29 Japan Energy Corporation Semiconductor device
JP3047852B2 (ja) * 1997-04-04 2000-06-05 松下電器産業株式会社 半導体装置
US6114986A (en) * 1998-03-04 2000-09-05 Northrop Grumman Corporation Dual channel microwave transmit/receive module for an active aperture of a radar system
JP2007329204A (ja) 2006-06-06 2007-12-20 Otsuka Denki Kk 熱拡散装置および電子機器
JP4522435B2 (ja) * 2007-06-05 2010-08-11 富士通テン株式会社 高周波回路装置、及びレーダ装置
US8467737B2 (en) * 2008-12-31 2013-06-18 Intel Corporation Integrated array transmit/receive module
US8706049B2 (en) * 2008-12-31 2014-04-22 Intel Corporation Platform integrated phased array transmit/receive module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967201A (en) * 1987-10-22 1990-10-30 Westinghouse Electric Corp. Multi-layer single substrate microwave transmit/receive module
US5708283A (en) * 1994-10-20 1998-01-13 Hughes Aircraft Flip chip high power monolithic integrated circuit thermal bumps
JPH11191603A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
US20020196085A1 (en) * 2001-06-21 2002-12-26 Kyocera Corporation High frequency module
CN1531071A (zh) * 2003-03-13 2004-09-22 ������������ʽ���� 半导体装置及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676236A (zh) * 2019-08-27 2020-01-10 华东光电集成器件研究所 一种厚膜功率混合集成电路
CN114256175A (zh) * 2021-12-07 2022-03-29 中国电子科技集团公司第二十九研究所 一种嵌入微流道的瓦片式tr组件及其制备方法
CN114256175B (zh) * 2021-12-07 2023-09-01 中国电子科技集团公司第二十九研究所 一种嵌入微流道的瓦片式tr组件及其制备方法

Also Published As

Publication number Publication date
US20120092218A1 (en) 2012-04-19
JP2012089549A (ja) 2012-05-10
US8952846B2 (en) 2015-02-10
JP5736716B2 (ja) 2015-06-17

Similar Documents

Publication Publication Date Title
CN102456639A (zh) 电子设备及其制造方法、以及收发装置
JP3973402B2 (ja) 高周波回路モジュール
US4771294A (en) Modular interface for monolithic millimeter wave antenna array
US6324755B1 (en) Solid interface module
KR100723635B1 (ko) 고주파 신호를 전달하기 위한 변환 회로 및 이를 구비한송수신 모듈
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US7102896B2 (en) Electronic component module
JP5209610B2 (ja) 高周波回路基板、高周波回路モジュールおよびレーダ装置
JP5902310B2 (ja) 能動電子走査アレイ（ａｅｓａ）カード
CN211295345U (zh) 具有高功率输出的瓦片式接收器/发射器模块
US8981881B2 (en) Stacked module
US20070066243A1 (en) Rf circuit module
US20060170513A1 (en) Low temperature co-fired ceramic-metal circulators and isolators
US11462837B2 (en) Array antenna
JPH10303640A (ja) アンテナ装置
JP6015508B2 (ja) 高周波モジュール
Wolff et al. New heights for satellites: LTCC multilayer technology for future satellites
KR101951653B1 (ko) 마이크로파 모듈 및 그의 패키지 방법
Koç et al. High-performance miniaturized quad T/R module for X-band low-profile AESA
US20040240183A1 (en) Electronic component mounting board, electronic component module, method of manufacturing electronic component mounting board, and communications equipment
Tarui et al. X band low-cost GaN TR module with anti-radiation structure
CN108269791B (zh) 混合印刷电路板
KR102305663B1 (ko) 트렌치 구조를 이용한 안테나 패키지 및 이의 검사방법
JP2004064058A (ja) 電子部品実装基板、電子部品モジュール、電子部品実装基板の製造方法、通信機器
Reyes et al. Integration of a Ka-band front-end components using a copper core printed circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120516