CN102394571B - 一种片内集成低噪声放大器 - Google Patents

Abstract

一种片内集成低噪声放大器，涉及到集成电路领域中的芯片设计技术，该低噪声放大器应用于接收器的射频前端。本发明的电路分为信号输入网络、放大器部分和噪声抵消部分，在915MHz频率处可实现全集成。本发明采用了电压并联负反馈结构作为输入阻抗网络匹配的一部分，具有低输入阻抗特性，便于调节阻抗匹配，电路中结合了低噪声放大器的噪声抵消技术，短沟道器件的低输出阻抗特性及窄带低噪声放大器良好的选频特性设计而成，电路中采用的电感数目少，减小了芯片面积，便于集成化，降低了成本，是一种理想的集成低噪声放大器。

Description

一种片内集成低噪声放大器

技术领域

本发明涉及集成电路技术领域，应用于接收器的射频前端的集成低噪声放大器。

背景技术

随着信息技术的迅速发展，越来越多的无线产品在市场上得到了广泛的应用。作为射频接收器的第一级，低噪声放大器需要提供足够的增益来克服后续电路带来的噪声，一方面低噪声放大器需能够保证对微弱的输入信号进行放大而不被噪声淹没，从而要求低噪声放大器本身应具有足够低的噪声和足够大的增益，另一方面为了接收大信号而不产生失真，要求低噪声放大器具有良好的线性度，因此低噪声放大器的性能在很大程度上决定了整个接收器的噪声性能，其在射频通信领域所处的地位是至关重要的。噪声系数、反射系数、线性度、增益、功耗等是评价低噪声放大器性能的重要指标。

对于低噪声放大器而言，要实现噪声匹配和最大功率传输的阻抗匹配，窄带的低噪声放大器通常采用的是源极电感负反馈的结构，如图1所示。晶体管M₃、电阻R₁、R₂用来提供偏置，晶体管M₁、M₂和电感L_d、L_g、L_S用来实现输入匹配以及放大信号的功能，C_L为负载电容，C_B为输入端隔直电容，使输入晶体管M₁的偏置不受影响。然而，对于某些频段，例如915MHz左右频率的通信***来说，这种窄带的匹配需要很大感值的栅极电感L_g(一般十几甚至几十纳亨)，这样栅极电感L_g都是采用片外实现，同时由于在片内共源管M₁的源端使用电感L_S，共栅管M₂的漏端使用电感L_d，这样低噪声放大器至少需要三个电感，并且还要有一个电感L_g不能集成。然而，随着集成电路产业的迅猛发展，高集成化已成为当今集成电路设计的必然趋势。针对图1所示的低噪声放大器在915MHz频率左右在片内难以集成的特性，本发明提出一种新的低噪声放大器结构，可以完全片内集成，大大提高了***的集成度，减小了芯片面积，从而降低了成本。

发明内容

本发明的目的是为了解决传统的源极电感负反馈结构低噪声放大器在频率为915MHz不能完全集成，以及使用电感数目多占用很大芯片面积的缺点，提出了一种新型的低噪声放大器结构。

本发明的指导思想是低噪声放大器在能实现噪声匹配、最大功率传输的阻抗匹配和有效的放大功能的要求下，将完成这些功能的器件及组成的电路全集成在一个硅片上，并能减小芯片的面积，通过减少电感L的数量和数值使得电路便于集成。为此，在本发明的电路中采用了电压并联负反馈结构作为输入级，由于电压并联负反馈结构具有低输入阻抗特性，因此易于实现输入阻抗匹配。等效匹配网络如图2所示，将在以下内容中详细阐述。

本发明的片内集成低噪声放大器具体的方案如下，见图3电路原理图，该电路分为两级：电路的第一级采用了电压并联负反馈结构作为输入级，由L₁、C₁、L₂、C_C、MN₀、MP₀、R_F共同构成输入阻抗匹配网络，用于实现与天线匹配及放大信号功能。其中符号L为电感，C为电容，R为电阻。MN₀为NMOS晶体管，MP₀为PMOS晶体管。

电路的第二级由C₀、R₁、MN₁、MN₂、MN₃、MN₄组成，用于实现噪声抵消以及信号放大功能，在电路第二级中有两条信号支路，一条为晶体管MN₃构成的源跟随器，用来缓冲第一级的输出信号，另一条为经过共源共栅结构(MN₁和MN₂)的反向放大，两条支路对输入信号的放大作用在输出端口叠加，同时，两条支路对匹配晶体管MN₀和MP₀沟道噪声起着一定的抵消作用。

输入信号经过由L₁、C₁、L₂、C_C、MN₀、MP₀、R_F组成的匹配网络后输出，同时MN₀、MP₀、R_F对信号起放大作用。所输出的信号进入第二级后经过MN₃构成的源跟随器，与由MN₁和MN₂构成的共源共栅结构共同实现了噪声抵消功能。

本发明的电路中输入级为电压并联负反馈结构，具有低输入阻抗特性，它的电路结构产生的特点是本发明能进行片内集成和保证低噪声放大器优质性能的重要部分。现将它的电路结构和工作原理做相关介绍：

从输入匹配的角度来看，由于输入级为电压并联负反馈结构，可等效为一个负载电阻与一个负载电容的并联，如图2所示。有限的等效输入电阻R_L使得输入网络的匹配变得更加容易，即L形匹配网络。对于R_S＜R_L，(R_S为源输入阻抗，本发明中为50欧姆)，可得出所需电感

$L_2=\sqrt{R_L/R_S-1}\·R_S/{\mathrm{\ω}}_0---\left(1\right)$

ω₀为谐振角频率，其中R_S为50欧姆，由(1)式计算可知，只要保证取较小的值便很容易实现电感L₂的集成，电容

$C_2=\sqrt{R_L/R_S-1}/(R_L\·{\mathrm{\ω}}_0)---\left(2\right)$

同时考虑焊盘带来的寄生电容C₁以及键合电感L₁的影响，根据工艺经验参数C₁＝0.4pF，L₁＝1.5nH。这样L₁、C₁、L₂、C₂、R_L共同组成输入的匹配网络。

晶体管MN₀、MP₀、R_F用来做低阻抗的输入等效电路，产生的阻抗实部等效于图2中的R_L。图2中的C₂为图3中的晶体管MN₀、MP₀、MN₁的寄生电容和补偿电容C_C之和。

对于短沟道器件，输出阻抗不能忽略，从X点看进去的输入阻抗

                Z_in＝(R_F+r_o)/(1+G_m·r_o)            (3)

其中r_o为MN₀和MP₀等效输出阻抗之和，G_m为MN₀和MP₀的跨导之和。

使得Z_in接近于R_S对于匹配来说是十分必要的。而电压并联负反馈结构的共源放大器由于在放大器之前没有含噪声的衰减器使信号减小，因此它的噪声系数比输入端直接并联电阻的情况要小得多，即匹配网络的等效负载R_L只在计算匹配网络时适用，但在计算噪声时并不适用，计算噪声时考虑的应该是MN₀、MP₀以及反馈电阻R_F所产生的噪声。

由MN₀和MP₀产生的沟道噪声可通过下一级进行一定程度的抵消，但是反馈电阻R_F所产生的热噪声并不能抵消。但是由于信号在经过这一级放大器后增强，因此相当于对反馈网络的热噪声有着一定程度的抑制。经噪声抵消后的MN₀沟道噪声为

$\stackrel{\‾}{{v_n}^2}=4\mathrm{\γKT}{g}_{d0,\mathrm{mn}0}{R_{\mathrm{out}}}^2{A_v}^2---\left(4\right)$

其中g_d0为漏源电压V_DS＝0时的沟道跨导，γ为与沟道长度有关的噪声参数，A_v为信号的增益。

在不考虑器件栅源之间电容C_gs与栅漏之间电容C_gd的情况下，第一级(电压并联负反馈结构)等效交流输出阻抗为

          R_out＝r_o·(Z_S+R_F)/[(Z_S+R_F)+r_o(1+G_m·Z_S)]            (5)

其中

                      G_m＝g_mn0+g_mp0                           (6)

                  A_v＝A_v1-A_v2·Z_S/(Z_S+R_F)                     (7)

g_mn0和g_mp0分别为MN₀和MP₀的跨导，Z_S为从X点向输入端看进去的阻抗，A_v1为第一级输出到低噪声放大器最终输出端的增益，A_v2为共源共栅级的增益，由于源跟随器与共源共栅级有着对噪声反方向的叠加作用，使得对匹配器件的噪声有着一定程度的抵消作用，从而降低低噪声放大器的噪声系数。

由此可见，本发明是一种结合了宽带低噪声放大器的噪声抵消技术、短沟道器件的低输出阻抗特性、窄带低噪声放大器选频的优势而设计的一种片内全集成低噪声放大器。

附图说明

图1是已有技术的源极电感负反馈低噪声放大器结构原理图。

图2是本发明的输入阻抗匹配结构示意图。

图3是本发明低噪声放大器电路原理图。

图4是本发明低噪声放大器的输入端反射系数仿真曲线。

图5是本发明低噪声放大器的噪声系数仿真曲线。

图6是本发明低噪声放大器的三阶输入交调点仿真曲线。

具体实施方式

下面结合附图并通过实施例对本发明做进一步的说明。

在图3所示的采用电压并联负反馈结构作为输入级的低噪声放大器中，R_S为源输入阻抗，C_B为输入端口的隔直电容，输入端要实现与50欧姆的匹配网络，还需要考虑带有ESD保护的二极管的寄生电容C₁＝0.4pF，以及键合线带来的寄生电感L₁＝1.5nH。

电源电压VDD为1.2V。

NMOS晶体管MN₀、PMOS晶体管MP₀和反馈电阻R_F构成了低阻抗通路，以915MHz为例，所需的电感L₂以及所需要的补偿电容C_C。图3中的C_C与图2中的C₂并不相等，存在如下关系：

                         C₂＝C_C+C_p                    (8)

C_p为匹配管MN₀、MP₀以及第二级输入端器件MN₁到地的寄生电容之和。除用于输入匹配作用外，MN₀、MP₀以及反馈电阻R_F还起到对输入信号的放大作用，放大倍数

                  A_v＝(1-G_m·R_F)·r_o/(R_F+r_o)          (9)

从式中可知调节输入跨导G_m和反馈电阻R_F即可调节第一级的放大倍数。

第一级输出信号经电容C₀和电阻R₁耦合到下一级。

输入NMOS晶体管MN₀和PMOS晶体管MP₀的沟道噪声电流可以等效为并联在晶体管漏源之间的电流源，该噪声电流通过反馈电阻R_F和源输入阻抗R_S到地，在X节点和Y节点分别产生两个相位相同但幅度不同的噪声；而对输入信号而言，共源放大器增益为负值，在X节点和Y节点信号幅度不同且相位相反。这样，如果通过一个另一条通路的反向放大器将X节点的信号和噪声同时放大，再与Y节点处的信号和噪声相叠加，就可以减小甚至完全消除MN₀和MP₀沟道噪声的影响，而输入信号将被分别放大后增强。

本发明的电路的第二级有两条信号支路，一条为晶体管MN₃构成的源跟随器，用来缓冲第一级的输出信号，而源跟随器MN₃的噪声由于信号从X点到Y点的放大作用而得到了一定的抑制，另一条为经过共源共栅结构(MN₁和MN₂)的反向放大，两条支路对输入信号的放大作用在输出端叠加。同时两条支路对匹配晶体管MN₀和MP₀的沟道噪声起着一定的噪声抵消作用。由于功耗、线性度、温度以及工艺稳定因素的折中考虑，匹配晶体管的噪声不可能完全消除，这需要使沟道噪声足够小，即可通过降低电压并联负反馈结构的输出阻抗R_out的值来降低噪声。通过算式(5)可知若要降低R_out，可通过调节G_m和R_F来调节。共源共栅(MN₁和MN₂)结构等效输入参考噪声电压

$\stackrel{\‾}{{{v_n}^2}_{,\mathrm{in}}}=4\mathrm{KT\γ}(g_{\mathrm{mn}1}+g_{\mathrm{mn}3})/{g_{\mathrm{mn}1}}^2---\left(10\right)$

g_m表示对应晶体管的跨导。通过提高共源共栅级的跨导可使噪声进一步降低，但是考虑到功耗以及增益因素，一个适当的跨导值是十分必要的。同时由于工艺等因素，匹配晶体管MN₀和MP₀产生的沟道噪声不可能完全抵消，即使完全抵消也不是对噪声系数的最优化值，原因来自于共源共栅级电路也产生噪声，需要在这些因素之间折中考虑，以满足低噪声放大器的各项指标都能处于接受的范围内。

低噪声放大器的噪声主要来源于反馈电阻、匹配晶体管和第二级放大器三部分。忽略寄生电容的前提下，噪声因子

                     F＝1+EF_R+EF_MD+EF_A            (11)

EF_R、EF_MD、EF_A分别为反馈电阻、匹配器件和共源共栅放大器所产生的噪声因子。且有

${\mathrm{EF}}_R=\frac{R_F}{Z_S}\·\frac{{[1+g_{\mathrm{mn}1}{R}_S+(g_{\mathrm{mn}2}.R_S)/(g_{\mathrm{mn}3}.R_{\mathrm{out}})]}^2/{(1+R_F/R_{\mathrm{out}})}^2}{{[(1-G_m\·R_F)/(1+R_F/R_{\mathrm{out}})-g_{\mathrm{mn}2}/g_{\mathrm{mn}3}]}^2}---\left(12\right)$

${\mathrm{EF}}_{\mathrm{MD}}=\frac{\mathrm{NEF}\·g_{\mathrm{mn}1}{R}_S\·{(1+R_F/Z_S-g_{\mathrm{mn}2}/g_{\mathrm{mn}3})}^2}{{[(1-G_m\·R_F)/(1+R_F/R_{\mathrm{out}})-g_{\mathrm{mn}2}/g_{\mathrm{mn}3}]}^2{(1+R_F/R_{\mathrm{out}})}^2}---\left(13\right)$

${\mathrm{EF}}_A=\mathrm{NEF}\·\frac{[g_{\mathrm{mn}2}/g_{\mathrm{mn}3}+{(g_{\mathrm{mn}2}/g_{\mathrm{mn}3})}^2]\·{[1+(G_m\·R_F+R_S/R_{\mathrm{out}})]}^2}{g_{\mathrm{mn}2}\·R_S{[(1-G_m\·R_F)/(1+R_F/R_{\mathrm{out}})-g_{\mathrm{mn}2}/g_{\mathrm{mn}3}]}^2}---\left(14\right)$

                    NEF＝γ·g_d0/g_m                    (15)

Vb₁为NMOS共栅晶体管MN₂提供偏置。共栅管MN₂用来加强低噪声放大器的逆向隔离，抑制密勒效应，降低后续电路(如混频器)产生的本振信号泄漏以及减小了输出端到输入端的反馈作用，提高了电路的稳定性。

Vb₂为NMOS晶体管MN₄提供偏置。MN₄起到分得源跟随器MN₃电流的作用，改变源跟随器的增益，同时可以改善低噪声放大器的线性度。

图3的低噪声放大器可以接收频率为915M的射频信号，电压并联负反馈结构是本发明电路中匹配网络的关键，同时调节源跟随器的增益与共源共栅级的增益也是噪声抵消的关键部分。匹配网络电感的选取大约为4.65nH，完全符合片内集成电感的标准。相比于915MHz源极电感负反馈结构的低噪声放大器的栅极电感(图1所示中的L_g)小了很多，即使图1中电感在片内集成，也要需要几个电感串联，而且由于片内集成电感较低的Q值，会引入很大的噪声。

本发明的低噪声放大器在915MHz频率处增益为18.6dB，功耗约为9mW。输入反射系数如图4所示，在915MHz频率处输入反射系数小于-30dB，很好的实现了输入阻抗匹配。噪声系数如图5所示，噪声系数数值为1.522dB，满足低噪声的要求。线性度(三阶输入交调点)如图6所示，三阶输入交调点约为-1.5dBm，具有良好的线性度。相比于源极电感负反馈结构易于集成，节省了芯片面积。

综上所述，本发明提出的低噪声放大器实现了良好的输入匹配，较低的噪声系数，足够的增益以及可观的线性度，在片内电感Q值不高的情况下不但保证了良好的低噪声特性，而且只使用一个电感，减少了使用电感的数目，且电感取值很小，容易集成，节省了很大的面积。

最后应说明的是本发明不仅适用于工作于915MHz左右的低噪声放大器，对于很难在片内实现源极电感负反馈结构的其他频段均可使用。因此只要不脱离本发明中的实施思想，都属于本发明的权利要求范围以内。

Claims (1)

1.一种片内集成低噪声放大器，该放大器的电路包括第一级信号输入级和第二级信号噪声抵消部分，同时两级均具有放大信号的功能,其特征在于：

所述第一级信号输入级和第二级信号噪声抵消部分集成在同一硅片上；

所述的第一级信号输入级采用了电压并联负反馈结构作为输入级，输入级中MN₀、MP₀、R_F与由L₁、C₁、L₂、C_C构成的匹配网络共同实现输入阻抗匹配，同时具有放大信号功能,第一级信号输入级由L₁、C₁、L₂、C_C、MN₀、MP₀、R_F组成，用于与天线匹配以及实现放大信号功能，其中L₁为等效键合电感,L₂为片内阻抗匹配电感、C₁为等效带有ESD保护的焊盘的寄生电容、C_C是为了实现输入阻抗匹配而添加的补偿电容、MN₀为NMOS晶体管，MP₀为PMOS晶体管、R_F为反馈电阻；

所述的第二级信号噪声抵消部分由C₀、R₁、MN₁、MN₂、MN₃、MN₄组成，用于实现噪声抵消以及信号放大功能，在第二级信号噪声抵消部分中有两条信号支路，一条为晶体管MN₃构成的源跟随器，用来缓冲第一级的输出信号，另一条为经过MN₁和MN₂构成的共源共栅结构的反向放大支路，两条支路对输入信号的放大作用在MN₃的源极和MN₂的漏极同相叠加，同时两条支路对匹配晶体管MN₀和MP₀产生的沟道噪声起着一定的抵消作用；

电路连接关系如下：

第一级输入信号经过由L₁、C₁、L₂、C_C构成的匹配网络后分成两路，一条支路与MN₀、MP₀、R_F组成输入阻抗匹配，信号由MP₀和MN₀的栅极进入，通过MP₀和MN₀的漏极输出连接到C₀进入第二级，MN₀、MP₀、R_F对信号起放大作用,输出的信号通过C₀进入第二级后经过MN₃构成的源跟随器输出，此时MN₃源极输出信号Vout相比第一级输入信号V_IN进行了反向放大；同时另一条支路中第一级输入信号通过由L₁、C₁、L₂、C_C构成的匹配网络后与MN₁栅极相连进入第二级，通过由MN₁和MN₂构成的共源共栅结构进行反向放大；两条支路信号在MN₃源极和MN₂的漏极叠加后共同实现了放大和噪声抵消，进而输出。