CN110752854B - 一种低频通信前端架构 - Google Patents
一种低频通信前端架构 Download PDFInfo
- Publication number
- CN110752854B CN110752854B CN201911013110.0A CN201911013110A CN110752854B CN 110752854 B CN110752854 B CN 110752854B CN 201911013110 A CN201911013110 A CN 201911013110A CN 110752854 B CN110752854 B CN 110752854B
- Authority
- CN
- China
- Prior art keywords
- channel transistor
- drain
- circuit
- capacitor
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种低频通信前端架构,包括一选频网络,还包括一开环结构的低噪声放大器,该低噪声放大器与所述选频网络连接,其输出端电连接有低通误差反馈电路,通过该低通误差反馈电路稳定所述低噪声放大器的输出直流偏置点以加大所述低噪声放大器的输出动态范围。本发明解决了接收前端难以在低功耗下又有远距离警示问题。本发明解决了接收机靠近发射机后出现警示死区的问题。
Description
技术领域
本发明涉及通信设备,具体的说是涉及一种低频通信前端架构。
背景技术
在现有技术中,低频通信装置会人为的规定一个范围,人或者其他动物只能在该规定的范围内活动,超出该范围后需要给出响应的提示或刺激信号。为了实现该应用,需要给人或动物佩戴一个可穿戴设备,当接近或超越该边界的时候,这个设备将会发出警示的信号给佩戴者。
传统的通信装置一般采用单工无线通信装置,该装置中包含了发射机和接收机两部分。由于发射机为固定点发射,因此可以使用固定电源供电,因此并无功耗上的限制。但是由于接收机是在佩戴者的身上,因此需要独立电源供电。不幸的是一般这个独立电源的容量都比较小,一般不会超过200mAh,而大部分应用最多也只有100mAh。为了能让接收机工作更长时间、佩戴方便性和舒适性,要求整个接收机可以在极低的功耗下工作。
目前,市面上已经有了一些产品,但是都存在一些缺点。例如,某些产品虽然可以检测到比较广的范围,但是建立在牺牲功耗的前提下来实现的,经过测试该方案在工作的时候接收前端达到1mA左右,也就是说即便在200mAh的情况下,待机时间不会超过10天。又例如,另一款产品,虽然待机功耗只有几十uA,但是其前端SNR较低,导致边界警示范围只有1m左右,在佩戴者快速移动的情况下,警示的边界很窄甚至不发出警示。
此外,在一些产品中,由于接收前端的非线性,导致在大信号下(接收机靠近发射机时),接收到的编码信号出现错误,从而导致在靠近发射机的时候,接收机响应出现死区。
发明内容
针对现有技术中的不足,本发明要解决的技术问题在于提供了一种低频通信前端架构。本发明使用了全新的架构,使得接收前端以更低的待机功耗,工作更远的距离,并且该接收机有较好的抗饱和特性在靠近发射机的全范围都不会出现死区的现象。
为解决上述技术问题,本发明通过以下方案来实现:本发明的一种低频通信前端架构,包括一选频网络和一开环结构的低噪声放大器,该低噪声放大器与所述选频网络连接,其输出端电连接有低通误差反馈电路,通过该低通误差反馈电路稳定所述低噪声放大器的输出直流偏置点以加大所述低噪声放大器的输出动态范围。
进一步的,该低频通信前端架构还包括:
一高输入阻抗、低输出阻抗的输出缓冲器,该输出缓冲器电连接所述低噪声放大器的输出端,其用于隔离所述低噪声放大器和后电路的多个增益级电路,进而使所述低噪声放大器的增益不受后电路的影响;
多个串联的增益级电路,首个增益级电路电连接于所述输出缓冲器的输出端;
一输出整形电路,电连接于末端的增益级电路,其输出端输出的是数字输出信号。
进一步的,所述选频网络包括并联连接的电感L0和电容C0,其通带的中心频率为:
所述电感L0和电容C0并联后连接所述低噪声放大器;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极,其另一端连接N沟道晶体管Q4的源极和VSS电路,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极相连,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接有一P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接;
所述P沟道晶体管Q1与所述P沟道晶体管Q3的栅极之间的电路节点上、所述P沟道晶体管Q3与所述N沟道晶体管Q4的漏极之间的电路节点上,两个节点之间电连接所述低通误差反馈电路,所述P沟道晶体管Q3与所述N沟道晶体管Q4的漏极之间的电路节点上还连接至放大器A2的正极;
各增益级电路之间的电路节点上,均电连接有用于指示信号大小检幅器电路,所述检幅器电路为第二放大器。
进一步的,所述低通误差反馈电路包括误差放大器A1、电容C1以及电阻R1,所述电阻R1和电容C1的一端均连接在所述误差放大器A1的正极端,电阻R1的另一端连接所述P沟道晶体管Q3的漏极与所述N沟道晶体管Q4的漏极之间的电路节点上,所述电容C1的另一端接地,所述误差放大器A1的输出端连接所述P沟道晶体管Q1与所述P沟道晶体管Q3的栅极之间的电路节点上,其负极端接地;
所述电阻R1和电容C1组成低通滤波器,所述低通误差反馈电路与所述P沟道晶体管Q3形成了负反馈电路,所述低噪声放大器输出Vo1的直流电压与参考电压Vr相等,所述低通误差反馈电路和低噪声放大器的频率传递为:
以该传输函数,所述低通误差反馈电路和低噪声放大器形成的电路是一个排架型滤波器,其零极点分别为:
当R1>>1/(gm,A1N)时,该传递函数呈现高架型滤波器特性,因此,当工作频率高于极点时,该电路的增益达到最大且为一个定值:
Amax=-9m,QxR1;
所述缓冲器为一增益放大器A2,所述放大器A2正极连接所述低噪声放大器的输出端,其输出端连接多个串联的增益级电路;
所述增益级电路包括有第一电阻、第二电阻、第一电容、第二电容以及一第一放大器,所述第一电阻的一端连接所述放大器A2的输出端,其另一端分别连接第一电容和第二电容,第一电容的另一端分别连接有第一放大器的负极和第二电阻的一端,所述第二电阻的另一端连接至所述第一放大器的输出端、第二电容的另一端、检幅器电路的负极端以及下一个增益级电路的电阻的一端。
进一步的,所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极和VSS电路,其另一端连接N沟道晶体管Q4的源极,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极相连,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接有一P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极和所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接。
进一步的,所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其两端分别连接N沟道晶体管Q2和N沟道晶体管Q4的栅极,所述N沟道晶体管Q2的源极与所述N沟道晶体管Q4的源极相连且接入VSS电路,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接有一P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接。
进一步的,所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4、电阻R10、电容C10、电容C11、电阻R11以及一直流电源;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极和VSS电路,其另一端连接N沟道晶体管Q4的源极,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极之间连接有电阻R11,所述电阻R11与所述N沟道晶体管Q4的栅极之间的电路节点上连接有电容C11,所述电容C11的另一端连接VSS电路,
所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有二极管且二极管的正极端连接P沟道晶体管Q1的漏极端,所述N沟道晶体管Q4的漏极连接P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极之间连接有电阻R10,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,电阻R10和所述P沟道晶体管Q3的栅极之间的电路节点上连接有电容C10,电容C10的另一端接入VDD电路;
所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接。
进一步的,所述选频网络包括并联连接的电感L0和电容C0;
所述电感L0和电容C0并联后连接所述低噪声放大器;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4、N沟道晶体管Q5以及电阻R0;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极,其另一端连接N沟道晶体管Q4的源极和VSS电路,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极相连,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接;
所述N沟道晶体管Q5的源极连接VSS电路,其栅极连接所述N沟道晶体管Q4的漏极,其漏极连接一负载和低通误差反馈电路,负载的另一端接入VDD电路。
进一步的,所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其一端连接P沟道晶体管Q3的源极和VSS电路,其另一端连接P沟道晶体管Q1的源极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极相连,所述P沟道晶体管Q1的漏极与所述N沟道晶体管Q2的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接P沟道晶体管Q3的漏极,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极连接,所述N沟道晶体管Q2的源极与所述N沟道晶体管Q4的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接;
所述低通误差反馈电路上的误差放大器A1输出端接在所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极之间的电路节点上,其正极端连接电容C1和电阻R1,电容C1的另一端接地,电阻R1的另一端连接所述P沟道晶体管Q3的漏极与所述N沟道晶体管Q4的漏极之间的电路节点上。
更进一步的,所述P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4分别能够被PNP型三极管Q1、NPN型三极管Q2、PNP型三极管Q3、NPN型三极管Q4替代。
相对于现有技术,本发明的有益效果是:
1.解决了接收前端难以在低功耗下又有远距离警示问题。
2.解决了接收机靠近发射机后出现警示死区的问题。
附图说明
图1为本发明的***架构原理框图。
图2为本发明的***架构的最佳实施例。
图3为本发明的低噪声放大器与选频网络的另一种接法1。
图4为本发明的低噪声放大器与选频网络的另一种接法2。
图5为本发明低噪声放大器与低通误差反馈电路的一种更低噪声的实施例。
图6为本发明两级低噪声放大器与低通误差反馈电路的实施例。
图7为本发明的低噪声放大器在负电源供电情况下的工作原理电路图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,使本发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。显然,本发明所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
此外,下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1:本发明的具体结构如下:
请参照附图1-2,本发明的一种低频通信前端架构,包括一选频网络,还包括一开环结构的低噪声放大器,该低噪声放大器与所述选频网络连接,其输出端电连接有低通误差反馈电路,通过该低通误差反馈电路稳定所述低噪声放大器的输出直流偏置点以加大所述低噪声放大器的输出动态范围。
本实施例的一种优选技术方案:本发明的低频通信前端架构还包括:
一高输入阻抗、低输出阻抗的输出缓冲器,该输出缓冲器电连接所述低噪声放大器的输出端,其用于隔离所述低噪声放大器和后电路的多个增益级电路,进而使所述低噪声放大器的增益不受后电路的影响;
多个串联的增益级电路,首个增益级电路电连接于所述输出缓冲器的输出端。(可选方案:各增益级电路之间的电路节点上,均电连接有检幅器电路,检幅电路为一第二放大器)。
一输出整形电路,电连接于末端的增益级电路,其输出端输出的是数字输出信号。
本实施例的一种优选技术方案:所述选频网络包括并联连接的电感L0和电容C0,其通带的中心频率为:
该频段的信号进入到噪声放大器的输入端,在本例子中输入端为N沟道晶体管Q2的源端。其中P沟道晶体管Q1、N沟道晶体管Q2采用二极管连接,因此P沟道晶体管Q1、N沟道晶体管Q2可以等效为一个远小于R0的电阻。由于N沟道晶体管Q2的等效电阻远小于R0和P沟道晶体管Q1等效电阻之和,根据电阻分压定理可知Vi2几乎跟随Vi变化,Vi2经过放大管N沟道晶体管Q4放大后的信号Vo1给到后级的输出缓冲器。N沟道晶体管Q2除了传递输入信号外,还给N沟道晶体管Q4的栅极提供了直流偏置的电压,同理P沟道晶体管Q1也为P沟道晶体管Q3的栅极提供了,P沟道晶体管Q3、N沟道晶体管Q4分别镜像了P沟道晶体管Q1、P沟道晶体管Q3的直流偏置电流,此处P沟道晶体管Q1、P沟道晶体管Q3和N沟道晶体管Q2、N沟道晶体管Q4的尺寸(场效应晶体管为宽长比,双极型晶体管为面积,后面类似)比例为N,N为大于0的数。P沟道晶体管Q3作为N沟道晶体管Q4的电流源负载,其直流阻抗非常大,再加上制造工艺的问题,一般P沟道晶体管Q3、N沟道晶体管Q4的直流偏置电流不能完全匹配,因此输出Vo1的直流偏置电压点会直接去到电源或者地,放大后的信号会被削顶或削底甚至无法进行放大,这样丢失信号的同时增加了大量谐波,从而导致后级电路发生错误。
所述电感L0和电容C0并联后连接所述低噪声放大器;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极,其另一端连接N沟道晶体管Q4的源极和VSS电路,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极相连,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接有一P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极和所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接;
所述P沟道晶体管Q1与所述P沟道晶体管Q3的栅极之间的电路节点上、所述P沟道晶体管Q3与所述N沟道晶体管Q4的漏极之间的电路节点上,两个节点之间电连接所述低通误差反馈电路,所述P沟道晶体管Q3与所述N沟道晶体管Q4的漏极之间的电路节点上还连接至放大器A2的正极。
本实施例的一种优选技术方案:所述低通误差反馈电路包括误差放大器A1、电容C1以及电阻R1,所述电阻R1和电容C1的一端均连接在所述误差放大器A1的正极端,电阻R1的另一端连接所述P沟道晶体管Q3的漏极与所述N沟道晶体管Q4的漏极之间的电路节点上,所述电容C1的另一端接地,所述误差放大器A1的输出端连接所述P沟道晶体管Q1与所述P沟道晶体管Q3的栅极之间的电路节点上,其负极端接地。
本实施例的一种优选技术方案:所述电阻R1和电容C1组成低通滤波器,所述低通误差反馈电路与所述P沟道晶体管Q3形成了负反馈电路,所述低噪声放大器输出Vo1的直流电压与参考电压Vr相等。为了解决上述问题,引入了低通误差反馈电路,在本实施例中该电路采用电阻R1、电容C1组成的低通滤波器和误差放大器A1来实现,由于低通误差反馈电路和P沟道晶体管Q3形成了负反馈,根据运放正负输入端虚短的原理,因此低噪声放大器输出Vo1的直流电压与参考电压Vr相等,从而稳定了输出偏置电压。通过推导还可得出包含低通误差反馈电路和低噪声放大器的传递为:
以该传输函数,所述低通误差反馈电路和低噪声放大器形成的电路是一个排架型滤波器,其零极点分别为:
当R1>>1/(gm,A1N)时,该传递函数呈现高架型滤波器特性,因此,当工作频率高于极点时,该电路的增益达到最大且为一个定值:
Amax=-9m,,Q4R1。
可见该电路的增益只与N沟道晶体管Q4的跨导和低通滤波器的电阻R1有关,当N沟道晶体管Q4的直流偏置电流和尺寸确定后,通过电阻R1即可控制所需的增益大小。
本实施例的一种优选技术方案:所述缓冲器为一增益放大器A2,所述放大器A2正极连接所述低噪声放大器的输出端,其输出端连接多个串联的增益级电路;
所述增益级电路包括有第一电阻、第二电阻、第一电容、第二电容以及一第一放大器,所述第一电阻的一端连接所述放大器A2的输出端,其另一端分别连接第一电容和第二电容,第一电容的另一端分别连接有第一放大器的负极和第二电阻的一端,所述第二电阻的另一端连接至所述第一放大器的输出端、第二电容的另一端、检幅器电路的负极端以及下一个增益级电路的电阻的一端;
可选电路,此电路可用可不用,不影响其他电路,所述检幅器电路为第二放大器,该第二放大器电连接第一放大器的输出端。
如图1的整体实现方案,以及如图2的最优实施例。如图2、5、6三种低噪声放大器与低通误差反馈电路的实现方式,图2是P沟道晶体管Q1、N沟道晶体管Q2偏置电压直接给到P沟道晶体管Q3、N沟道晶体管Q4栅极,图5是偏置输出增加了低通滤波抑制噪声的实施例,图5是偶数极低噪声放大器采用的一种反馈方式,区别于图2、图5奇数级的反馈方式。低噪声放大器的具体实现方式和与选频网络不同的连接关系,图2~4说明了不同输入连接关系的实施例,图2与图5给出了不同偏置产生的方式,实现方式不但是场效应晶体管,用双极型晶体管等其它放大管都可以实现这些结构。
本实施例中输出缓冲器采用单位增益放大器来实现,以隔离前级输出Vo1和后级输入Vo2,使得后级放大级不会影响到前级的增益,前级低噪声放大器也不会影响到后级的通带特性。信号经过输出缓冲器后被送到了后面的增益级中,在本实施例中采用带增益的带通滤波器作为增益级。采用带限的放大器可以有效地减小噪声,但是成本会因此增加。本实施例中增益级1由电阻R2、电容C2、电阻R3、第二电容(即电容C3)和放大器A3构成的一阶有源带通滤波器,增益级n的结构与此类似,该实施例给出了两级增益级,实际上可以采用的级数根据需求大于1级即可。
在该实施例中还给出了两个迟滞比较器作为输出整形电路兼检幅器的作用,迟滞比较器由电阻R4、电阻R5和放大器A4构成,该迟滞比较器有一定的迟滞窗口,因此在增益级输出的信号很小的时候比较器无输出,若比较器有整形后的数字信号输出时则说明增益级输出信号已经达到迟滞窗口的大小。因此通过放大器A4、放大器A6是否有输出,间接可以获得距离远近的信息。也即放大器A4、放大器A6都有输出则为很近,放大器A4无输出、放大器A6有输出则为距离中等,放大器A4、放大器A6无输出则为很远。通过增加增益级、迟滞比较器这样的单元,即可获得更精确的距离信息。
实施例2:
如图3所示,图3为本发明的低噪声放大器与选频网络的另一种接法1。所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极和VSS电路,其另一端连接N沟道晶体管Q4的源极,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极相连,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接有一P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接。
其后电路的连接与图2的后电路相同。
如图3实施例,该实施例给出了低噪声放大器输入端的另一种选取方法,将选频网络的一端接到N沟道晶体管Q4的源端,也可以像图4实施例,将选频网络接于N沟道晶体管Q2和N沟道晶体管Q4栅极之间,因此选频网络与低噪声放大器的输入端选取可以是多种方式。
实施例3:
如图4所示,图4为本发明的低噪声放大器与选频网络的另一种接法2。
所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其两端分别连接N沟道晶体管Q2和N沟道晶体管Q4的栅极,所述N沟道晶体管Q2的源极与所述N沟道晶体管Q4的源极相连且接入VSS电路,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接有一P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接。
其后电路的连接与图2的后电路相同。
实施例4:
如图5所示,图5为本发明低噪声放大器与低通误差反馈电路的一种更低噪声的实施例。
所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4、电阻R10、电容C10、电容C11、电阻R11以及一直流电源;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极和VSS电路,其另一端连接N沟道晶体管Q4的源极,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极之间连接有电阻R11,所述电阻R11与所述N沟道晶体管Q4的栅极之间的电路节点上连接有电容C11,所述电容C11的另一端连接VSS电路,
所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有二极管且二极管的正极端连接P沟道晶体管Q1的漏极端,所述N沟道晶体管Q4的漏极连接P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极之间连接有电阻R10,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,电阻R10和所述P沟道晶体管Q3的栅极之间的电路节点上连接有电容C10,电容C10的另一端接入VDD电路;
所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接。
实施例5:
图6为本发明两级低噪声放大器与低通误差反馈电路的实施例。
所述选频网络包括并联连接的电感L0和电容C0,
所述电感L0和电容C0并联后连接所述低噪声放大器;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4、N沟道晶体管Q5以及电阻R0;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极,其另一端连接N沟道晶体管Q4的源极和VSS电路,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极相连,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接;
所述N沟道晶体管Q5的源极连接VSS电路,其栅极连接所述N沟道晶体管Q4的漏极,其漏极连接一负载和低通误差反馈电路,负载的另一端接入VDD电路。
在图2~6实例中,P沟道晶体管Q1、N沟道晶体管Q2分别为产生偏置电压的晶体管,他们产生偏置电压可以通过如图2~4及6中通过P沟道晶体管Q1、N沟道晶体管Q2和电阻R0分压的方式产生,也可以采用图5采用电流源在P沟道晶体管Q1、N沟道晶体管Q2形成压降的方式产生。
此外除了将P沟道晶体管Q1、N沟道晶体管Q2产生的偏置电压直接接到P沟道晶体管Q3、N沟道晶体管Q4的栅极上外,还可像图5一样增加由电阻R10、电容C10和电阻R11、电容C11组成的低通滤波器,这样做可以滤出P沟道晶体管Q1、N沟道晶体管Q2、误差放大器A1及参考电压Vr的噪声,从而很大程度的提高了低噪声放大器的信噪比。
图6实例中,为了进一步提高低噪声放大器的增益,可以采用两级结构,但由于反馈的极性发生变化,可以使用图6中电阻R1、电容C1和误差放大器A1连接方式形成的积分器作为低通误差反馈电路来达到目的。
实施例6:
如图7所示,是本发明的另一种接线电路方案,图7为本发明的低噪声放大器在负电源供电情况下的工作原理电路图。
所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其一端连接P沟道晶体管Q3的源极和VSS电路,其另一端连接P沟道晶体管Q1的源极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极相连,所述P沟道晶体管Q1的漏极与所述N沟道晶体管Q2的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接P沟道晶体管Q3的漏极,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极连接,所述N沟道晶体管Q2的源极与所述N沟道晶体管Q4的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接。
所述低通误差反馈电路上的误差放大器A1输出端接在所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极之间的电路节点上,其正极端连接电容C1和电阻R1,电容C1的另一端接地,电阻R1的另一端连接所述P沟道晶体管Q3的漏极与所述N沟道晶体管Q4的漏极之间的电路节点上。
其后电路的连接与图2的后电路相同。
以上所述仅为本发明的优选实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其它相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种低频通信前端架构,包括一选频网络,其特征在于,还包括一开环结构的低噪声放大器,该低噪声放大器与所述选频网络连接,其输出端电连接有低通误差反馈电路,通过该低通误差反馈电路稳定所述低噪声放大器的输出直流偏置点以加大所述低噪声放大器的输出动态范围;
所述低频通信前端架构还包括:
一高输入阻抗、低输出阻抗的输出缓冲器,该输出缓冲器电连接所述低噪声放大器的输出端,其用于隔离所述低噪声放大器和后电路的多个增益级电路,进而使所述低噪声放大器的增益不受后电路的影响;
多个串联的增益级电路,首个增益级电路电连接于所述输出缓冲器的输出端;
一输出整形电路,电连接于末端的增益级电路,其输出端输出的是数字输出信号;
所述选频网络包括并联连接的电感L0和电容C0,其通带的中心频率为:
所述电感L0和电容C0并联后连接所述低噪声放大器;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极,其另一端连接N沟道晶体管Q4的源极和VSS电路,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极相连,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接有一P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极和所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接;
所述P沟道晶体管Q1与所述P沟道晶体管Q3的栅极之间的电路节点上、所述P沟道晶体管Q3与所述N沟道晶体管Q4的漏极之间的电路节点上,两个节点之间电连接所述低通误差反馈电路,所述P沟道晶体管Q3与所述N沟道晶体管Q4的漏极之间的电路节点上还连接至放大器A2的正极;
各增益级电路之间的电路节点上,均电连接有用于指示信号大小检幅器电路,所述检幅器电路为第二放大器。
2.根据权利要求1所述的一种低频通信前端架构,其特征在于,所述低通误差反馈电路包括误差放大器A1、电容C1以及电阻R1,所述电阻R1和电容C1的一端均连接在所述误差放大器A1的正极端,所述电阻R1的另一端连接所述P沟道晶体管Q3的漏极与所述N沟道晶体管Q4的漏极之间的电路节点上,所述电容C1的另一端接地,所述误差放大器A1的输出端连接所述P沟道晶体管Q1与所述P沟道晶体管Q3的栅极之间的电路节点上,其负极端接地;
所述电阻R1和电容C1组成低通滤波器,所述低通误差反馈电路与所述P沟道晶体管Q3形成了负反馈电路,所述低噪声放大器输出Vo1的直流电压与参考电压Vr相等,所述低通误差反馈电路和低噪声放大器形成的电路是一个排架型滤波器;
所述输出缓冲器为一增益放大器A2,所述放大器A2正极连接所述低噪声放大器的输出端,其输出端连接多个串联的增益级电路;
所述增益级电路包括有第一电阻、第二电阻、第一电容、第二电容以及一第一放大器,所述第一电阻的一端连接所述放大器A2的输出端,其另一端分别连接第一电容和第二电容,第一电容的另一端分别连接有第一放大器的负极和第二电阻的一端,所述第二电阻的另一端连接至所述第一放大器的输出端、第二电容的另一端、检幅器电路的负极端以及下一个增益级电路的电阻的一端。
3.根据权利要求1所述的一种低频通信前端架构,其特征在于,所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极和VSS电路,其另一端连接N沟道晶体管Q4的源极,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极相连,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接有一P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接。
4.根据权利要求1所述的一种低频通信前端架构,其特征在于,所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其两端分别连接N沟道晶体管Q2和N沟道晶体管Q4的栅极,所述N沟道晶体管Q2的源极与所述N沟道晶体管Q4的源极相连且接入VSS电路,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接有一P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接。
5.根据权利要求1所述的一种低频通信前端架构,其特征在于,所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4、电阻R10、电容C10、电容C11、电阻R11以及一直流电源;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极和VSS电路,其另一端连接N沟道晶体管Q4的源极,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极之间连接有电阻R11,所述电阻R11与所述N沟道晶体管Q4的栅极之间的电路节点上连接有电容C11,所述电容C11的另一端连接VSS电路;
所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有二极管且二极管的正极端连接P沟道晶体管Q1的漏极端,所述N沟道晶体管Q4的漏极连接P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极之间连接有电阻R10,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,电阻R10和所述P沟道晶体管Q3的栅极之间的电路节点上连接有电容C10,电容C10的另一端接入VDD电路;
所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接。
6.根据权利要求1所述的一种低频通信前端架构,其特征在于,所述选频网络包括并联连接的电感L0和电容C0,
所述电感L0和电容C0并联后连接所述低噪声放大器;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4、N沟道晶体管Q5以及电阻R0;
所述电感L0和电容C0并联后,其一端连接N沟道晶体管Q2的源极,其另一端连接N沟道晶体管Q4的源极和VSS电路,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极相连,所述N沟道晶体管Q2的漏极与所述P沟道晶体管Q1的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接P沟道晶体管Q3的漏极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极连接,所述P沟道晶体管Q1的源极与所述P沟道晶体管Q3的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接;
所述N沟道晶体管Q5的源极连接VSS电路,其栅极连接所述N沟道晶体管Q4的漏极,其漏极连接一负载和低通误差反馈电路,负载的另一端接入VDD电路。
7.根据权利要求1所述的一种低频通信前端架构,其特征在于,所述选频网络包括并联连接的电感L0和电容C0;
所述低噪声放大器包括P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4以及电阻R0;
所述电感L0和电容C0并联后,其一端连接P沟道晶体管Q3的源极和VSS电路,其另一端连接P沟道晶体管Q1的源极,所述P沟道晶体管Q1的栅极与所述P沟道晶体管Q3的栅极相连,所述P沟道晶体管Q1的漏极与所述N沟道晶体管Q2的漏极之间连接有电阻R0,所述N沟道晶体管Q4的漏极连接P沟道晶体管Q3的漏极,所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极连接,所述N沟道晶体管Q2的源极与所述N沟道晶体管Q4的源极相连并接入VDD电路,所述N沟道晶体管Q2的栅极和漏极连接,所述P沟道晶体管Q1的栅极和漏极连接;
所述低通误差反馈电路上的误差放大器A1输出端接在所述N沟道晶体管Q2的栅极与所述N沟道晶体管Q4的栅极之间的电路节点上,其正极端连接电容C1和电阻R1,电容C1的另一端接地,电阻R1的另一端连接所述P沟道晶体管Q3的漏极与所述N沟道晶体管Q4的漏极之间的电路节点上。
8.根据权利要求1-7任意一项所述的一种低频通信前端架构,其特征在于,所述P沟道晶体管Q1、N沟道晶体管Q2、P沟道晶体管Q3、N沟道晶体管Q4分别能够被PNP型三极管Q1、NPN型三极管Q2、PNP型三极管Q3、NPN型三极管Q4替代。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911013110.0A CN110752854B (zh) | 2019-10-23 | 2019-10-23 | 一种低频通信前端架构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911013110.0A CN110752854B (zh) | 2019-10-23 | 2019-10-23 | 一种低频通信前端架构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110752854A CN110752854A (zh) | 2020-02-04 |
CN110752854B true CN110752854B (zh) | 2021-06-29 |
Family
ID=69279615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911013110.0A Active CN110752854B (zh) | 2019-10-23 | 2019-10-23 | 一种低频通信前端架构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110752854B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1770627A (zh) * | 2004-11-05 | 2006-05-10 | 中国科学院半导体研究所 | 自适应型偏置可变增益低噪声放大器的自动反馈控制方法 |
CN101252341A (zh) * | 2008-03-11 | 2008-08-27 | 东南大学 | 宽带低噪声放大器 |
CN102096079A (zh) * | 2009-12-12 | 2011-06-15 | 杭州中科微电子有限公司 | 一种多模式多频段卫星导航接收机射频前端构成方法及其模块 |
CN102394571A (zh) * | 2011-10-28 | 2012-03-28 | 电子科技大学 | 一种片内集成低噪声放大器 |
CN105375890A (zh) * | 2014-08-20 | 2016-03-02 | 中芯国际集成电路制造(上海)有限公司 | 低噪声放大器 |
-
2019
- 2019-10-23 CN CN201911013110.0A patent/CN110752854B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1770627A (zh) * | 2004-11-05 | 2006-05-10 | 中国科学院半导体研究所 | 自适应型偏置可变增益低噪声放大器的自动反馈控制方法 |
CN101252341A (zh) * | 2008-03-11 | 2008-08-27 | 东南大学 | 宽带低噪声放大器 |
CN102096079A (zh) * | 2009-12-12 | 2011-06-15 | 杭州中科微电子有限公司 | 一种多模式多频段卫星导航接收机射频前端构成方法及其模块 |
CN102394571A (zh) * | 2011-10-28 | 2012-03-28 | 电子科技大学 | 一种片内集成低噪声放大器 |
CN105375890A (zh) * | 2014-08-20 | 2016-03-02 | 中芯国际集成电路制造(上海)有限公司 | 低噪声放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN110752854A (zh) | 2020-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9294049B2 (en) | Fast-settling capacitive-coupled amplifiers | |
CN101427461B (zh) | 可编程的低噪声放大器及方法 | |
JP2000517146A (ja) | 2段同相モード制御及び電流ブースト手段を具えるGm―Cセル | |
CN106169914B (zh) | 用于补偿运算放大器的装置及方法 | |
CN101826844B (zh) | 一种功率放大器和基于功率放大器的信号放大方法 | |
CN103490731A (zh) | 一种低噪声无源混频器 | |
US10116262B2 (en) | Front-end amplifier circuits for biomedical electronics | |
CN110752854B (zh) | 一种低频通信前端架构 | |
CN104052440B (zh) | 用于信号丢失检测的装置和方法 | |
CN104991599B (zh) | 具有失调消除功能的光电流监视电路及应用该监视电路的前置放大器 | |
CN103023442B (zh) | 限幅放大器及其方法 | |
CN109100817A (zh) | 一种红外物体检测电路 | |
CN107925823A (zh) | 超低功率超低噪声传声器 | |
US7202746B1 (en) | Multiple-stage operational amplifier and methods and systems utilizing the same | |
US7696789B2 (en) | High-frequency signal detector | |
CN108982953A (zh) | 具有改良准确性的低功率小型峰值检测器 | |
CN112838836A (zh) | 差分解调电路以及接收端电路 | |
US20080191920A1 (en) | Low-voltage drop reference generation circuit for A/D converter | |
US20050195013A1 (en) | Tunable current-mode integrator for low-frequency filters | |
CN111510080A (zh) | 一种集成的微弱电信号滤波放大电路 | |
CN206149483U (zh) | 一种音量调节电路和金融交易设备 | |
CN104280603B (zh) | 功率检测电路 | |
CN205265635U (zh) | 高精度光电流监视电路及基于该电路的前置放大器 | |
CN214337880U (zh) | 差分解调电路以及接收端电路 | |
CN218734313U (zh) | 一种用于光通信的信号丢失检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220721 Address after: 518000 workshop 1103, building 31, Lianchuang Science Park, No. 21, Bulan Road, xialilang community, Nanwan street, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN OMNI INTELLIGENT TECHNOLOGY CO.,LTD. Address before: 650000 Room 501, unit 2, building 2, No.1, Beiping Road, Rende Town, XUNDIAN Hui and Yi Autonomous County, Kunming City, Yunnan Province Patentee before: Zhang Junke |
|
TR01 | Transfer of patent right |