CN101656516A - 一种全差分cmos超宽带低噪声放大器 - Google Patents

Abstract

本发明涉及一种全差分CMOS超宽带低噪声放大器。该低噪声放大器可以应用于3.1～4.8GHz、3.1～10.6GHz的超宽带中，或者900MHz～6GHz的认知无线电射频前端中。它基于共源跨导输入与电阻负反馈结构，由匹配级，放大级、反馈级和负载级组成。其中匹配级使用栅极电感调谐宽带输入阻抗；放大级使用电流复用的共源级NMOS管与PMOS管作为输入端，与它们漏端输出相连接的共栅级NMOS管作为电流跟随器；输入NMOS管栅极与电流跟随器NMOS管漏极之间的NMOS管与电阻构成“电压－电流”型负反馈通路；负载级使用电阻负载。本发明结构简单，占用芯片面积小，增益高，功耗低，能满足宽带通信***射频前端的要求。

Description

一种全差分CMOS超宽带低噪声放大器

技术领域

本发明为射频集成电路领域，具体涉及一种高增益、低噪声和良好输入匹配的全差分低噪声放大器的设计，特别应用于3.1～4.8GHz、3.1～10.6GHz超宽带UWB射频前端或者900MHz～6GHz的认知无线电(SDR)射频前端中。

背景技术

超宽带无线通信技术及认认知无线电技术是当前学术界和工业界的研究热点。特别是UWB作为一种高速而又低功耗的数据通信方式，它有望在无线通信领域得到广泛的应用。超宽带无线通信从实现方式上主要有无载波脉冲超宽带(IR-UWB)、直接序列(DS-UWB)和多带OFDM(MB-OFDM)超宽带三种方式。然而在任何一种实现方式中，射频接收机都需要使用宽带低噪声放大器模块。

低噪声放大器是接收机前端中最关键的模块之一，其作用就是将天线接收到的微弱信号放大并抑制接收机后级电路的噪声。这要求低噪声放大器必须提供足够的增益，同时以保证后级噪声不会对***性能造成过大的影响。低噪声放大器的增益往往与功耗成正比，而对于UWB***而言，低功耗是其基本要求，因此在保证足够增益的情况下如何减小功耗是应用于UWB***中LNA设计的重要难题。另外，与传统的窄带LNA不同，超宽带LNA的带宽高达几个GHz，在整个工作频段内保持良好的输入匹配、增益平坦度及低噪声也是很难达到的性能要求。

传统片内CMOS宽带LNA的实现通常采用如下几种匹配方式：

1)片内LC滤波网络匹配LNA：基于窄带源级电感退化原理，在输入端加入较高阶数的LC无源滤波器以展宽频带，实现输入宽带匹配。由于使用了宽带滤波器，该结构在宽带内有良好的输入匹配及平坦的增益，较优化的噪声性能，但由于该结构LNA使用了大量电感电容，占用很大的芯片面积，特别是差分应用情况下。

2)共栅级输入结构LNA：利用共栅结构提供输入阻抗实部，该阻抗实部在理想情况下为1/g_m，而且通过输入电感电容产生一个谐振点、输出电感电容实现一个谐振点，可以得到2阶输入匹配，因此宽带匹配性能较好。另外，只需要较低的电流就能满足输入垮导需要，可以实现很低的功耗设计。不过该结构LNA本身噪声性能较差，同时单级LNA只能提供有限的增益，会进一步恶化***的噪声性能，如果采用两级结构会占用较大的芯片面积，因此在超宽带***中的应用也很有限。

3)电阻并联负反馈LNA：该结构LNA通过电阻负反馈来拓展放大器的增益带宽，同时获得宽带匹配；该结构可以实现较高的增益，满足宽带输入匹配和相对较好的噪声性能。由于该结构LNA的增益和输入共源级晶体管的跨导成正比，因此宽带且高增益的要求势必导致较高的功耗；另外为了补偿输出节点寄生电容对高频增益的影响，通常负载会使用电感谐振网络来改善电路高频增益响应，负载电感通常较大，占用较大芯片面积。

综上分析，针对CMOS宽带低噪声放大器(特别是应用于超宽带UWB及认知无线电SDR)的设计，如何实现增益、功耗、面积、宽带输入匹配、线性度及稳定性等性能的优化提高，具有非常重要的意义。

发明内容

本发明目的是提供一种全差分CMOS低噪声放大器电路，以克服现有技术存在的不足，提供一种可以应用于超宽带或认知无线电***的接收机前端。该LNA具有较好增益、增益平坦度、噪声系数、输入匹配等性能指标，能够实现低功耗并且只占用较小芯片面积。

为了达到上述目的，本发明的技术方案如下：

一种全差分CMOS宽带低噪声放大器，由匹配级、放大级、反馈级和负载级四个部分组成，其中：

匹配级，用以接收输入信号，使信号源与输入阻抗良好匹配；

放大级，连接于所述匹配级与输出端之间，完成所述匹配级输出电压信号的跨导放大；

负载级，连接于电源与所述输出端之间，用以输出放大信号，为了减小芯片面积，负载级只使用电阻，把电流重新转换成电压信号；

反馈级，连接于所述匹配级与所述输出端之间，同时与匹配级组成匹配网络，与放大级一起获得一定的输入阻抗；同时与负载级、放大级一起保证增益的稳定与增益的带宽。

进一步地，所述匹配网络是由所述匹配级与所述反馈级共同作用组成的；其中所述匹配级为一2阶LC带通滤波网络，实现宽带输入匹配，其由接信号输入端的芯片封装键合线的等效电感L_bonding与ESD PAD的等效电容C_ESD构成匹配级输入，并与芯片内第一隔直电容C₁、串联电感L_g及所述放大级等效输入电容C_in顺次相连。

进一步地，所述反馈级包括：第三NMOS管M₇，其栅极与所述输出端V_out相连，漏极接电源，源极通过第二电流源I₃接地；一反馈R_fC_f并联网络，一端通过芯片内第二隔直电容C₂与所述第三NMOS管M₇源极耦合，另一端接所述串联电感L_g。

进一步地，所述放大级包含：以共栅共漏相连接的第一PMOS管M₃与第一NMOS管M₁对管，是源极放大器，其栅极均与所述匹配级的所述串联电感相连，其中所述第一NMOS管M₁的源极可以直接接地(这种情况需要对M₁进行栅压偏置也可以与对称的另外一支路NMOS管M₂一起连接到尾电流源I₁，实现M₁的交流接地；所述第一PMOS管M₃源极接第一电流源I₂。

进一步地，第二NMOS管M₅，和所述第一PMOS管M₃与第一NMOS管M₁对管的漏极相连接，作为共栅极电流跟随器，其输入阻抗约1/g_m，它一方面可以减小输入对管栅漏电容(米勒等效电容)对电路的影响，另一方面，所述第二NMOS管M₅可以隔离输入和输出级，保证电路有很好的隔离度；其栅极与偏置直流电压相连接，其漏极与所述输出端V_out相连。

在宽带放大器的设计中，在负载极通常习惯使用电感来谐振该点的寄生电容，因为负载端的寄生电容会使高频端增益严重衰减。本电路中，所述负载级，其每一个支路只使用一个电阻，这主要出于两方面的考虑：首先使用负载电感会占用较大的芯片面积；另外，由于寄生电容引起的高频增益衰减可以通过所述串联电感进行补偿，相对负载使用的电感，串联电感L_g要小的多，减小了芯片面积。所述电阻其一端接电源VCC；另一端接所述输出端V_out，与所述第二NMOS管M₅的漏极相连。

本发明所做的突出改进主要体现在如下两方面：

首先针对低功耗和高增益的应用进行了改进。如图4-1为传统的单端共源共栅电阻负反馈放大器的基本结构，电路的增益取决于M_N的跨导g_m和负载阻抗R_L，为了获得高增益，要么增大跨导g_m，意味着电路较大的功耗；要么增大负载阻抗R_L，意味着带宽的降低。同时，这两种方式都不可避免地增大负载电阻R_L上的直流压降，因而限制了单级放大电路的增益，也限制了电路工作于低电源电压下。因此可以如图4-2所示，可以在M_N的漏极注入一定的直流电流I_B1，降低负载电阻上的直流压降而不影响电路的小信号增益。为了进一步利用I_B1，利用电流复用技术，如图4-3所示，可以在该直流通路上加入PMOS管M_P，与输入NMOS管M_N一样，作为共源级放大，提供一定的跨导，在不增大电流的情况下，提高了电路的增益。另外，PMOS管分流了负载电阻的直流电流，提高了输出端的直流电压余度。

另外，使用栅极电感L_g对高频增益进行拓展，同时改善因高频增益下降而恶化的高频输入匹配。如图5所示，相比其他基于电阻负反馈结构的LNA，比如使用漏极负载电感或者源级退化电感，以及综合使用各种电感(如公开发明专利CN101350592A)，本发明只使用了栅极电感栅极，并且电感感值较小，很大程度上减小了芯片面积。从电路增益的角度来看，负反馈放大器高频增益的下降主要是由于输入端寄生电容C_in和输出节点寄生电容CL产生的两个极点引起的。如图6所示为电路小信号简化模型，因此从原理上讲，***与C_in相串联的电感可以改善高频增益的下降，通过Matlab对增益进行分析，图7显示了LNA的增益随栅极电感L_g的变化趋势，可以判定，通过合理选择栅极电感值，可以获得平坦的宽带增益。

本发明由于采用了上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果：本发明LNA结构简单，电路中尽可能的减少了电感的使用，占用芯片面积小；另外采用输入电流复用，降低了功耗，适于低电源电压下工作；同时具有良好的宽带输入匹配、低噪声系数、高增益等性能指标。

附图说明

通过以下对本发明的实施例并结合其附图的描述，可以进一步理解本发明的目的、具体结构特征和优点。其中，附图为：

图1：本发明LNA的结构框图。

图2：本发明LNA等效匹配网络示意图。

图3：本发明LNA放大级基本电路原理图。

图4-1：传统的单端共源共栅电阻负反馈放大器的基本结构示意图。

图4-2：本发明漏极注入直流电流原理图

图4-3：本发明PMOS、NMOS电流复用原理图

图5：本发明突出改进之栅极电感示意图。

图6：本发明LNA小信号简化模型-栅极电感示意图。

图7：栅极电感对高频增益的拓展效果示意图。

图8：本发明LNA反馈级原理图。

图9：本发明具体实施例电路图。

图10：本发明具体实施例电路输入匹配S11仿真结果图。

图11：本发明具体实施例电路增益与噪声系数NF仿真结果图。

图12：本发明具体实施例线性度IIP3仿真结果图。

具体实施方式

下面结合附图进一步描述本发明。

参照图1所示为本发明CMOS超宽带LNA结构框图，由匹配级1，放大级2、反馈级3和负载级4依次连接组成。

参照图2所示，匹配网络是由输入匹配级1与反馈级3共同作用组成，匹配网络本质上是一带通滤波器，实现宽带输入匹配。匹配级1可以看作一个2阶的LC网络。其中Rs为输入信号源的电阻，L_b是芯片引脚的键合线电感，C_PAD是芯片PAD上等效寄生电容，L_g是输入跨导管栅极电感，C_IN是输入跨导管等效输入电容，Z_IN1是从反馈通路看进去的等效输入阻抗，如图6小型号中模型所示。因此如果先忽略栅极电感L_g，可以计算出图6所示的等效输入阻抗：

$Z_{\mathrm{in}}=\frac{1}{s{C}_{\mathrm{in}}}//Z_{\mathrm{in}1}=\frac{1}{s{C}_{\mathrm{in}}}//[\frac{R_f}{1+g_{m1}{R}_L}\·\frac{1+s{R}_L{C}_L}{1+\frac{s{R}_L{C}_L}{1+g_{m1}{R}_L}}]---\left(1\right)$

其中C_in表示输入级相对于地的所有寄生电容，包括跨导管(PMOS和NMOS对管)的C_gs以及部分Miller电容。式(1)表明，LNA输入阻抗可以看作是输入电容C_in和一个复杂的阻抗Z_IN1的并联。在低频时，LNA输入阻抗主要由Z_IN1的低频阻抗决定。从Z_IN1的表达式可以看出，它是由一个直流阻抗和相应的一个零点、一个极点组成的复合阻抗。可以发现输出极点电容C_L对输入阻抗值有很大的影响。Z_IN1的零点位置是1/2πR_LC_L，为了满足较大的增益，R_L的值不可能太小，因此此极点也就在几个GHz处；Z_IN1的极点位置是(1+g_mR_L)/2πR_LC_L，可以看出，该极点在零点的A_V倍处。但整个LNA的输入阻抗要比简单的零点极点复杂的多，因为还要考虑到并联连接的输入电容C_in。出于噪声性能的考虑，输入跨导管通常较大，因此引入较大的寄生电容C_in，该电容会和输入电阻形成另外的一个极点，该极点与Z_IN1的零点相距较近(R_L≈4R_in)，因此输入阻抗会随着频率的增高，经过上述零极点时，会发生剧烈变化，特别是输入阻抗的虚部，会因为输入输出电容的影响，产生较大的容抗，使得输出匹配随着频率的升高而快速恶化。因此，在电路具体实现时要特别注意输出负载电容C_L的大小，对宽带输入匹配有较大的影响。同时可以直观的发现，图6中***的栅极电感对高频的输入匹配有较大的改善。

参照图3，所示为单端放大级基本电路原理图，其中栅极电感L_g对应图2中的电感L_g，输入为PMOS-NMOS对，PMOS和NMOS都是共源级放大。其中M_P的源接一偏置电流源I_B1，通过旁路电容C_B实现源级交流接地；M_N的源端可以直接接地(这种情况需要对M_N进行栅压偏置)，也可以与对称的另外一支路NMOS管一起连接到尾电流源，实现M_N源级交流接地。M_P与M_N的漏端相连并连接到共栅NMOS管M_B的源极，交流小信号通过M_B的漏极到负载级。M_B作为电流跟随器，其输入阻抗约1/g_m，它一方面可以减小输入对管栅漏电容(米勒等效电容)对电路的影响，另一方面，该MOS管可以隔离输入和输出级，保证电路有很好的隔离度。

参照图4-1、4-2、4-3所示，分析了放大级的电流复用与高频增益补偿，针对低功耗和高增益的应用进行了改进。如图4-1为传统的单端共源共栅电阻负反馈放大器的基本结构，电路的增益取决于M_N的跨导g_m和负载阻抗R_L，为了获得高增益，要么增大跨导g_m，意味着电路较大的功耗；要么增大负载阻抗R_L，意味着带宽的降低。同时，这两种方式都不可避免地增大负载电阻R_L上的直流压降，因而限制了单级放大电路的增益，也限制了电路工作于低电源电压下。因此可以如图4-2所示，可以在M_N的漏极注入一定的直流电流I_B1，降低负载电阻上的直流压降而不影响电路的小信号增益。为了进一步利用I_B1，如图4-3所示，可以在该直流通路上加入PMOS管M_P，与输入NMOS管M_N一样，作为共源级放大，提供一定的跨导，在不增大电流的情况下，提高了电路的增益。另外，PMOS管分流了负载电阻的直流电流，提高了输出端的直流电压余度。

参照图5所示，图中使用了栅极电感L_g对高频增益进行拓展，同时改善因高频增益下降而恶化的高频输入匹配。相比其他基于电阻负反馈结构的LNA，比如使用漏极负载电感或者源级退化电感，以及综合使用各种电感(如公开发明专利CN101350592A)，本发明只使用了栅极电感栅极，并且电感感值较小，很大程度上减小了芯片面积。从电路增益的角度来看，负反馈放大器高频增益的下降主要是由于输入端寄生电容C_in和输出节点寄生电容CL产生的两个极点引起的。

如图6所示为电路小信号简化模型，从原理上讲，***与C_in相串联的电感可以改善高频增益的下降，通过图中小信号模型可以得到电压增益：

$A_v\≈\frac{-g_{m1}{R}_L}{1+s\frac{R_L{C}_L+R_L{C}_{\mathrm{in}}}{2}+s^2\frac{L_g{C}_{\mathrm{in}}+R_S{C}_{\mathrm{in}}{R}_L{C}_L}{2}+s^3\frac{L_g{C}_{\mathrm{in}}{R}_L{C}_L}{2}}---\left(2\right)$

图7通过Matlab对增益进行分析，显示了LNA的增益随栅极电感L_g的变化趋势，可以观察栅极电感Lg对高频增益的补偿，因此通过选择合适的栅极电感，可以获得平坦的宽带增益。

参照图8所示，为反馈级原理示意图，主要包括一个NMOS管M_F，一个偏置电流源I_B2，一个反馈电阻R_f，与反馈电阻相并联的电容C_F。M_F的栅极与LNA的输出端相连接，漏端直接连接到电源上，源级与偏置电流源连接，小信号通过并联的反馈电阻R_f和反馈电容C_F连接到LNA的输入端。相比直接使用反馈电阻，***的NMOS管M_F能够改善反馈电阻R_f对负载的影响，从而提高增益及增益带宽，扩展了设计时的灵活性。

下面给出一个具体的实施例：

如图9所示，该实例电路为全差分CMOS LNA在超宽带中的应用，其工作频段为Band1，即3.1～4.8GHz。

电路相关器件参数如下：

R_L＝220Ω；R_f＝330Ω；L_bonding＝1.5nH；L_g＝0.9nH；

C_PAD＝120fF；C₁＝1.2pF；C₂＝1.6pF；C_f＝55fF；

L_M1＝L_M2＝L_M3＝L_M4＝L_M5＝L_M6＝L_M7＝L_M8＝180nm

W_M1＝W_M2＝100um；W_M3＝W_M4＝100um；

W_M5＝W_M6＝80um；W_M7＝W_M8＝12um；

I₁＝9mA；I₂＝3mA；I₃＝0.4mA；

另外电路的输出Buffer使用源跟随器，W＝30um，L＝180nm，电流4.5mA；功率衰减约8.5dB。

电路工作电压1.8V，除去Buffer的核心电路功耗为17.6mW。

如图10、图11、图12所示为该实施例电路仿真结果，电路工作频段3.1～4.8GHz，为了补偿无源器件工艺偏差，电路设计给出了一定的余度。输入匹配S11小于-15dB，增益S21约18.9～19.4dB，噪声系数NF为2.62～2.9dB，线性度IIP3为-7dBm。可以看出，电路具有良好的宽带性能。

最后应说明的是，以上仅用以说明本发明的技术方案而非限制，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围中。

Claims (5)

1.一种全差分CMOS超宽带低噪声放大器，其特征在于，包含有：

匹配级，用以接收输入信号；

放大级，连接于所述匹配级与输出端之间，用以放大所述匹配级的输出信号；

负载级，连接于电源与所述输出端之间，用以输出放大信号；

反馈级，连接于所述匹配级与所述输出端之间，用来依据所述放大级输出的放大信号产生一反馈信号，并将所述反馈信号反馈至所述匹配级。

2.如权利要求1所述的低噪声放大器，其特征在于，所述匹配级为一2阶LC带通滤波网络，其包含：由接信号输入端的芯片封装键合线的等效电感与接地的ESD PAD等效电容构成匹配级输入，并与芯片内第一隔直电容、串联电感及所述放大级等效输入电容顺次连接。

3.如权利要求1所述的低噪声放大器，其特征在于，所述放大级包含：

以共栅共漏相连接的第一PMOS管与第一NMOS管，其栅极均与所述匹配级的所述串联电感相连，其中所述第一NMOS管源极接地或者接尾电流源，其中所述第一PMOS管源极接第一电流源；

第二NMOS管，其源极和所述第一PMOS管与第一NMOS管的漏极相连接，作为共栅极电流跟随器，其栅极与偏置直流电压相连接并通过电容交流接地，其漏极与所述输出端相连。

4.如权利要求1所述的低噪声放大器，其特征在于，所述负载级，只使用一个负载电阻，所述负载电阻其一端接电源，另一端接所述输出端，与所述第二NMOS管的漏极相连。

5.如权利要求1所述的低噪声放大器，其特征在于，所述反馈级包括：

第三NMOS管，其栅极与所述输出端相连，漏极接电源，源极通过第二电流源接地；

并联的电阻与电容，其一端通过芯片内第二隔直电容与所述第三NMOS管源极耦合，另一端接所述第一隔直电容与所述串联电感之间。

Images