CN102386862B - 具有过激励电路的运算放大器及其方法 - Google Patents

具有过激励电路的运算放大器及其方法 Download PDF

Info

Publication number
CN102386862B
CN102386862B CN201110072717.3A CN201110072717A CN102386862B CN 102386862 B CN102386862 B CN 102386862B CN 201110072717 A CN201110072717 A CN 201110072717A CN 102386862 B CN102386862 B CN 102386862B
Authority
CN
China
Prior art keywords
blasting
unit
grid
operational amplifier
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110072717.3A
Other languages
English (en)
Other versions
CN102386862A (zh
Inventor
郑圭荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Megna Zhixin Hybrid Signal Co.,Ltd.
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN102386862A publication Critical patent/CN102386862A/zh
Application granted granted Critical
Publication of CN102386862B publication Critical patent/CN102386862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

提供了一种具有过激励电路的运算放大器及其方法。公开了一种包括过激励电路的运算放大器，当RC延迟时间更大时，所述过激励电路能够通过输出比目标电压更高的电压在操作时间内达到目标电压。运算放大器可包括过激励电路，在过激励电路中可提供第一输入端子、第二输入端子和输出端子，输入电压可被施加到第一输入端子，第二输入端子可连接到输出端子，并且施加到第一输入端子的输入电压可被过激励为具有特定电平以被输出到输出端子，所述运算放大器可包括：第一过激励单元和第二过激励单元，分别在上升沿和下降沿执行过激励操作。

Description

具有过激励电路的运算放大器及其方法
技术领域
接下来的公开涉及一种包括过激励电路的运算放大器，更具体地讲，涉及一种包括过激励电路的运算放大器，所述过激励电路能够当RC延迟时间更大时通过输出比目标电压更高的电压来在操作时间内达到目标电压。
背景技术
通常，具有两个输入端子和一个输出端子的运算放大器是用于放大两个输入端子的电压之间的差的放大器。运算放大器的输入端子被配置为差分放大器，并且由于可通过使用运算放大器来配置用于执行四个基本算术运算的电路，因此在运算符的意义上其被称为“运算放大器”。实际上，运算放大器具有非常高的电压增益和输入阻抗以及非常小的输出阻抗。
图1示出一般运算放大器，图2是运算放大器的时序图。
参照图1和图2，输入电压Vin被施加到运算放大器10的输入端子(+)，并且输入端子(-)连接到输出端子Vout。电阻器Rd和电容器Cd连接到输出端子Vout。当具有特定电平的输入电压Vin被施加到输入端子(+)时，从输出端子Vout输出已经被放大为具有特定电平的输入电压Vin。
运算放大器10可应用于液晶显示器(LCD)的数据驱动芯片，并且在这种情况下，运算放大器10被包括在数据驱动芯片的输出端子中。在数据驱动芯片中，运算放大器10被用作将输入电压输出到数据线的模拟缓冲器，并在这种情况下，考虑到等同电路，数据线包括高负载(例如，电阻器Rd和电容器Cd)。
这样进行设计：运算放大器的电压具有足够高的转换速率(slewrate)以允许电容器的输出端子Cout的电压在操作时间T内达到目标电压Vt。这里，转换速率是表示输出电压相对于输入电压增加多快的温度计，也被称为输出电压的“增加率”。
然而，在这种情况下，当由于连接到运算放大器的输出端子的电阻器Rd和电容器Cd的值大，故RC延迟时间相对大而操作时间T相对小时，不论运算放大器的转换速率多快，RC延迟时间都很大，因此在确定的操作时间T内输出端子Cout的电压不能达到目标电压Vt。
发明内容
在一个总体方面，提供一种运算放大器，包括过激励电路，过激励电路包括第一输入端子、第二输入端子和输出端子，输入电压被施加到第一输入端子，第二输入端子连接到输出端子，施加到第一输入端子的输入电压被过激励以具有特定电平以被输出到输出端子，所述运算放大器包括：第一过激励单元和第二过激励单元，被配置以分别在上升沿和下降沿执行过激励操作。
运算放大器可包括：第一级单元，包括第一输入端子、第二输入端子和输出端子，第一级单元被配置以提供第一偏置电流；第一过激励单元，连接到第一级单元，第一过激励单元被配置以提供用于在上升沿执行过激励操作的补偿电流；第二过激励单元，连接到第一级单元，第二过激励单元被配置以提供用于在下降沿执行过激励操作的补偿电流；缓冲器单元，连接到第一过激励单元和第二过激励单元，缓冲器单元被配置以提供输出电压。
在运算放大器中，第一级单元可包括：第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管，第一PMOS晶体管包括：栅极，连接到输入端子；源极；连接到第一电流源；漏极，连接到第一节点；第二PMOS晶体管包括：栅极，连接到输出端子；源极，连接到第一电流源；漏极，连接到第二节点；第一NMOS晶体管包括：栅极，连接到输入端子；源极，连接到第二电流源；漏极，连接到第三节点；第二NMOS晶体管包括：栅极，连接到输出端子；源极，连接到第二电流源；漏极，连接到第四节点。
在运算放大器中，第一过激励单元可包括：第三PMOS晶体管和第四PMOS晶体管，第三PMOS晶体管包括：栅极，被施加第一偏置电压；源极，被施加驱动电压；漏极，连接到第五节点；第四PMOS晶体管包括：栅极，连接到第六节点；源极，连接到第五节点；漏极，连接到第四节点。
在运算放大器中，第一过激励单元可包括第一开关，第一开关包括：连接到第四PMOS晶体管的漏极的一端；连接到第四节点的另一端。
在运算放大器中，响应于第一开关接通，运算放大器可被配置以在下降沿执行过激励操作。
在运算放大器中，第二过激励单元可包括：第三NMOS晶体管和第四NMOS晶体管，第三NMOS晶体管包括：栅极，连接到第七节点；源极，连接到第八节点；漏极，连接到第二节点；第四NMOS晶体管包括：栅极，被施加第二偏置电压；源极，连接到地电压；漏极，连接到第八节点。
在运算放大器中，第二过激励单元可包括第二开关，第二开关包括：连接到第二节点的一端；连接到第三NMOS晶体管的漏极的另一端。
在运算放大器中，响应于第二开关接通，运算放大器可被配置以在下降沿执行过激励操作。
在运算放大器中，缓冲器单元可包括CMOS型晶体管。
在运算放大器中，缓冲器单元可包括：第五PMOS晶体管和第五NMOS晶体管，第五PMOS晶体管包括：栅极，连接到第六节点；源极，被施加驱动电压；漏极，连接到输出端子；第五NMOS晶体管包括：栅极，连接到第七节点；源极，连接到地电压；漏极，连接到输出端子。
在运算放大器中，缓冲器单元可包括NMOS型晶体管。
在运算放大器中，缓冲器单元可包括：第六NMOS晶体管和第七NMOS晶体管，第六NMOS晶体管包括：栅极，连接到第六节点；漏极，被施加驱动电压；源极，连接到输出端子；第七NMOS晶体管包括：栅极，连接到第七节点；源极，连接到地电压；漏极，连接到输出端子。
运算放大器可还包括：电压检测单元，位于缓冲器单元和第一过激励单元之间，电压检测单元被配置以操作第一过激励单元。
在运算放大器中，电压检测单元可包括：第六PMOS晶体管和第八NMOS晶体管，第六PMOS晶体管包括：栅极，被施加第三偏置电压；源极，被施加驱动电压；漏极，连接到第四PMOS晶体管的栅极；第八NMOS晶体管包括：栅极，连接到第六节点；源极，连接到输出端子；漏极，连接到第四PMOS晶体管的栅极。
在运算放大器中，响应于缓冲器单元包括NMOS型晶体管，第一过激励单元可还被配置为这样操作：运算放大器被配置以在上升沿执行过激励操作。
在运算放大器中，缓冲器单元可包括PMOS型晶体管。
在运算放大器中，缓冲器单元包括：第七PMOS晶体管和第八PMOS晶体管，第七PMOS晶体管包括：栅极，连接到第六节点；源极，被施加驱动电压；漏极，连接到输出端子；第八PMOS晶体管包括：栅极，连接到第七节点；漏极，连接到地电压；源极，连接到输出端子。
运算放大器可还包括：电压检测单元，位于缓冲器单元和第二过激励单元之间，电压检测单元被配置以操作第二过激励单元。
在运算放大器中，电压检测单元可包括：第九PMOS晶体管和第九NMOS晶体管，第九PMOS晶体管包括：栅极，连接到第七节点；源极，连接到输出端子；漏极，连接到第三NMOS晶体管的栅极；第九NMOS晶体管包括：栅极，被施加第四偏置电压；源极，被施加地电压；漏极，连接到第三NMOS晶体管的栅极。
在运算放大器中，响应于缓冲器单元包括PMOS型晶体管，第二过激励单元可还被配置为这样操作：运算放大器被配置以在下降沿执行过激励操作。
在另一总体方面中，提供了一种运算放大器，包括过激励电路，过激励电路包括：第一输入端子，配置以接收输入电压；第二输入端子，配置以接收输入电压；输出端子，第二输入端子连接到输出端子，施加到第一输入端子的输入电压被过激励为具有特定电平以被输出到输出端子；第一过激励单元，配置以在上升沿执行过激励操作；第二过激励单元，配置以在下降沿执行过激励操作。
在另一总体方面中，提供了一种运算放大器的方法，所述运算放大器包括过激励电路，过激励电路包括第一输入端子、第二输入端子和输出端子，输入电压被施加到第一输入端子，第二输入端子连接到输出端子，施加到第一输入端子的输入电压被过激励为具有特定电平以被输出到输出端子，所述方法包括：采用第一过激励单元和第二过激励单元以分别在上升沿和下降沿执行过激励操作。
所述方法可还包括：采用包括第一输入端子、第二输入端子和输出端子的第一级单元提供第一偏置电流；采用连接到第一级单元的第一过激励单元提供用于在上升沿执行过激励操作的补偿电流；采用连接到第一级单元的第二过激励单元提供用于在下降沿执行过激励操作的补偿电流；采用连接到第一过激励单元和第二过激励单元的缓冲器单元提供输出电压。
所述方法可还包括：响应于包括在第一过激励单元中的第一开关接通，在上升沿执行过激励操作。
所述方法可还包括：响应于包括在第二过激励单元中的第二开关接通，在下降沿执行过激励操作。
在所述方法中，缓冲器单元可包括CMOS型晶体管。
在所述方法中，缓冲器单元可包括NMOS型晶体管。
所述方法可还包括：采用位于缓冲器单元和第一过激励单元之间的电压检测单元操作第一过激励单元。
所述方法可还包括：响应于缓冲器单元包括NMOS型晶体管，操作第一过激励单元，从而所述方法还包括：在上升沿执行过激励操作。
在所述方法中，缓冲器单元可包括PMOS型晶体管。
所述方法可还包括：采用位于缓冲器单元和第二过激励单元之间的电压检测单元来操作第二过激励单元。
所述方法可还包括：响应于缓冲器单元包括PMOS型晶体管，操作第二过激励单元，从而所述方法还包括：在下降沿执行过激励操作。
通过下面的详细描述、附图和权利要求，其他特征和方面可以是清楚的。
附图说明
图1示出一般运算放大器。
图2是运算放大器的时序图。
图3是根据示例实施例的包括过激励电路的运算放大器的电路图。
图4是根据示例实施例的包括过激励电路的运算放大器的操作的时序图。
图5是根据另一示例实施例的包括过激励电路的运算放大器的电路图。
图6是根据另一示例实施例的包括过激励电路的运算放大器的操作的时序图。
图7是根据另一示例实施例的包括过激励电路的运算放大器的电路图。
图8是显示根据另一示例实施例的包括过激励电路的运算放大器的操作的时序图。
在整个附图和详细描述中，除非另有说明，相同的附图标号应被理解为指示相同元件、特征和结构。为了清楚、例证和方便可放大这些元件的相对大小和描绘。
具体实施方式
提供接下来的详细描述来帮助读者获得对这里描述的方法、设备和/或***的全面理解。因此，将向本领域普通技术人员来建议这里描述的***、设备和/或方法的各种改变、修改和等同物。这里描述的处理步骤和/或操作的进程是示例；然而，除必须以特定顺序发生的步骤和/或操作以外，步骤和/或操作的顺序不限于这里所阐述的，并且可如在本领域公知的，步骤和/或操作的顺序可改变。此外，为了增加清楚和简洁，可省略对公知功能和构造的描述。
图3是根据示例实施例的包括过激励电路的运算放大器的电路图；图4是根据示例实施例的显示包括过激励电路的运算放大器的操作的时序图。
参照图3，根据示例实施例的包括过激励电路的运算放大器1000可包括第一级单元100、第一过激励单元200、第二过激励单元300、第二级单元400和缓冲器单元500。
第一级单元100可包括两个输入端子和一个输出端子，并且可提供偏置电流。此外，第一级单元100可包括PMOS(或者p型)晶体管P11和P12、NMOS(或n型)晶体管N11和N12以及电流源I1和I2。
输入电压Vin可施加到PMOS晶体管P11的栅极和NMOS晶体管N11的栅极。PMOS晶体管P12的栅极和NMOS晶体管N12的栅极可连接到输出电压Vout。
例如，PMOS晶体管P11的漏极可连接到节点N9，PMOS晶体管P12的漏极可连接到节点N10。NMOS晶体管N11的漏极可连接到节点N5，NMOS晶体管N12的漏极可连接到节点N6。节点N5和第二级电路400之间的节点是节点N3。电流I11流入节点N3，电流I13从节点N3流出。节点N9和第二级电路400之间的节点是节点N7。电流I23流入节点N7，电流I21从节点N7流出。
电流源I1可连接到PMOS晶体管P11和P12的源极，电流I2可连接到NMOS晶体管N11和N12的源极。
第一过激励单元200可连接到第一级单元100，并且可在上升沿提供用于过激励操作的补偿电流Irod。此外，第一过激励单元200可包括PMOS晶体管P13和P14以及开关SW1。
偏置电压Vbp可施加到PMOS晶体管P13的栅极，并且驱动电压Vdd可施加到PMOS晶体管P13的源极。PMOS晶体管P14的栅极可连接到节点N1，并且PMOS晶体管P14的源极可在节点N105连接到PMOS晶体管P13的漏极。开关SW1的一端可连接到PMOS晶体管P14的漏极，其另一端可连接到节点N4。电流I12流入节点N4，电流I14从节点N4流出。
例如，开关SW1可确定运算放大器的模式。响应于开关SW1接通，运算放大器可操作在过激励模式。响应于开关SW1断开，运算放大器可操作在正常模式。在一个示例中，运算放大器可在上升沿作为过激励电路操作，在上升沿，电压从低电平改变为高电平。
第二过激励单元300可连接到第一级单元100，并且可在下降沿提供用于过激励操作的补偿电流Ifod。此外，第二过激励单元300可包括NMOS晶体管N13和N14以及开关SW2。
NMOS晶体管N13的栅极可连接到节点N2，NMOS晶体管N13的漏极可连接到开关SW2的一端，NMOS晶体管N13的源极可在节点N106连接到NMOS晶体管N14的漏极。偏置电压Vbn可施加到NMOS晶体管N14的栅极，NMOS晶体管N14的源极可连接到地电压GND。开关SW2的一端可连接到NMOS晶体管N13的漏极，开关SW2的另一端可连接到节点N8。电流I24流入节点N8，电流I22流出节点N8。
例如，开关SW2可确定运算放大器的模式。响应于开关SW2接通，运算放大器可操作在过激励模式。响应于开关SW2断开，运算放大器可操作在正常模式。在一个示例中，运算放大器可在下降沿作为过激励电路操作，在下降沿，电压从高电平改变为低电平。
第二级单元400可根据电路设计者来改变。例如，第二级单元400可被设计为电路，诸如共源极放大器。
缓冲器单元500可连接到第一过激励单元200和第二过激励单元300，并且可提供输出电压Vout。缓冲器单元500可形成为包括PMOS晶体管P15和NMOS晶体管N15的CMOS型晶体管。
PMOS晶体管P15的栅极可连接到节点N1，驱动电压Vdd可施加到PMOS晶体管P15的源极，并且PMOS晶体管P15的漏极可连接到运算放大器1000的输出端子。NMOS晶体管N15的栅极可连接到节点N2，NMOS晶体管N15的漏极可连接到运算放大器的输出端子，并且NMOS晶体管N15的源极可连接到地电压GND。
例如，由于可在图4的上升沿输出与输入电压Vin相比过激励的输出电压Vout，因此缓冲器单元500的PMOS晶体管P15可被设计为大于第一过激励单元200的PMOS晶体管P14的宽度。
此外，由于可在图4的下降沿输出与输入电压Vin相比过激励的输出电压Vout，因此缓冲器单元500的NMOS晶体管N15可设计为大于第二过激励单元300的NMOS晶体管N13的宽度。
现在将参照图3和图4来描述包括过激励电路的运算放大器的上升沿过激励操作。
参照图3和图4，根据示例实施例的包括过激励电路的运算放大器1000可输出已经通过运算放大器1000被过激励以具有特定电平的输出电压VoutVout。例如，假设第一过激励单元200的开关SW1接通，则运算放大器1000可在上升沿操作在过激励模式。此时，第二过激励单元300可不操作。
图4中的区间“A”指示运算放大器可在上升沿操作在过激励模式的区间(或时间周期)。响应于运算放大器在上升沿操作在过激励模式，输入电压Vin可以以稳定的状态逐渐增加。此时，低电平电压可被施加到缓冲器单元500的PMOS晶体管P15的栅极，以驱动高负载(例如，连接到输出端子的RC电路)，从而PMOS晶体管P15可导通。例如，由于PMOS晶体管P14的栅极连接到节点N1，低电平电压可被施加到连接到节点N1的PMOS晶体管P14的栅极，导通PMOS晶体管P14。
当假设以具有特定电平的偏置电压Vbp被施加到PMOS晶体管P13的栅极时，PMOS晶体管P13可导通以产生向前方向的补偿电流Irod。在一个示例中，补偿电流Irod可通过开关SW1流到节点N4。
例如，假设流到节点N3的电流是I11，流到节点N4的电流是I12，流到节点N5的电流是I13并且流到节点N6的电流是I14；可建立下面显示的等式1和等式2。在一个示例中，由于与输入电压Vin相比过激励的输出电压Vout将被输出到输出端子，等式1和等式2应该相等。
[等式1]
I13＝I11
[等式2]
I14＝I12+Irod
例如，假设流到第一级单元100的电流I11和I12在稳定状态下应该相等。因此，当补偿电流Irod可流过开关SW1到达节点N4时，可获得下面显示的等式3。在一个示例中，补偿电流Irod可在向前方向上流动并且具有正(+)值。
[等式3]
I14＝I13+Irod
因此，由等式3表示的I13+Irod的电流I14可流到N6，从而如图4所示与输入电压Vin相比已经被“b”过激励的输出电压Vout可输出到输出端子。图4中的区间“B”指示运算放大器可操作在稳定状态的区间(或时间周期)。响应于运算放大器操作在稳定状态，第一过激励单元200的开关SW1可断开，释放过激励模式。响应于连接到运算放大器的输出端子的电容器的输出端子Cout的电压接近于目标电压Vt(例如，“a”)，节点N1的电压可被增加，PMOS晶体管P14可逐渐截止，并且补偿电流Irod可变小，从而减小从输出端子输出的过激励电压。
响应于连接到运算放大器的输出端子的电容器的输出端子Cout的电压到达目标电压Vt(例如，“a”)，节点N1的电压可变为等于目标电压Vt，PMOS晶体管P14可完全截止，并且补偿电流Irod可不流动。因此，从输出端子输出的电压可变为等于输入电压Vin。
现在将参照图3和图4来描述包括过激励电路的运算放大器的下降沿过激励操作。
如图3和图4所示，对于根据示例实施例的包括过激励电路的运算放大器，响应于输入电压Vin输入到运算放大器，可输出已经被过激励以具有特定电平的输出电压Vout。例如，假设第二过激励单元300的开关SW2接通，运算放大器可在下降沿操作在过激励模式。此时，第一过激励单元200可不操作。
图4中的区间“C”指示运算放大器可在下降沿操作在过激励模式的区间(或时间周期)。响应于运算放大器在下降沿操作在过激励模式，输入电压Vin可在稳定状态下逐渐减小。此时，高电平电压可施加到缓冲器单元500的NMOS晶体管N15的栅极，以驱动高负载(例如，连接到输出端子的RC电路)，从而NMOS晶体管N15可导通。例如，由于NMOS晶体管N13的栅极可连接到节点N2，高电平电压可施加到连接到节点N2的NMOS晶体管N13的栅极，导通NMOS晶体管N13。
当假设具有特定电平的偏置电压Vbn被施加到NMOS晶体管N14的栅极时，NMOS晶体管N14可导通以产生向后方向的补偿电流Ifod。在一个示例中，补偿电流Ifod可通过NMOS晶体管N14流到地电压GND。
例如，假设流到节点N7的电流是I21，流到节点N8的电流是I22，流到节点N9的电流是I23，并且流到节点N10的电流是I24；可建立下面显示的等式(4)和等式(5)。在一个示例中，由于与输入电压Vin相比过激励的输出电压Vout可输出到输出端子，因此等式(4)和等式(5)应该相等。
[等式4]
I23＝I21
[等式5]
I24＝I22+Ifod
例如，假设流到第一级单元100的电流I21和I22在稳定状态下应该相等。由于补偿电流Ifod可流过NMOS晶体管N14到达地电压GND，因此可获得下面显示的等式6。在一个示例中，补偿电流Ifod可在向前方向上流动，并且可具有负(-)值。
[等式6]
I24＝I23+Ifod
因此，由等式6表示的I23+Ifod的电流I24可流到节点N10，从而如图4所示与输入电压Vin相比已经被“d”过激励的输出电压Vout可输出到输出端子。
图4中的区间“D”指示运算放大器可操作在稳定状态的区间(或时间周期)。响应于运算放大器操作在稳定状态，第二过激励单元300的开关SW2可断开，释放过激励模式。响应于连接到运算放大器的输出端子的电容器的输出端子Cout的电压接近目标电压Vt(例如“c”)，节点N2的电压可减小，NMOS晶体管N13可逐渐截止，并且补偿电流Ifod可变小，因此减小从输出端子输出的过激励电压。
响应于连接到运算放大器的输出端子的电容器的输出端子Cout的电压达到目标电压Vt(例如，“c”)，节点N2的电压可变为等于目标电压Vt，NMOS晶体管N13可完全截止，并且补偿电流Ifod可不流动。因此，从输出端子输出的电压可变为等于输入电压Vin。
图5是根据另一示例实施例的包括过激励电路的运算放大器的电路图，图6是显示根据另一示例实施例的包括过激励电路的运算放大器的操作的时序图。
参照图5，根据示例实施例的包括过激励电路的运算放大器1010包括第一级单元100、第一过激励单元200、第二过激励单元300、第二级单元400、缓冲器单元510和电压检测单元610。
例如，第一级单元100、第一过激励单元200、第二过激励单元300和第二级单元400可具有与先前示例实施例中的第一级单元100、第一过激励单元200、第二过激励单元300和第二级单元400相同的配置。
缓冲器单元510可形成为包括NMOS晶体管N15和NMOS晶体管N16的NMOS型晶体管。
例如，由于NMOS晶体管N16被使用在图3的示例中的PMOS晶体管P15的位置，因此用于检测第一过激励单元200和缓冲器单元510之间的电压的电压检测单元610可被使用。
电压检测单元610可位于第一过激励单元200和缓冲器510之间，并且可包括PMOS晶体管P16和NMOS晶体管N17。
偏置电压Vbp’可被施加到PMOS晶体管P16的栅极，驱动电压Vdd可被施加到PMOS晶体管P16的源极，并且PMOS晶体管P16的漏极可连接到节点N110。NMOS晶体管N17的栅极可连接到节点N1，NMOS晶体管N17的漏极可连接到节点N110，并且NMOS晶体管N17的源极可连接到运算放大器1010的输出端子。
现在将参照图5和图6来描述包括过激励电路的运算放大器的上升沿过激励操作。
图6中的区间“A”是运算放大器可在上升沿操作在过激励模式的区间(或时间周期)。响应于运算放大器在上升沿操作在过激励模式，输入电压Vin可以以稳定的状态逐渐增加。在一个示例中，为了驱动高负载(例如，连接到输出端子的RC电路)高电平电压可被施加到缓冲器单元510的NMOS晶体管N16的栅极以导通NMOS晶体管N16，并且节点N1的电压可具有高电平，从而连接到节点N1的NMOS晶体管N17也可被导通。
当假设每个均以具有特定电平的偏置电压Vbp和Vbp’被施加到第一过激励单元200的PMOS晶体管P13的栅极和电压检测单元610的PMOS晶体管P16的栅极时，PMOS晶体管P13和P16可被导通，从而节点N110的电压可从驱动电压Vdd降到输出电压Vout，并且连接到节点N110的PMOS晶体管P14可被导通以产生向前方向上的补偿电流Irod。随后，补偿电流Irod可流到节点N4。因此，由等式3表示的I13+Irod的电流I14可流到节点N6，从而如图6所示与输入电压Vin相比已经被“b”过激励的输出电压Vout可被输出到输出端子。
图6中的区间“B”是运算放大器可操作在稳定状态的区间(或时间周期)。响应于运算放大器操作在稳定状态，第一过激励单元200的开关SW1可断开以释放过激励模式。响应于连接到运算放大器的输出端子的电容器的输出端子Cout的电压变为接近于目标电压Vt(诸如“a”)，节点N110的电压可增加，PMOS晶体管P14可逐渐截止，并且补偿电流Irod可减小，从而从输出端子输出的过激励电压可被减小。
响应于连接到运算放大器的输出端子的电容器的输出端子Cout的电压达到目标电压Vt(诸如，“a”)，节点N110的电压可等于目标电压Vt，PMOS晶体管P14可完全截止，并且补偿电流Irod可不流动，从而从输出端子输出的电压可等于输入电压Vin。
例如，图5的包括过激励电路的运算放大器的下降沿过激励操作和稳定状态操作可与图3的包括过激励电路的运算放大器的下降沿过激励操作和稳定状态操作相同。
图7是根据本发明另一示例实施例的包括过激励电路的运算放大器的电路图，图8是显示根据本发明另一示例实施例的包括过激励电路的运算放大器的操作的时序图。
参照图7，根据另一示例实施例的包括过激励电路的放大器1020可包括第一级单元100、第一过激励单元200、第二过激励单元300、第二级单元400、缓冲器单元520和电压检测单元620。
例如，第一级单元100、第一过激励单元200、第二过激励单元300和第二级单元400可具有与图3的第一级单元100、第一过激励单元200、第二过激励单元300和第二级单元400相同的配置。
缓冲器单元520可形成为包括PMOS晶体管P15和PMOS晶体管P18的PMOS型晶体管。例如，PMOS晶体管P18可被使用，来代替图3的NMOS晶体管N15，从而用于检测第二过激励单元300和缓冲器单元520之间的电压的电路可被使用。
电压检测单元620可位于第二过激励单元300和缓冲器单元520之间，并且可包括PMOS晶体管P17和NMOS晶体管N18。
PMOS晶体管P17的栅极可连接到节点N2，PMOS晶体管P17的源极可连接到运算放大器的输出端子，并且PMOS晶体管P17的漏极可连接到节点N120。偏置电压Vbn’可施加到NMOS晶体管N18的栅极，NMOS晶体管N18的漏极可连接到节点N120，并且NMOS晶体管N18的源极可连接到地电压GND。
例如，图7的包括过激励电路的运算放大器的下降沿过激励操作和稳定状态操作可以与图3的包括过激励电路的运算放大器的下降沿过激励操作和稳定状态操作相同。
现在将参照图7和图8来描述包括过激励电路的运算放大器的下降沿过激励操作。
参照图7和图8，根据另一示例实施例的包括过激励电路的运算放大器可输出当输入电压Vin通过运算放大器已经被过激励以具有特定电平时而获得的输出电压Vout。例如，当假设第二过激励单元300的开关SW2接通时，运算放大器可在下降沿操作在过激励模式。在一个示例中，第一过激励单元200可不操作。
图8中的区间“C”指示运算放大器可在下降沿操作在过激励模式的区间(或时间周期)。响应于运算放大器在下降沿操作在过激励模式，输入电压Vin可以以稳定状态逐渐减小。此时，低电平电压可被施加到缓冲器单元520的PMOS晶体管P18的栅极，以驱动高负载(诸如，连接到输出端子的RC电路)，从而PMOS晶体管P18可被导通。例如，由于PMOS晶体管P17的栅极可连接到节点N2，因此低电平电压可施加到连接到节点N2的PMOS晶体管P17的栅极，导通PMOS晶体管P17。
当假设每个均具有特定电平的偏置电压Vbn和Vbn’分别被施加到第二过激励单元的NMOS晶体管N14的栅极和电压检测单元620的NMOS晶体管N18的栅极时，NMOS晶体管N14和N18可被导通，从而节点N120的电压可从地电压GND增加到输出电压Vout，并且连接到节点N120的NMOS晶体管N13可被导通，产生相反方向的补偿电流Ifod。随后，补偿电流Ifod可通过NMOS晶体管N14流到地电压GND。
因此，由等式6表示的电流I24＝I23+Ifod可流到节点N10，从而如图8所示，与输入电压Vin相比已经由“d”过激励的输出电压Vout可被输出到输出端子。
图8中的区间“D”指示运算放大器可操作在稳定状态下的区间(或时间周期)。响应于运算放大器操作在稳定状态，第二过激励单元300的开关SW2可被断开，释放过激励模式。响应于连接到运算放大器的输出端子的电容器的输出端子Cout的电压接近目标电压Vt(诸如，“c”)，节点N120的电压可减小，NMOS晶体管N13可逐渐截止，并且补偿电流Ifod可变小，因此减小从输出端子输出的过激励电压。
响应于连接到运算放大器的输出端子的电容器的输出端子Cout的电压达到目标电压Vt(诸如，“c”)，节点N120的电压可变为等于目标电压Vt，NMOS晶体管N13可完全截止，并且补偿电流Ifod可不流动。因此，从输出端子输出的电压可变为等于输入电压Vin。
如上所述，根据示例实施例的运算放大器可将过激励电路包括在其中，以输出作为已经被过激励以具有特定电平的电压的输入电压，减小由于连接到输出端子的高负载而产生的RC延迟。因此，输出电压可在预定操作时间内达到目标电压，因此运算放大器可被设计为具有高转换速率。
以上已经描述了多个示例。然而，将理解可进行各种修改。例如，如果以不同的顺序执行描述的技术和/或如果以不同的方式组合描述的***、架构、装置或电路中的部件和/或由其他组件或它们的等同物来替代或补充，可实现合适的结果。作为示例，PMOS(p型)晶体管和NMOS(n型)晶体管可以与相应调整的其他电路交换。因此，其他实现在权利要求的范围内。

Claims (31)

1.一种运算放大器，包括：
第一输入端子、第二输入端子和输出端子，输入电压被施加到第一输入端子，第二输入端子连接到输出端子，施加到第一输入端子的输入电压被过激励以具有特定电平以被输出到输出端子：
第一过激励单元和第二过激励单元，被配置以分别在上升沿和下降沿执行过激励操作；
第一级单元，包括第一输入端子、第二输入端子和输出端子，第一级单元被配置以提供第一偏置电流；
第一过激励单元，连接到第一级单元，第一过激励单元被配置以提供用于在上升沿执行过激励操作的补偿电流；
第二过激励单元，连接到第一级单元，第二过激励单元被配置以提供用于在下降沿执行过激励操作的补偿电流。
2.如权利要求1所述的运算放大器，还包括：
缓冲器单元，连接到第一过激励单元和第二过激励单元，缓冲器单元被配置以提供输出电压。
3.如权利要求2所述的运算放大器，其中，第一级单元包括：
第一PMOS晶体管，包括：栅极，连接到输入端子；源极；连接到第一电流源；漏极，连接到第一节点；
第二PMOS晶体管，包括：栅极，连接到输出端子；源极，连接到第一电流源；漏极，连接到第二节点；
第一NMOS晶体管，包括：栅极，连接到输入端子；源极，连接到第二电流源；漏极，连接到第三节点；
第二NMOS晶体管，包括：栅极，连接到输出端子；源极，连接到第二电流源；漏极，连接到第四节点。
4.如权利要求1所述的运算放大器，其中，第一过激励单元包括：
第三PMOS晶体管，包括：栅极，被施加第一偏置电压；源极，被施加驱动电压；漏极，连接到第五节点；
第四PMOS晶体管，包括：栅极，连接到第六节点；源极，连接到第五节点；漏极，连接到第四节点。
5.如权利要求4所述的运算放大器，其中，第一过激励单元包括第一开关，第一开关包括：
连接到第四PMOS晶体管的漏极的一端；
连接到第四节点的另一端。
6.如权利要求5所述的运算放大器，其中，响应于第一开关接通，运算放大器被配置以在上升沿执行过激励操作。
7.如权利要求1所述的运算放大器，其中，第二过激励单元包括：
第三NMOS晶体管，包括：栅极，连接到第七节点；源极，连接到第八节点；漏极，连接到第二节点；
第四NMOS晶体管，包括：栅极，被施加第二偏置电压；源极，连接到地电压；漏极，连接到第八节点。
8.如权利要求7所述的运算放大器，其中，第二过激励单元包括第二开关，第二开关包括：
连接到第二节点的一端；
连接到第三NMOS晶体管的漏极的另一端。
9.如权利要求8所述的运算放大器，其中，响应于第二开关接通，运算放大器被配置以在下降沿执行过激励操作。
10.如权利要求7所述的运算放大器，其中，缓冲器单元包括CMOS型晶体管。
11.如权利要求10所述的运算放大器，其中，缓冲器单元包括：
第五PMOS晶体管，包括：栅极，连接到第六节点；源极，被施加驱动电压；漏极，连接到输出端子；
第五NMOS晶体管，包括：栅极，连接到第七节点；源极，连接到地电压；漏极，连接到输出端子。
12.如权利要求7所述的运算放大器，其中，缓冲器单元包括NMOS型晶体管。
13.如权利要求12所述的运算放大器，其中，缓冲器单元包括：
第六NMOS晶体管，包括：栅极，连接到第六节点；漏极，被施加驱动电压；源极，连接到输出端子；
第七NMOS晶体管，包括：栅极，连接到第七节点；源极，连接到地电压；漏极，连接到输出端子。
14.如权利要求12所述的运算放大器，还包括：电压检测单元，位于缓冲器单元和第一过激励单元之间，电压检测单元被配置以操作第一过激励单元。
15.如权利要求14所述的运算放大器，其中，电压检测单元包括：
第六PMOS晶体管，包括：栅极，被施加第三偏置电压；源极，被施加驱动电压；漏极，连接到第四PMOS晶体管的栅极；
第八NMOS晶体管，包括：栅极，连接到第六节点；源极，连接到输出端子；漏极，连接到第四PMOS晶体管的栅极。
16.如权利要求12所述的运算放大器，其中，响应于缓冲器单元包括NMOS型晶体管，第一过激励单元还被配置为这样操作：运算放大器被配置以在上升沿执行过激励操作。
17.如权利要求7所述的运算放大器，其中，缓冲器单元包括PMOS型晶体管。
18.如权利要求17所述的运算放大器，其中，缓冲器单元包括：
第七PMOS晶体管，包括：栅极，连接到第六节点；源极，被施加驱动电压；漏极，连接到输出端子；
第八PMOS晶体管，包括：栅极，连接到第七节点；漏极，连接到地电压；源极，连接到输出端子。
19.如权利要求17所述的运算放大器，还包括：电压检测单元，位于缓冲器单元和第二过激励单元之间，电压检测单元被配置以操作第二过激励单元。
20.如权利要求19所述的运算放大器，其中，电压检测单元包括：
第九PMOS晶体管，包括：栅极，连接到第七节点；源极，连接到输出端子；漏极，连接到第三NMOS晶体管的栅极；
第九NMOS晶体管，包括：栅极，被施加第四偏置电压；源极，被施加地电压；漏极，连接到第三NMOS晶体管的栅极。
21.如权利要求17所述的运算放大器，其中，响应于缓冲器单元包括PMOS型晶体管，第二过激励单元还被配置为这样操作：运算放大器被配置以在下降沿执行过激励操作。
22.一种运算放大器的方法，所述运算放大器包括第一输入端子、第二输入端子和输出端子，输入电压被施加到第一输入端子，第二输入端子连接到输出端子，施加到第一输入端子的输入电压被过激励为具有特定电平以被输出到输出端子，所述方法包括：
采用第一过激励单元和第二过激励单元以分别在上升沿和下降沿执行过激励操作；
采用包括第一输入端子、第二输入端子和输出端子的第一级单元提供第一偏置电流；
采用连接到第一级单元的第一过激励单元提供用于在上升沿执行过激励操作的补偿电流；
采用连接到第一级单元的第二过激励单元提供用于在下降沿执行过激励操作的补偿电流。
23.如权利要求22所述的方法，还包括：响应于包括在第一过激励单元中的第一开关接通，在上升沿执行过激励操作。
24.如权利要求22所述的方法，还包括：响应于包括在第二过激励单元中的第二开关接通，在下降沿执行过激励操作。
25.如权利要求22所述的方法，其中，缓冲器单元包括CMOS型晶体管。
26.如权利要求22所述的方法，其中，缓冲器单元包括NMOS型晶体管。
27.如权利要求26所述的方法，还包括：采用位于缓冲器单元和第一过激励单元之间的电压检测单元操作第一过激励单元。
28.如权利要求26所述的方法，还包括：响应于缓冲器单元包括NMOS型晶体管，操作第一过激励单元，从而所述方法还包括：在上升沿执行过激励操作。
29.如权利要求22所述的方法，其中，缓冲器单元包括PMOS型晶体管。
30.如权利要求29所述的方法，还包括：采用位于缓冲器单元和第二过激励单元之间的电压检测单元来操作第二过激励单元。
31.如权利要求29所述的方法，还包括：响应于缓冲器单元包括PMOS型晶体管，操作过激励单元，从而所述方法还包括：在下降沿执行过激励操作。
CN201110072717.3A 2010-08-30 2011-03-17 具有过激励电路的运算放大器及其方法 Active CN102386862B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100084413A KR101223481B1 (ko) 2010-08-30 2010-08-30 오버드라이빙 회로를 포함하는 연산증폭기
KR10-2010-0084413 2010-08-30

Publications (2)

Publication Number Publication Date
CN102386862A CN102386862A (zh) 2012-03-21
CN102386862B true CN102386862B (zh) 2016-05-04

Family

ID=45696356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110072717.3A Active CN102386862B (zh) 2010-08-30 2011-03-17 具有过激励电路的运算放大器及其方法

Country Status (3)

Country Link
US (1) US8531242B2 (zh)
KR (1) KR101223481B1 (zh)
CN (1) CN102386862B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201240332A (en) * 2011-03-24 2012-10-01 Novatek Microelectronics Corp Operational amplifier
CN106559054B (zh) * 2012-05-24 2019-07-12 意法半导体研发(深圳)有限公司 具有增强的电流吸收能力的运算跨导放大器
TWI485977B (zh) * 2012-09-19 2015-05-21 Novatek Microelectronics Corp 運算放大器模組及提高運算放大器電路之迴轉率的方法
US8829996B1 (en) * 2013-04-03 2014-09-09 Silicon Laboratories Inc. High voltage MOS input stage
US9077289B2 (en) * 2013-06-14 2015-07-07 Qualcomm Incorporated Self-biased receiver
KR101620683B1 (ko) * 2014-03-31 2016-05-12 한양대학교 에리카산학협력단 전력 변환이 가능한 캐스코드 증폭기
TWI681629B (zh) * 2018-08-27 2020-01-01 奕力科技股份有限公司 緩衝電路
US10566892B1 (en) 2019-02-06 2020-02-18 Dialog Semiconductor (Uk) Limited Power stage overdrive extender for area optimization and operation at low supply voltage

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154928A (zh) * 2006-09-21 2008-04-02 恩益禧电子股份有限公司 运算放大器及驱动液晶显示器的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537569B2 (ja) * 1995-02-27 2004-06-14 松下電器産業株式会社 差動増幅装置
US5663675A (en) * 1995-06-07 1997-09-02 American Microsystems, Inc. Multiple stage tracking filter using a self-calibrating RC oscillator circuit
JP3520418B2 (ja) * 2002-02-04 2004-04-19 セイコーエプソン株式会社 演算増幅回路、駆動回路及び演算増幅回路の制御方法
TWI271922B (en) * 2002-08-28 2007-01-21 28 2002 00 00 0 A class amplified circuit device with output voltage varies quickly and accurately input voltage
TWI408638B (zh) * 2008-10-20 2013-09-11 Raydium Semiconductor Corp 驅動電路系統以及運算放大器迴轉率提高方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154928A (zh) * 2006-09-21 2008-04-02 恩益禧电子股份有限公司 运算放大器及驱动液晶显示器的方法

Also Published As

Publication number Publication date
US20120049957A1 (en) 2012-03-01
KR20120020665A (ko) 2012-03-08
CN102386862A (zh) 2012-03-21
KR101223481B1 (ko) 2013-01-17
US8531242B2 (en) 2013-09-10

Similar Documents

Publication Publication Date Title
CN102386862B (zh) 具有过激励电路的运算放大器及其方法
US9166541B2 (en) Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier
JP5108449B2 (ja) 容量素子バラツキ依存性のないスイッチドキャパシタ増幅器およびその動作方法
CN102403887B (zh) 稳压器以及dc/dc变换器
CN101056092B (zh) 具有可控的放大系数和输出阻抗的高速放大器和使用其的比较器
US8324968B2 (en) Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
CN108694962B (zh) 放大器及使用其的半导体装置
US11863132B2 (en) Switched capacitor amplifier circuit, voltage amplification method, and infrared sensor device
JP4977824B2 (ja) １サイクルコントローラ用の、特にｄｃ−ｄｃスイッチングコンバータ用の線形トランスコンダクタ
CN108259007B (zh) 应用于运放转换速率的增强电路
CN110380700B (zh) 前置放大器、mems传感器读出电路以及mems传感器***
US9397645B2 (en) Circuit for common mode removal for DC-coupled front-end circuits
US20070241763A1 (en) Differential Level Shifter with Automatic Error Compensation
CN113922776A (zh) 一种基于开关电容式共模反馈电荷放大器的c/v转换电路
US9755588B2 (en) Signal output circuit
US7161419B2 (en) Sensor device and a signal amplification device of a small detection signal provided by the sensor
CN104685789A (zh) D/a转换器的控制方法和d/a转换器、a/d转换器的控制方法和a/d转换器
US20110148513A1 (en) Discrete-time filter apparatus and discrete-time receiver system having the same
CN108777150B (zh) 感测电路
CN110612661B (zh) 电源电路和电源装置
JP5466598B2 (ja) 半導体装置
JP5871599B2 (ja) 増幅器及び多段増幅器
RU2331975C1 (ru) Дифференциальный усилитель с малым напряжением смещения нуля
JP2008134097A (ja) センサ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240424

Address after: Han Guozhongqingbeidao

Patentee after: Megna Zhixin Hybrid Signal Co.,Ltd.

Country or region after: Republic of Korea

Address before: Xiangting Cave, Xingde District, Chungbuk Kiangju City, South Korea

Patentee before: Magnachip Semiconductor, Ltd.

Country or region before: Republic of Korea