CN102386197A - 影像感测晶片封装体及其形成方法 - Google Patents
影像感测晶片封装体及其形成方法 Download PDFInfo
- Publication number
- CN102386197A CN102386197A CN2011102509510A CN201110250951A CN102386197A CN 102386197 A CN102386197 A CN 102386197A CN 2011102509510 A CN2011102509510 A CN 2011102509510A CN 201110250951 A CN201110250951 A CN 201110250951A CN 102386197 A CN102386197 A CN 102386197A
- Authority
- CN
- China
- Prior art keywords
- substrate
- image sensing
- sensing wafer
- packaging body
- supporting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 169
- 238000004806 packaging method and process Methods 0.000 claims description 72
- 238000005520 cutting process Methods 0.000 claims description 34
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 230000003287 optical effect Effects 0.000 claims description 24
- 210000004283 incisor Anatomy 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 79
- 238000005538 encapsulation Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 206010070834 Sensitisation Diseases 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000008313 sensitization Effects 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1876—Particular processes or apparatus for batch treatment of the devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种影像感测晶片封装体及其形成方法，该方法包括：提供基底，该基底定义有多个预定切割道，所述预定切割道于该基底划分出多个元件区，所述元件区中分别形成有至少一元件；将支撑基板设置于该基底的第一表面上；于该支撑基板与该基底之间形成至少一间隔层，该间隔层与所述预定切割道重叠；于该基底的第二表面上形成封装层；于该基底的该第二表面上形成多个导电结构，所述导电结构分别电性连接至所述元件区中对应的元件；以及进行切割制程，该切割制程包括沿着所述预定切割道切割该支撑基板、该间隔层及该基底，使该支撑基板自该基底脱离，并使该基底分离成多个影像感测晶片封装体。本发明可缩减晶片封装体的尺寸且具有较佳的感光品质。
Description
技术领域
本发明有关于晶片封装体，且特别是有关于影像感测晶片封装体。
背景技术
影像感测晶片封装体通常包括影像感测晶片及设置于其上的透明基板。透明基板可作为影像感测晶片封装体形成过程中的支撑，使制程得以顺利进行。
然而，透明基板或多或少都会吸收、折射及/或反射部分进入影像感测晶片的感测元件区的光线，因而影响了影像感测的品质。此外，由于电子产品持续轻薄短小化的趋势不变，透明基板的存在将影响影像感测晶片封装体所能缩小化的程度。再者，光学品质足够的透明基板造价亦不便宜。
因此，业界亟需能减少透明基板对光线感测的影响，且使影像感测晶片封装体的尺寸能进一步缩小的晶片封装技术。
发明内容
本发明一实施例提供一种影像感测晶片封装体的形成方法，包括：提供一基底，该基底定义有多个预定切割道，所述预定切割道于该基底划分出多个元件区，所述元件区中分别形成有至少一元件；将一支撑基板设置于该基底的一第一表面上；于该支撑基板与该基底之间形成至少一间隔层，该间隔层与所述预定切割道重叠；于该基底的一第二表面上形成一封装层；于该基底的该第二表面上形成多个导电结构，所述导电结构分别电性连接至对应的其中一所述元件区中的对应的该元件；以及进行一切割制程，包括沿着所述预定切割道切割该支撑基板、该间隔层及该基底，使该支撑基板自该基底脱离，并使该基底分离成多个彼此分离的影像感测晶片封装体。
本发明所述的影像感测晶片封装体的形成方法，所述预定切割道包括多个平行于一第一方向的第一方向预定切割道及多个平行于一第二方向的第二方向预定切割道，其中该第一方向垂直于该第二方向。
本发明所述的影像感测晶片封装体的形成方法，该切割制程还包括：沿着所述第一方向预定切割道自该支撑基板的一表面切割移除部分的该支撑基板及覆盖于所述第一方向预定切割道上的部分的间隔层；在切割移除部分的该支撑基板之后，于该支撑基板的该表面上形成一第一固定层；以及沿着所述第二方向预定切割道自该支撑基板的该表面切割移除部分的该第一固定层、部分的该支撑基板及覆盖于所述第二方向预定切割道上的部分的间隔层，使得该支撑基板及该第一固定层自该基底脱离。
本发明所述的影像感测晶片封装体的形成方法，还包括在进行该切割制程之前，于该支撑基板的该表面上形成一第二固定层。
本发明所述的影像感测晶片封装体的形成方法，还包括在进行该切割制程之前，于该基底的该第二表面上设置一第二支撑基板。
本发明所述的影像感测晶片封装体的形成方法，在使得该支撑基板及该第一固定层自该基底脱离之后，还包括自该基底的该第一表面沿着所述第一方向预定切割道及所述第二方向预定切道切割移除部分的该基底而使该基底分离成多个彼此分离的影像感测晶片封装体。
本发明所述的影像感测晶片封装体的形成方法，还包括移除该第二支撑基板。
本发明所述的影像感测晶片封装体的形成方法，在移除该第二支撑基板之前，还包括于分离的所述影像感测晶片封装体之上贴覆一薄膜框载体。
本发明所述的影像感测晶片封装体的形成方法，在形成所述导电结构之前，还包括自该基底的该第二表面将该基底薄化至一预定厚度。
本发明所述的影像感测晶片封装体的形成方法，还包括于该基底中形成多个穿基底导电结构，所述穿基底导电结构分别电性连接对应的所述元件与对应的所述导电结构。
本发明所述的影像感测晶片封装体的形成方法，还包括分别于所述元件区中的所述元件上设置一光学构件。
本发明一实施例提供一种影像感测晶片封装体，包括：一影像感测晶片，具有一上表面及一下表面，且具有一感光元件，设置于该上表面处；一光学构件，设置于该感光元件之上，该光学构件具有一受光表面；一导电层，自该影像感测晶片的该下表面朝该上表面延伸，且电性连接该感光元件；以及一封装层，形成于该影像感测晶片的该下表面及该导电层之上，其中该受光表面至该封装层之一底表面的一最短距离不大于130微米。
本发明所述的影像感测晶片封装体，该光学构件的该受光表面上不包括支撑基板。
本发明所述的影像感测晶片封装体，该光学构件包括一微镜片。
本发明所述的影像感测晶片封装体，还包括至少一焊球，该焊球设置于该影像感测晶片的该下表面之上，且电性连接该导电层。
本发明所述的影像感测晶片封装体，还包括一孔洞，该孔洞自该影像感测晶片的该下表面朝该上表面延伸，且部分的该导电层位于该孔洞之中。
本发明一实施例提供一种影像感测晶片封装体，包括：一影像感测晶片，具有一上表面及一下表面，且具有一感光元件，设置于该上表面处；一光学构件，设置于该感光元件之上，该光学构件具有一受光表面；一导电层，自该影像感测晶片的该下表面朝该上表面延伸，且电性连接该感光元件；以及一封装层，形成于该影像感测晶片的该下表面及该导电层之上，其中该受光表面上不包括一支撑基板。
本发明所述的影像感测晶片封装体，还包括一孔洞，该孔洞自该影像感测晶片的该下表面朝该上表面延伸，且部分的该导电层位于该孔洞之中。
本发明可缩减影像感测晶片封装体的尺寸，且光线可更顺利地为元件接收，具有较佳的感光品质。
附图说明
图1A至图1K显示根据本发明一实施例的影像感测晶片封装体的制程剖面图。
图2显示本发明一实施例中的基底的俯视图。
附图中符号的简单说明如下：
10：晶片封装体；100：基底(影像感测晶片)；100a、100b：表面；102：元件；104：支撑基板；104a：表面；106：间隔层；108：光学构件；108a：受光表面；110：穿基底导电结构；112：封装层；112a：底表面；114：导电结构；116：支撑基板；118、118’：粘着层；120：固定层；122：薄膜框载体；A：元件区；d：距离；SC、SC1、SC2：切割道。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装影像感测晶片。然本发明实施例的应用不限于此，本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(active orpassive elements)、数字电路或模拟电路(digital or analogcircuits)等集成电路的电子元件(electronic components)，例如有关于光电元件(opto electronic devices)、微机电***(MicroElectro Mechanical System；MEMS)、微流体***(micro fluidicsystems)或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(waferscale package；WSP)制程对影像感测元件、发光二极管(light-emitting diodes；LEDs)、太阳能电池(solar cells)、射频元件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(micro actuators)、表面声波元件(surface acoustic wavedevices)、压力感测器(process sensors)、喷墨头(ink printer heads)或功率模组(power modules)等半导体晶片进行封装。
其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layer integrated circuit devices)的晶片封装体。
图1A至图1K显示根据本发明一实施例的影像感测晶片封装体的制程剖面图。如图1A所示，提供基底100，其例如为半导体基底。在一实施例中，基底100为硅晶圆，可利于晶圆级封装的进行以节省制程时间与成本。基底100可定义有多个预定切割道SC。这些预定切割道SC于基底100划分出多个元件区A。这些元件区A中可分别形成有至少一元件102。元件102可为各种电子元件，例如是(但不限于)影像感测元件。当元件102为影像感测元件或其他光电元件时，可选择性于元件102之上设置光学构件108。光学构件108例如可为(但不限于)微镜片或微镜片阵列。
图2显示一实施例中，基底100的俯视图。基底100的预定切割道SC可包括多个大抵平行于第一方向的第一方向预定切割道SC1及多个大抵平行于第二方向的第二方向预定切割道SC2。在一实施例中，第一方向大抵垂直于第二方向。
请继续参照图1A，将支撑基板104设置于基底100的表面100a上。支撑基板104可为透明基板，如玻璃基板等。在一实施例中，可先于支撑基板104面向基底100的表面上形成间隔材料层，并接着将之图案化为至少一间隔层106。间隔层106的图案可大抵相似且对应于基底100的预定切割道SC。在将支撑基板104设置于基底100上时，间隔层106可接合基底100，并覆盖重叠于基底100的预定切割道SC上。
接着，如图1B所示，可接着以支撑基板104为支撑而对基底100的表面100b进行后续制程。例如，可自基底100的表面100b进行薄化制程以将基底100薄化至预定厚度。适合的薄化制程例如是研磨(grinding)或化学机械研磨(CMP)等。接着，可于基底100中形成多个穿基底导电结构110。穿基底导电结构110可电性连接至对应的元件102。例如，在一实施例中，基底100中包括电性连接元件102的导电垫(未显示)。此时，可形成露出导电垫的穿孔，并于穿孔中形成导电材料而完成穿基底导电结构110的制作。穿基底导电结构110还可包括延伸于基底100的表面100b上的导电层。在一实施例中，为避免穿基底导电结构110与基底100间发生短路，还可于基底100与穿基底导电结构110之间形成绝缘层(未显示)。
在一实施例中，在形成露出导电垫的穿孔后，可顺应性于穿孔的侧壁及底部上形成绝缘层。例如，可采取化学气相沉积的方式形成绝缘层。接着，移除穿孔底部处的绝缘层而使导电垫露出。接着，例如以物理气相沉积法于穿孔的侧壁及底部上形成电镀晶种层。电镀晶种层可延伸至基底100的表面100b上。接着，可于电镀晶种层上形成图案化遮罩层，并于露出的电镀晶种层上电镀导电层。接着，移除图案化遮罩层及蚀刻移除将其上未电镀有导电层的部分的电镀晶种层。因此，便可于基底100中形成穿基底导电结构110，且其还可包括延伸于基底100的表面100b上的图案化导电层。
如图1B所示，可接着于基底100的表面100b上形成封装层112及导电结构114。封装层112例如可为(但不限于)防焊层。导电结构114例如为焊球，且可通过穿基底导电结构110而电性连接元件102。
接着，进行切割制程，其可包括沿着预定切割道SC切割支撑基板104、间隔层106及基底100，使支撑基板104自基底100脱离，并使基底100分离成多个彼此分离的影像感测晶片封装体。以下，更进一步描述本发明实施例的切割制程的进行方式。
如图1C所示，在一实施例中，在进行切割制程之前，可选择性于基底100的表面100b上设置支撑基板116以利后续制程的进行。支撑基板116可利如通过粘着层118而粘附于基底100的表面100b上。粘着层118可为双面的UV胶带，其一侧粘着于支撑基板116上，另一侧可粘着于基底100表面100b上的导电结构114上。
在一实施例中，切割制程分段进行。请参照图1D，并配合参照图2，可先沿着这些第一方向预定切割道SC1自支撑基板104的表面104a切割移除部分的支撑基板104及覆盖于第一方向预定切割道SC1上的部分的间隔层106。在一实施例中，可选择性预先于支撑基板104的表面104a上形成固定层(未显示)以利后续切割制程的进行。固定层可为一粘着胶带，当第一方向预定切割道SC1上的部分的支撑基板104及间隔层106被切割移除时，其可用以稳固支撑基板104。
如图1E所示，在切割移除部分的支撑基板104之后，于支撑基板104的表面104a上形成固定层120以利后续切割制程的进行。固定层120可为粘着胶带。
如图1F所示，接着沿着这些第二方向预定切割道SC2自支撑基板104的表面104a切割移除部分的固定层120、部分的支撑基板104及覆盖于这些第二方向预定切割道SC2上的部分的间隔层106。由于支撑基板104是通过间隔层106而固定于基底100之上，当切割道(SC1及SC2)上的间隔层106随着切割制程的进行而大抵被完全移除时，将使得支撑基板104及固定层120自然地自基底100脱离，如图1G所示。
接着，如图1H所示，在使得支撑基板104及固定层120自基底100脱离之后，可自基底100的表面100a沿着这些第一方向预定切割道SC1及这些第二方向预定切道SC2切割移除部分的基底100而使基底100分离成多个彼此分离的影像感测晶片封装体10。
通过上述的切割制程，可在进行切割制程之后，自然地使支撑基板104脱离，可缩减影像感测晶片封装体10的尺寸。再者，由于支撑基板104已脱离，光线可更顺利地为元件102所接收。此外，由于支撑基板104仅作为暂时性的支撑基板，其光学品质的要求可不用如现有的影像感测晶片封装体的透明基板(上盖)有那么高的透光需求。因此，制程成本可降低。
如图1I所示，为了方便运送及/或处理所形成的多个影像感测晶片封装体10，可进一步于影像感测晶片封装体10上贴覆薄膜框载体(film frame)122。在一实施例中，还可预先对粘着层118进行粘性减弱的处理(例如，通过照光或其他适合制程)而使之成为粘性较弱的粘着层118’以利于后续的移除。
如图1J所示，由于经处理过的粘着层118’粘性较低，可较轻意地将粘着层118’连同支撑基板116自已彼此分离的影像感测晶片封装体10移除。
固定于薄膜框载体122上的多个影像感测晶片封装体10可接着视需求而取下，并可整合至其他的电子构件，如印刷电路板等。
图1K显示根据本发明一实施例的影像感测晶片封装体10的剖面图。在一实施例中，影像感测晶片封装体10包括影像感测晶片100(即切割后的部分的基底100)，具有上表面100a及下表面100b，且具有感光元件102，设置于上表面100a处。在一实施例中，感光元件102的上设置有光学构件108。光学构件108可为设置于感光元件102上的另一构件(如微镜片阵列)，或亦可为感光元件102的一部分。即，在一实施例中，感光元件102包括光学构件108。光学构件108具有受光表面108a。
影像感测晶片封装体10还包括导电层(其包括穿基底导垫结构110)，自影像感测晶片100的下表面100b朝上表面100a延伸，且电性连接感光元件102。封装层112形成于影像感测晶片100的下表面100b及导电层之上，其中受光表面108a至封装层112的底表面112a的最短距离d不大于约130微米。在一实施例中，最短距离d介于约10微米至约100微米之间。在另一实施例中，最短距离d介于约20微米至约80微米之间。本发明实施例的影像感测晶片封装体的距离d可获大幅缩减。
在一实施例中，由于光学构件108的受光表面108a上不包括支撑基板，影像感测晶片封装体10的尺寸相较于传统影像感测晶片封装体薄了许多，可用于轻薄短小的电子产品，例如移动电话等。此外，由于本发明实施例的影像感测晶片封装体10不具有支撑基板于受光表面108a上，光线可更顺利地由感光元件102所接收，具较佳的感光品质。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (18)
1.一种影像感测晶片封装体的形成方法，其特征在于，包括：
提供一基底，该基底定义有多个预定切割道，所述预定切割道于该基底划分出多个元件区，所述元件区中分别形成有至少一元件；
将一支撑基板设置于该基底的一第一表面上；
于该支撑基板与该基底之间形成至少一间隔层，该间隔层与所述预定切割道重叠；
于该基底的一第二表面上形成一封装层；
于该基底的该第二表面上形成多个导电结构，所述导电结构分别电性连接至所述元件区中对应的元件；以及
进行一切割制程，该切割制程包括沿着所述预定切割道切割该支撑基板、该间隔层及该基底，使该支撑基板自该基底脱离，并使该基底分离成多个彼此分离的影像感测晶片封装体。
2.根据权利要求1所述的影像感测晶片封装体的形成方法，其特征在于，所述预定切割道包括多个平行于一第一方向的第一方向预定切割道及多个平行于一第二方向的第二方向预定切割道，其中该第一方向垂直于该第二方向。
3.根据权利要求2所述的影像感测晶片封装体的形成方法，其特征在于，该切割制程还包括：
沿着所述第一方向预定切割道自该支撑基板的一表面切割移除部分的该支撑基板及覆盖于所述第一方向预定切割道上的部分的间隔层；
在切割移除部分的该支撑基板之后，于该支撑基板的该表面上形成一第一固定层；以及
沿着所述第二方向预定切割道自该支撑基板的该表面切割移除部分的该第一固定层、部分的该支撑基板及覆盖于所述第二方向预定切割道上的部分的间隔层，使得该支撑基板及该第一固定层自该基底脱离。
4.根据权利要求3所述的影像感测晶片封装体的形成方法，其特征在于，还包括在进行该切割制程之前，于该支撑基板的该表面上形成一第二固定层。
5.根据权利要求3所述的影像感测晶片封装体的形成方法，其特征在于，还包括在进行该切割制程之前，于该基底的该第二表面上设置一第二支撑基板。
6.根据权利要求5所述的影像感测晶片封装体的形成方法，其特征在于，在使得该支撑基板及该第一固定层自该基底脱离之后，还包括自该基底的该第一表面沿着所述第一方向预定切割道及所述第二方向预定切道切割移除部分的该基底而使该基底分离成多个彼此分离的影像感测晶片封装体。
7.根据权利要求6所述的影像感测晶片封装体的形成方法，其特征在于，还包括移除该第二支撑基板。
8.根据权利要求7所述的影像感测晶片封装体的形成方法，其特征在于，在移除该第二支撑基板之前，还包括于分离的所述影像感测晶片封装体之上贴覆一薄膜框载体。
9.根据权利要求1所述的影像感测晶片封装体的形成方法，其特征在于，在形成所述导电结构之前，还包括自该基底的该第二表面将该基底薄化至一预定厚度。
10.根据权利要求1所述的影像感测晶片封装体的形成方法，其特征在于，还包括于该基底中形成多个穿基底导电结构，所述穿基底导电结构分别电性连接对应的所述元件与对应的所述导电结构。
11.根据权利要求1所述的影像感测晶片封装体的形成方法，其特征在于，还包括分别于所述元件区中的所述元件上设置一光学构件。
12.一种影像感测晶片封装体，其特征在于，包括：
一影像感测晶片，具有一上表面及一下表面，且具有一感光元件，设置于该上表面处；
一光学构件，设置于该感光元件之上，该光学构件具有一受光表面；
一导电层，自该影像感测晶片的该下表面朝该上表面延伸，且电性连接该感光元件；以及
一封装层，形成于该影像感测晶片的该下表面及该导电层之上，其中该受光表面至该封装层的一底表面的一最短距离不大于130微米。
13.根据权利要求12所述的影像感测晶片封装体，其特征在于，该光学构件的该受光表面上不包括支撑基板。
14.根据权利要求12所述的影像感测晶片封装体，其特征在于，该光学构件包括一微镜片。
15.根据权利要求12所述的影像感测晶片封装体，其特征在于，还包括至少一焊球，该焊球设置于该影像感测晶片的该下表面之上，且电性连接该导电层。
16.根据权利要求12所述的影像感测晶片封装体，其特征在于，还包括一孔洞，该孔洞自该影像感测晶片的该下表面朝该上表面延伸，且部分的该导电层位于该孔洞之中。
17.一种影像感测晶片封装体，其特征在于，包括：
一影像感测晶片，具有一上表面及一下表面，且具有一感光元件，设置于该上表面处；
一光学构件，设置于该感光元件之上，该光学构件具有一受光表面；
一导电层，自该影像感测晶片的该下表面朝该上表面延伸，且电性连接该感光元件；以及
一封装层，形成于该影像感测晶片的该下表面及该导电层之上，其中该受光表面上不包括支撑基板。
18.根据权利要求17所述的影像感测晶片封装体，其特征在于，还包括一孔洞，该孔洞自该影像感测晶片的该下表面朝该上表面延伸，且部分的该导电层位于该孔洞之中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37722310P | 2010-08-26 | 2010-08-26 | |
| US61/377,223 | 2010-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102386197A true CN102386197A (zh) | 2012-03-21 |
| CN102386197B CN102386197B (zh) | 2014-05-28 |
Family
ID=45696006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110250951.0A Active CN102386197B (zh) | 2010-08-26 | 2011-08-26 | 影像感测晶片封装体及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8692358B2 (zh) |
| CN (1) | CN102386197B (zh) |
| TW (2) | TWI466281B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103400808A (zh) * | 2013-08-23 | 2013-11-20 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构及封装方法 |
| CN103400807A (zh) * | 2013-08-23 | 2013-11-20 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构及封装方法 |
| CN103943641A (zh) * | 2013-01-18 | 2014-07-23 | 精材科技股份有限公司 | 半导体晶片封装体及其制造方法 |
| CN110433878A (zh) * | 2019-08-21 | 2019-11-12 | 北京工业大学 | 一种基于vcsel耦合阵列的光学相位差的液体检测芯片*** |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI485818B (zh) * | 2011-06-16 | 2015-05-21 | Xintec Inc | 晶片封裝體及其形成方法 |
| CN102610624A (zh) * | 2012-03-13 | 2012-07-25 | 苏州晶方半导体股份有限公司 | 半导体封装方法 |
| US9287310B2 (en) * | 2012-04-18 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for glass removal in CMOS image sensors |
| TWI553841B (zh) * | 2013-01-31 | 2016-10-11 | 原相科技股份有限公司 | 晶片封裝及其製造方法 |
| US9704772B2 (en) | 2014-04-02 | 2017-07-11 | Xintec Inc. | Chip package and method for forming the same |
| US9293495B2 (en) | 2014-05-05 | 2016-03-22 | Semiconductor Components Industries, Llc | Imaging circuitry with robust scribe line structures |
| US9634059B2 (en) | 2014-12-30 | 2017-04-25 | Semiconductor Components Industries, Llc | Methods of forming image sensor integrated circuit packages |
| TWI589016B (zh) * | 2015-01-28 | 2017-06-21 | 精材科技股份有限公司 | 感光模組及其製造方法 |
| TWI614881B (zh) * | 2015-01-28 | 2018-02-11 | 精材科技股份有限公司 | 感光模組及其製造方法 |
| TWI588954B (zh) * | 2015-02-16 | 2017-06-21 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| TWI628723B (zh) * | 2015-03-10 | 2018-07-01 | 精材科技股份有限公司 | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 |
| CN106558525A (zh) * | 2015-09-25 | 2017-04-05 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN108206195B (zh) * | 2016-12-20 | 2020-08-25 | 精材科技股份有限公司 | 半导体结构的制作方法 |
| US20230069164A1 (en) * | 2021-08-30 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor image sensor and method for forming the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1839473A (zh) * | 2003-08-28 | 2006-09-27 | 株式会社藤仓 | 半导体封装体及其制造方法 |
| CN101246893A (zh) * | 2007-02-13 | 2008-08-20 | 精材科技股份有限公司 | 具有高传导面积的集成电路封装体及其制作方法 |
| US20080277799A1 (en) * | 2004-08-27 | 2008-11-13 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
| CN101369591A (zh) * | 2007-08-17 | 2009-02-18 | 精材科技股份有限公司 | 影像感测元件封装体及其制作方法 |
| CN101587903A (zh) * | 2008-05-23 | 2009-11-25 | 精材科技股份有限公司 | 电子元件封装体及其制作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL133453A0 (en) * | 1999-12-10 | 2001-04-30 | Shellcase Ltd | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
| US7180149B2 (en) * | 2003-08-28 | 2007-02-20 | Fujikura Ltd. | Semiconductor package with through-hole |
| US7235431B2 (en) * | 2004-09-02 | 2007-06-26 | Micron Technology, Inc. | Methods for packaging a plurality of semiconductor dice using a flowable dielectric material |
| US7772116B2 (en) * | 2005-09-01 | 2010-08-10 | Micron Technology, Inc. | Methods of forming blind wafer interconnects |
| JP4950542B2 (ja) * | 2006-04-07 | 2012-06-13 | 岩手東芝エレクトロニクス株式会社 | 固体撮像装置およびその製造方法 |
| TW200839982A (en) * | 2007-03-19 | 2008-10-01 | Xintec Inc | Integrated circuit package and method for fabricating thereof |
| US20080284041A1 (en) | 2007-05-18 | 2008-11-20 | Samsung Electronics Co., Ltd. | Semiconductor package with through silicon via and related method of fabrication |
| JP2008288449A (ja) | 2007-05-18 | 2008-11-27 | Nippon Hoso Kyokai <Nhk> | 撮像装置 |
-
2011
- 2011-08-25 US US13/217,999 patent/US8692358B2/en active Active
- 2011-08-26 TW TW100130640A patent/TWI466281B/zh active
- 2011-08-26 CN CN201110250951.0A patent/CN102386197B/zh active Active
- 2011-08-26 TW TW103129476A patent/TWI534999B/zh active
-
2014
- 2014-02-05 US US14/173,526 patent/US20140154830A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1839473A (zh) * | 2003-08-28 | 2006-09-27 | 株式会社藤仓 | 半导体封装体及其制造方法 |
| US20080277799A1 (en) * | 2004-08-27 | 2008-11-13 | Micron Technology, Inc. | Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies |
| CN101246893A (zh) * | 2007-02-13 | 2008-08-20 | 精材科技股份有限公司 | 具有高传导面积的集成电路封装体及其制作方法 |
| CN101369591A (zh) * | 2007-08-17 | 2009-02-18 | 精材科技股份有限公司 | 影像感测元件封装体及其制作方法 |
| CN101587903A (zh) * | 2008-05-23 | 2009-11-25 | 精材科技股份有限公司 | 电子元件封装体及其制作方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943641A (zh) * | 2013-01-18 | 2014-07-23 | 精材科技股份有限公司 | 半导体晶片封装体及其制造方法 |
| CN103943641B (zh) * | 2013-01-18 | 2017-03-01 | 精材科技股份有限公司 | 半导体晶片封装体及其制造方法 |
| CN103400808A (zh) * | 2013-08-23 | 2013-11-20 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构及封装方法 |
| CN103400807A (zh) * | 2013-08-23 | 2013-11-20 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构及封装方法 |
| US9231018B2 (en) | 2013-08-23 | 2016-01-05 | China Wafer Level Csp Co., Ltd. | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors |
| CN103400808B (zh) * | 2013-08-23 | 2016-04-13 | 苏州晶方半导体科技股份有限公司 | 影像传感器的晶圆级封装结构及封装方法 |
| US9601531B2 (en) | 2013-08-23 | 2017-03-21 | China Wafer Level Csp Co., Ltd. | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions |
| CN110433878A (zh) * | 2019-08-21 | 2019-11-12 | 北京工业大学 | 一种基于vcsel耦合阵列的光学相位差的液体检测芯片*** |
| CN110433878B (zh) * | 2019-08-21 | 2021-06-25 | 北京工业大学 | 一种基于vcsel耦合阵列的光学相位差的液体检测芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140154830A1 (en) | 2014-06-05 |
| TW201227937A (en) | 2012-07-01 |
| US20120049307A1 (en) | 2012-03-01 |
| US8692358B2 (en) | 2014-04-08 |
| TW201448188A (zh) | 2014-12-16 |
| TWI466281B (zh) | 2014-12-21 |
| TWI534999B (zh) | 2016-05-21 |
| CN102386197B (zh) | 2014-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386197B (zh) | 影像感测晶片封装体及其形成方法 | |
| US9030011B2 (en) | Chip package and method for forming the same | |
| US8431946B2 (en) | Chip package and method for forming the same | |
| US9153707B2 (en) | Chip package and method for forming the same | |
| EP2037493B1 (en) | Method of mounting conductive ball and conductive ball mounting apparatus | |
| TWI529887B (zh) | 晶片封裝體及其形成方法 | |
| US9165890B2 (en) | Chip package comprising alignment mark and method for forming the same | |
| CN106206632B (zh) | 晶片封装体及其制造方法 | |
| US9153528B2 (en) | Chip package and method for forming the same | |
| CN102157483A (zh) | 晶片封装体及其形成方法 | |
| US8779557B2 (en) | Chip package and package wafer with a recognition mark, and method for forming the same | |
| US9024437B2 (en) | Chip package and method for forming the same | |
| CN102386156A (zh) | 晶片封装体 | |
| CN104979426A (zh) | 晶片封装体的制造方法 | |
| US8786093B2 (en) | Chip package and method for forming the same | |
| US10910268B2 (en) | Method of manufacturing a chip package | |
| US8975106B2 (en) | Chip package and method for forming the same | |
| KR101571965B1 (ko) | 로우 프로파일 센서 모듈 및 그 제조 방법 | |
| CN106558525A (zh) | 晶片封装体及其制造方法 | |
| US10937760B2 (en) | Method for manufacturing a chip package | |
| US20200235009A1 (en) | Method for manufacturing a chip package | |
| CN111199906A (zh) | 芯片封装体的制造方法 | |
| CN110970362A (zh) | 芯片封装体的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |