CN103035506B - Rfldmos隔离介质层深沟槽的刻蚀方法 - Google Patents

Rfldmos隔离介质层深沟槽的刻蚀方法 Download PDF

Info

Publication number
CN103035506B
CN103035506B CN201210281659.XA CN201210281659A CN103035506B CN 103035506 B CN103035506 B CN 103035506B CN 201210281659 A CN201210281659 A CN 201210281659A CN 103035506 B CN103035506 B CN 103035506B
Authority
CN
China
Prior art keywords
silicon
deep trench
silicon dioxide
silicon nitride
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210281659.XA
Other languages
English (en)
Other versions
CN103035506A (zh
Inventor
吴智勇
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210281659.XA priority Critical patent/CN103035506B/zh
Publication of CN103035506A publication Critical patent/CN103035506A/zh
Application granted granted Critical
Publication of CN103035506B publication Critical patent/CN103035506B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种RFLDMOS隔离介质层深沟槽的刻蚀方法，包括步骤：1）刻蚀光刻对准标记区；2）生长氧化硅-氮化硅叠层；3）单晶硅回刻形成浅沟槽；4）淀积氧化硅；5）用氧化硅对氮化硅高选择比的硬掩膜干法刻蚀工艺，在单晶硅浅沟槽中形成深沟槽图形；6）用单晶硅对氧化硅和氮化硅高选择比的干法刻蚀工艺，在厚场氧区形成深沟槽。本发明通过在硅片边缘斜面区和光刻对准标记区形成ONO叠层，同时在深沟槽硬掩膜刻蚀过程中使用氧化膜对氮化膜高选择比的工艺，在深沟槽刻蚀中使用单晶硅对介质膜高选择比的工艺，有效避免了深沟槽干法刻蚀后硅片边缘斜面区和光刻对准标记区出现硅尖刺缺陷。

Description

RFLDMOS隔离介质层深沟槽的刻蚀方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种RFLDMOS隔离介质层深沟槽的刻蚀方法。
背景技术
在RFLDMOS（射频横向扩散型金属氧化场效应管）隔离介质层工艺中，厚场氧工艺结合了单晶硅回刻和深沟槽刻蚀工艺，使用了氧化膜-氮化膜-氧化膜这种膜层结构，导致在深沟槽硬掩膜干法刻蚀过程中，在硅片边缘斜面处以及光刻对准标记内有介质膜残留，从而在深硅沟槽干法刻蚀后，在硅片边缘斜面和光刻对准标记内出现大量的硅尖刺，如图1、2所示，经过后续的湿法清洗后，在硅片的表面图形上就会形成大量的硅颗粒缺陷，这些缺陷导致工艺无法大量生产。
发明内容
本发明要解决的技术问题是提供一种RFLDMOS隔离介质层深沟槽的刻蚀方法，它可以避免深沟槽刻蚀后，在硅片边缘斜面和光刻对准标记内出现硅尖刺。
为解决上述技术问题，本发明的RFLDMOS隔离介质层深沟槽的刻蚀方法，包括以下步骤：
1）在硅片的划片槽内刻蚀出零层光刻对准标记区；
2）依次生长二氧化硅膜和氮化硅膜；
3）单晶硅回刻，在厚场氧区的深沟槽区域上面形成单晶硅浅沟槽；
4）淀积二氧化硅硬掩膜；
5）用二氧化硅对氮化硅高选择比的硬掩膜干法刻蚀工艺，在单晶硅浅沟槽中形成深沟槽图形；
6）用单晶硅对二氧化硅和氮化硅高选择比的干法刻蚀工艺，在厚场氧区形成深沟槽。
本发明通过在硅片边缘斜面区和光刻对准标记中形成氧化膜-氮化膜-氧化膜叠层，并且在深沟槽硬掩膜刻蚀过程中使用氧化膜对氮化膜高选择比的工艺，在深沟槽干法刻蚀中使用单晶硅对氧化膜、氮化膜等介质膜高选择比的工艺，有效避免了深沟槽干法刻蚀过程中硅片边缘斜面区和光刻对准标记区域出现硅尖刺的缺陷，从而有助于实现RFLDMOS隔离介质层工艺量产。
附图说明
图1是硅片边缘斜面区的硅尖刺。
图2是光刻对准标记内的硅尖刺。
图3是本发明实施例的RFLDMOS隔离介质层深沟槽的刻蚀工艺流程示意图。
图中附图标记说明如下：
1：P型硅衬底
2：P型外延
3、6：二氧化硅膜
4：氮化硅膜
5：单晶硅浅沟槽
7：光刻胶
8：深沟槽
9：光刻对准标记区
10：厚场氧区
11：硅片边缘斜面区
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本实施例的RFLDMOS隔离介质层深沟槽的刻蚀方法，包括如下步骤：
步骤1，通过光刻、刻蚀和去胶等工艺，在硅片的划片槽内形成零层光刻对准标记区9,如图3（a）所示。该光刻对准标记区9的深度为
步骤2，依次淀积二氧化硅膜3、氮化硅膜4，形成氧化膜-氮化膜的叠层。
二氧化硅膜3用作热膨胀的缓冲层，厚度为氮化硅膜4不仅用作场氧的掩膜层，同时还将作为后续硬掩膜刻蚀的阻挡层和深沟槽刻蚀的掩膜层，这层氮化硅膜4在后续工艺中会渐渐损失掉，因此厚度最好在以上。
步骤3，在硅片边缘斜面区11、光刻对准标记区9和部分厚场氧区10涂布光刻胶，通过光刻和单晶硅回刻，在厚场氧区10的深沟槽8区域上面形成单晶硅浅沟槽5，如图3（b）所示。
单晶硅浅沟槽5用于防止后续场氧的空洞在化学机械研磨工艺中暴露出来，影响后续工艺。该单晶硅浅沟槽5的深度最好在再深会对光刻和热氧化工艺造成工艺难度。
步骤4，淀积二氧化硅膜6，作为后续深沟槽干法刻蚀的硬掩膜，如图3（c）所示。
二氧化硅膜6的厚度只要足够阻挡深沟槽刻蚀就行，在本实施例中，厚度最好在以上。完成本步淀积后，在硅片边缘斜面区11和光刻对准标记区9形成氧化膜-氮化膜-氧化膜三层结构。
步骤5，通过光刻和氧化硅膜对氮化硅膜高选择比的硬掩膜干法刻蚀工艺，在单晶硅浅沟槽5中形成深沟槽图形，如图3（d）所示。刻蚀条件为：30～60豪托中等气压，功率300～500瓦，刻蚀气体主要以C4F6或C4F8为主，可以辅助掺入Ar、O2等气体，以适当增加刻蚀速率。
这种刻蚀工艺能达到氧化硅膜对氮化硅膜的极高选择比（一般能做到25:1或更高），在器件区深沟槽8顶部不会由于硬掩膜干法刻蚀过刻而出现凹凸不平，在硅片边缘斜面区11和光刻对准标记区9的氮化膜几乎没有损耗，从而给后续深沟槽刻蚀提供了足够的阻挡层。
步骤6，用单晶硅对介质膜（氧化硅膜和氮化硅膜）高选择比的刻蚀工艺，在厚场氧区10形成3～4μm深的深沟槽8，如图3（e）所示。刻蚀条件为：30～50豪托中等气压，上部电极功率900～1500瓦，下部电极功率50～90瓦，刻蚀气体以SF6和O2为主，适当加入CHF3增加对介质膜的刻蚀选择比（一般在20:1到25:1之间）。
该深沟槽8在后续热氧化后形成厚场氧层。由于有足够的氧化硅硬掩膜，因此下部的氮化硅膜能够充分阻挡后续化学机械研磨。而在硅片边缘斜面区11和光刻对准标记区9，由于步骤5的硬掩膜刻蚀工艺完成后留有足够的氮化膜（以上），因此，能够阻挡深沟槽的刻蚀，在深沟槽刻蚀完成后，不会产生硅尖刺。

Claims (10)

1.RFLDMOS隔离介质层深沟槽的刻蚀方法，其特征在于，包括以下步骤：
1)在硅片的划片槽内刻蚀出零层光刻对准标记区；
2)依次生长二氧化硅膜和氮化硅膜；
3)单晶硅回刻，在厚场氧区的深沟槽区域上面形成单晶硅浅沟槽；
4)淀积二氧化硅硬掩膜；
5)用二氧化硅对氮化硅高选择比的硬掩膜干法刻蚀工艺，在单晶硅浅沟槽中形成深沟槽图形；
6)用单晶硅对二氧化硅和氮化硅高选择比的干法刻蚀工艺，在厚场氧区形成深沟槽。
2.根据权利要求1所述的方法，其特征在于，所述光刻对准标记区的深度为
3.根据权利要求1所述的方法，其特征在于，步骤2)，所述二氧化硅膜的厚度为100～氮化硅膜的厚度为以上。
4.根据权利要求1所述的方法，其特征在于，步骤3)，所述单晶硅浅沟槽的深度为4～
5.根据权利要求1所述的方法，其特征在于，步骤4)，所述二氧化硅硬掩膜的厚度为以上。
6.根据权利要求1所述的方法，其特征在于，步骤5)，刻蚀条件为：气压30～60毫托，功率300～500瓦，刻蚀气体包括C4F6或C4F8。
7.根据权利要求6所述的方法，其特征在于，步骤5)，刻蚀气体中含有辅助气体Ar或O2。
8.根据权利要求1或7所述的方法，其特征在于，步骤5)，二氧化硅对氮化硅的选择比为25:1以上。
9.根据权利要求1所述的方法，其特征在于，步骤6)，刻蚀条件为：气压30～50豪托，上部电极功率900～1500瓦，下部电极功率50～90瓦，刻蚀气体包括SF6和O2。
10.根据权利要求1或9所述的方法，其特征在于，步骤6)，单晶硅对二氧化硅和氮化硅的刻蚀选择比为20:1～25:1。
CN201210281659.XA 2012-08-09 2012-08-09 Rfldmos隔离介质层深沟槽的刻蚀方法 Active CN103035506B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210281659.XA CN103035506B (zh) 2012-08-09 2012-08-09 Rfldmos隔离介质层深沟槽的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210281659.XA CN103035506B (zh) 2012-08-09 2012-08-09 Rfldmos隔离介质层深沟槽的刻蚀方法

Publications (2)

Publication Number Publication Date
CN103035506A CN103035506A (zh) 2013-04-10
CN103035506B true CN103035506B (zh) 2015-10-14

Family

ID=48022291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210281659.XA Active CN103035506B (zh) 2012-08-09 2012-08-09 Rfldmos隔离介质层深沟槽的刻蚀方法

Country Status (1)

Country Link
CN (1) CN103035506B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104281020A (zh) * 2013-07-08 2015-01-14 无锡华润上华科技有限公司 一种改善光刻对位能力的方法
CN103935953B (zh) * 2014-04-25 2016-04-13 上海先进半导体制造股份有限公司 复合腔体及其形成方法
CN105700076B (zh) * 2016-01-19 2019-01-25 中国电子科技集团公司第二十三研究所 一种光波导屏蔽层的刻蚀方法
CN106128952A (zh) * 2016-07-27 2016-11-16 上海华虹宏力半导体制造有限公司 改善晶圆边缘缺陷的方法以及mos晶体管
CN110176501A (zh) * 2019-05-30 2019-08-27 深圳市美浦森半导体有限公司 一种mps结构工艺碳化硅二极管的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527374A (zh) * 2003-02-18 2004-09-08 Ħ��������˾ 半导体组件的制造方法
CN101996934A (zh) * 2009-08-20 2011-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法
CN102468128A (zh) * 2010-11-09 2012-05-23 上海华虹Nec电子有限公司 深沟槽多晶硅形成方法
CN102522363A (zh) * 2011-12-22 2012-06-27 上海华虹Nec电子有限公司 深槽隔离结构的制造方法
CN102610490A (zh) * 2011-01-19 2012-07-25 上海华虹Nec电子有限公司 一种用于超级结的沟槽制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667226B2 (en) * 2000-12-22 2003-12-23 Texas Instruments Incorporated Method and system for integrating shallow trench and deep trench isolation structures in a semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527374A (zh) * 2003-02-18 2004-09-08 Ħ��������˾ 半导体组件的制造方法
CN101996934A (zh) * 2009-08-20 2011-03-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102468128A (zh) * 2010-11-09 2012-05-23 上海华虹Nec电子有限公司 深沟槽多晶硅形成方法
CN102610490A (zh) * 2011-01-19 2012-07-25 上海华虹Nec电子有限公司 一种用于超级结的沟槽制造方法
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法
CN102522363A (zh) * 2011-12-22 2012-06-27 上海华虹Nec电子有限公司 深槽隔离结构的制造方法

Also Published As

Publication number Publication date
CN103035506A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
US20160233105A1 (en) Method of forming a trench in a semiconductor device
CN103377912B (zh) 浅沟槽隔离化学机械平坦化方法
CN104347346A (zh) 不同结构的深沟槽平坦化方法
CN102222636A (zh) 浅沟槽隔离的制作方法
CN105633070B (zh) 一种半导体器件及其制作方法
CN103227143B (zh) 浅沟槽隔离工艺
KR100714287B1 (ko) 반도체 소자의 패턴 형성방법
CN102376621A (zh) 浅槽隔离结构的制作方法
CN106856189A (zh) 浅沟槽隔离结构及其形成方法
CN101800172B (zh) 一种自对准多晶硅浮栅的制作方法
CN103996603A (zh) 自对准双层图形半导体结构的制作方法
CN104851834A (zh) 一种半导体器件的制备方法
CN104637799B (zh) 全自对准高密度沟槽栅场效应半导体器件制造方法
CN107768375A (zh) 一种***栅的栅极形成方法
CN104538360B (zh) 一种闪存的存储单元栅极制备方法
CN104538366B (zh) 一种或非门闪存存储器及其制作方法
CN103928290A (zh) 晶圆边缘的刻蚀方法
CN102543713B (zh) 一种氧化硅栅极补偿隔离区刻蚀的方法
CN103531473B (zh) 氧化硅及氮化硅双层复合侧墙的刻蚀方法
CN102226988B (zh) 双沟槽隔离结构的形成方法
CN103354205B (zh) 提高多晶硅栅极刻蚀工艺稳定性的方法
CN104103571A (zh) 浅沟槽隔离结构的形成方法
CN104299899A (zh) 间隔层双曝光刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140116

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140116

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant