CN102346454A - 可编程控制器以及总线变换器 - Google Patents
可编程控制器以及总线变换器 Download PDFInfo
- Publication number
- CN102346454A CN102346454A CN2011100702513A CN201110070251A CN102346454A CN 102346454 A CN102346454 A CN 102346454A CN 2011100702513 A CN2011100702513 A CN 2011100702513A CN 201110070251 A CN201110070251 A CN 201110070251A CN 102346454 A CN102346454 A CN 102346454A
- Authority
- CN
- China
- Prior art keywords
- bus
- request
- cpu element
- auxiliary unit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Programmable Controllers (AREA)
Abstract
本发明提供一种可编程控制器以及总线变换器,其经由速度不同的总线在功能单元之间进行高效的通信。该可编程控制器具有:CPU单元;辅助单元,其由CPU单元进行控制;第1基本单元,其具有第1总线,在第1总线上安装辅助单元;第2基本单元,其具有比第1总线高速的第2总线,在第2总线上安装CPU单元;以及总线变换器,其与第1总线和第2总线连接,对在CPU单元和辅助单元之间发送/接收的控制数据进行转发,总线变换器在接收到请求时,针对每个请求生成ID,并将ID发送回CPU单元,CPU单元如果接收到ID,则不必等待接收与已发送的请求对应的响应,而执行经由第2总线进行的下一个请求的发送。
Description
技术领域
本发明涉及一种对工业用设备等受控装置进行控制的可编程控制器以及总线变换器。
背景技术
当前,在可编程控制器(以下简称为PLC)中,具有在基本单元中安装大于或等于1个功能单元的结构。作为功能单元,除了对PLC整体进行控制的CPU单元之外,还有与PLC的控制目的相对应而选择的模拟输入单元、模拟输出单元、温度控制单元、以及动作控制器单元等。将上述除CPU单元之外的功能单元统称为辅助单元。CPU单元经由基本单元所具有的总线与辅助单元之间进行通信,执行辅助单元的控制。
另外,基本单元可以进行增设(例如参照专利文献1、专利文献2、专利文献3、专利文献4),通过增设基本单元,可以应对用于安装辅助单元的槽的不足,以及使基本单元之间的距离增加,从而对设置在远处的受控装置进行控制。以下,对于具有多个基本单元的PLC,将安装有CPU单元的基本单元称为主基本单元,将增设在主基本单元上并相对于主基本单元随动地进行动作的基本单元,称为增设基本单元。
专利文献1:日本特开2000-47766号公报
专利文献2:日本特开平6-124103号公报
专利文献3:日本特开平7-311605号公报
专利文献4:日本特开平4-373002号公报
发明内容
并且,CPU单元的处理速度越快且总线越高速,就可以进行更高速的控制。因此,PLC制造商为了提供性能更好的产品,而开发具有更高速的总线的基本单元。另一方面,在每次具有更高速的总线的基本单元发售时都要将构成PLC的辅助单元换购为与高速总线对应的辅助单元这一点,对于用户而言负担很大。因此,如果可以将具有高速总线的主基本单元和用于已有辅助单元且总线速度低于主基本单元的增设基本单元连接并进行使用,以可以使用并非对应于高速总线的已有的辅助单元,则会很便利。
但是,如果单纯将高速总线和低速总线连接,则存在使PLC整体性能降低至低速总线的性能的问题。例如根据专利文献4中公开的技术,主基本单元上的CPU单元在访问低速总线的情况下,将总线时钟降低后进行访问。
本发明就是鉴于上述情况而提出的,其目的在于,得到一种PLC以及总线变换器,其可以经由速度不同的总线在功能单元之间进行高效的通信。
为了解决上述课题,达到目的,本发明的特征在于,具有:CPU单元;辅助单元,其由所述CPU单元进行控制;第1基本单元,其具有第1总线,在所述第1总线上安装所述辅助单元;第2基本单元,其具有比所述第1总线高速的第2总线,在所述第2总线上安装所述CPU单元;以及总线变换器,其与所述第1总线和所述第2总线连接,对在所述CPU单元和所述辅助单元之间发送/接收的控制数据进行转发,所述总线变换器在接收到所述CPU单元发送出的针对所述辅助单元的请求时,针对每个请求生成ID,并将所述生成的ID发送回所述CPU单元,所述CPU单元如果接收到所述ID,则不必等待接收与所述已发送的请求对应的来自所述辅助单元的响应,而执行经由所述第2总线进行的下一个请求的发送。
发明的效果
根据本发明,由于总线变换器在经由第2总线将请求接收完毕后,不等待响应转发就将ID回送,CPU单元在接收到ID后就可以利用第2总线,而不必等待接收利用与第2总线相比低速的第1总线进行的响应,所以具有下述效果,即,可以经由速度不同的总线在功能单元之间进行高效的通信。
附图说明
图1是表示实施方式1的PLC的结构的图。
图2是说明实施方式1的总线变换器的结构的图。
图3是说明CPU单元经由外部总线进行的通信所涉及的动作的流程图。
图4是说明总线变换器进行的转发动作的流程图。
图5是说明总线变换器进行的转发动作中对请求进行转发的动作的框图。
图6是说明总线变换器进行的转发动作中对结果数据进行转发的动作的框图。
图7是详细说明结果数据转发处理的流程图。
图8是用于说明实施方式1的PLC的效果的时序图。
图9是表示实施方式2的PLC的结构的图。
图10是说明实施方式2的总线变换器的结构的图。
图11是说明实施方式2的总线变换器进行的结果数据转发处理的流程图。
图12是表示实施方式3的PLC的结构的图。
图13是说明实施方式3的总线变换器的结构的图。
图14是说明CPU单元经由外部总线进行的通信所涉及的动作的流程图。
图15是说明结果数据转发处理的流程图。
图16是说明基本单元之间的连接和总线变换器所具有的第1总线I/F的结构的图。
图17是说明第1总线I/F接收请求时的动作的流程图。
图18是说明实施方式5的PLC的结构的图。
具体实施方式
下面,基于附图,详细说明本发明所涉及的可编程控制器(PLC)以及总线变换器的实施方式。此外,本发明并不被本实施方式所限定。
实施方式1
图1是表示本发明所涉及的实施方式1的PLC的结构的图。
如图所示,PLC 100通过将主基本单元1和增设基本单元2a、2b利用外部总线3连接而构成。主基本单元1具有CPU单元13、4个辅助单元12、以及增设总线接口(I/F)14,上述各个构成要素利用内部总线11彼此连接。
增设基本单元2a具有4个辅助单元22a和总线变换器23a,上述各个构成要素利用内部总线21a彼此连接。相同地,增设基本单元2b具有4个辅助单元22b和总线变换器23b,上述各个构成要素利用内部总线21b彼此连接。
此外,与主基本单元1连接的增设基本单元的数量只要大于或等于1个即可,可以是任意的。另外,基本单元1、2a、2b各自所具有的辅助单元12、22a、22b的数量只要大于或等于1个即可,可以是任意的。此外,由于增设基本单元2a以及增设基本单元2b为相同的结构,所以下面在进行与增设基本单元相关的说明时,有时仅以增设基本单元2a为代表进行说明。
增设总线I/F 14是用于将内部总线11和外部总线3连接的接口。总线变换器23a是用于将外部总线3和内部总线21a连接的接口。
CPU单元13通过与PLC 100所具有的辅助单元12、22a、22b之间进行控制数据的发送/接收,由此对辅助单元12、22a、22b进行控制。具体地说,CPU单元13经由内部总线11向辅助单元12发送请求。从CPU单元13接收到请求的辅助单元12在执行所请求的动作后,将与请求对应的结果数据(响应)经由内部总线11向CPU单元13发送。例如在辅助单元12为温度控制单元的情况下,作为请求而存在设定受控装置的温度的请求。接收到该请求的温度控制单元,在将目标温度设定为所请求的温度后,发送用于通知设定完毕的结果数据。另外,作为请求的其他例子,在辅助单元12为模拟输入单元的情况下,存在读出输入值的请求。接收到该请求的模拟输入单元读出输入值,将读出的输入值作为结果数据而发送。相同地,CPU单元13经由增设总线I/F 14、外部总线3、总线变换器23a、以及内部总线21a,向辅助单元22a发送请求。辅助单元22a将与请求对应的结果数据向CPU单元13发送。
作为内部总线11,采用与内部总线21a以及内部总线21b相比更高速的总线。并且,外部总线3是与内部总线11速度相同且采用相同传送方式的总线。
在这里,如果由请求和结果数据构成事务(transaction),则内部总线21a的性能成为瓶颈,产生无法进行高效通信的问题。即,CPU单元13以及辅助单元12无论是否可以进行比增设基本单元2a更高速的动作,在对增设基本单元2a进行访问的期间,都不得不直至该访问结束为止进行待机。因此,在实施方式1中,在总线变换器23a经由外部总线3对请求接收完毕后,不等待结果数据的转发,就释放外部总线3。由此,CPU单元13可以进行下一个通信,而不必等待直至接收到结果数据,可以进行高效的通信。
具体地说,总线变换器23a在每次接收请求时发行ID,并将所发行的ID发送回去。另外,由请求和ID构成事务。由于ID发行是与由作为访问目标的辅助单元22a发送结果数据相比更高速地执行的,另外,所发行的ID不经由低速的内部总线21a进行传送,所以CPU单元13可以与接收结果数据相比更早地接收ID。其结果,外部总线3的占用时间、换言之CPU单元13的待机时间缩短。
图2是说明实施方式1的总线变换器23a的结构的图。如图所示,总线变换器23a具有控制部24、第1总线I/F 25、第2总线I/F 26、总线变换部27、ID管理部28、以及缓存器29。
第1总线I/F 25是用于经由外部总线3与主基本单元1进行通信的接口。第2总线I/F 26是用于经由内部总线21a与辅助单元22a进行通信的接口。总线变换部27对外部总线3和内部总线21a之间的传送方式进行变换。例如,如果使外部总线3采用串行传送方式,使内部总线21a采用并行传送方式,则总线变换部27将从内部总线21a接收到的并行数据变换为串行数据,并向控制部24发送。另外,总线变换部27将从控制部24接收到的串行数据变换为并行数据,并向第2总线I/F 26发送。
控制部24使用ID管理部28及缓存器29,执行经由第1总线I/F 25接收的请求、以及经由第2总线I/F 26和总线变换部27接收的结果数据的转发。
ID管理部28针对每个总线变换器23a接收到的请求发行ID。此外,ID是可以将CPU单元13已经发行的请求相互区分的标识符。
在缓存器29中,确保请求存储区域29-1和结果存储区域29-2。在请求存储区域29-1中,将经由外部总线3接收到的请求与ID相关联并按照FIFO方式暂时存储,在结果存储区域29-2中,将经由内部总线21a接收到的结果数据与ID相关联并按照FIFO方式暂时存储。存储在请求存储区域29-1中的请求,被依次向辅助单元22a发送,存储在结果存储区域29-2中的结果数据,通过控制部24被依次向CPU单元13发送。
下面,说明实施方式1的PLC 100的通信所涉及的动作。图3是说明CPU单元13经由外部总线3进行的通信所涉及的动作的流程图。如图所示,CPU单元13经由外部总线3向作为访问目标的辅助单元22(辅助单元22a、辅助单元22b)发送请求(步骤S1)。从作为访问目标的辅助单元22所具有的总线变换器23(总线变换器23a、总线变换器23b)将ID发送回来,CPU单元13接收该ID(步骤S2)。然后,CPU单元13对结果数据的接收进行监视(步骤S3),在没有接收到结果数据的情况下(步骤S3,否),转移至步骤S1,向其他访问所涉及的辅助单元22发送请求。在接收到结果数据的情况下(步骤S3,是),CPU单元13基于附加在所接收到的结果数据中的ID,与已发送的请求进行关联,并进行结果数据的处理(步骤S4)。在步骤S4后,转移至步骤S1,CPU单元13向其他访问所涉及的辅助单元22发送请求。
图4是说明总线变换器23a进行的转发动作的流程图,图5是说明上述转发动作中的对请求进行转发的动作的框图,图6是说明上述转发动作中的对结果数据进行转发的动作的框图。
首先,在控制部24对从外部总线3接收的请求进行识别后(步骤S11),控制部24向ID管理部28请求发行ID(步骤S12)。然后,如果发行了ID,则控制部24将所发行的ID经由外部总线3向CPU单元13发送回去(步骤S13),控制部24将接收到的请求的内容与ID相关联,并存储在请求存储区域29-1中(步骤S14)。此外,在从外部总线3连续地接收到请求的情况下,控制部24在每次接收请求时,重复步骤S11~步骤S14的动作,将所接收到的请求积蓄在请求存储区域29-1中。
然后,控制部24将存储在请求存储区域29-1中的请求,经由内部总线21a向辅助单元22a发送(步骤S15)。然后,控制部24将从辅助单元22a返回的结果数据与ID相关联,并存储在结果存储区域29-2中(步骤S16)。然后,控制部24执行结果数据转发处理(步骤S17)并转移至步骤S11,其中,该结果数据转发处理是指将存储在结果存储区域29-2中的结果数据与所对应的ID一起向CPU单元13发送。
图7是详细说明结果数据转发处理的流程图。此外,在实施方式1中,总线变换器23a针对外部总线3,基于CSMA/CD(CarrierSense Multiple Access with Collision Detection)方式发送结果数据。CSMA/CD方式在总线协调方式中可以比较简单地安装。
如图7所示,首先,控制部24对外部总线3是否空闲进行判断(步骤S21)。外部总线3不空闲的情况包含CPU单元13正在执行请求发送、ID接收、结果数据接收的情况。在外部总线3不空闲的情况下(步骤S21,否),通过重复执行步骤S21而待机至外部总线3空闲为止。在外部总线3空闲的情况下(步骤S21,是),控制部24开始将存储在结果存储区域29-2中的结果数据与所对应的ID一起向CPU单元13发送(步骤S22)。控制部24监视在结果数据的发送中外部总线3是否与其他访问发生冲突(步骤S23),在检测到访问冲突时(步骤S23,是),转移至步骤S21,待机至冲突消除为止。此外,在因访问冲突而使发送中断的情况下,如果冲突消除(步骤S21,是),则控制部24从1个结果数据的开头开始发送,而不是从1个结果数据的被中断的部分开始发送。
如果没有检测到在外部总线3中存在访问冲突(步骤S23,否),将1个结果数据发送完毕(步骤S24),则控制部24转移至步骤S21,对外部总线3是否空闲进行判断,以用于对存储在结果存储区域29-2中的下一个结果数据进行发送。
如上述所示,将接收到的结果数据暂时存储在结果存储区域29-2中,以不妨碍CPU单元13对外部总线3的使用的方式,预估外部总线3空闲的时刻,将暂时存储在结果存储区域29-2中的结果数据依次进行发送。
下面,说明如上述所示进行动作的PLC 100的效果。图8是用于说明实施方式1的PLC 100的效果的时序图。在图8中,从上方开始依次示出外部总线3、总线变换器23a、内部总线21a、总线变换器23b、内部总线21b的通信状态。如图所示,在主基本单元1和增设基本单元2a之间的请求发送和ID回送完毕后,外部总线3被释放,执行主基本单元1的请求的发送和增设基本单元2b的ID的回送。在此期间,进行对比外部总线3低速的内部总线21a的访问。在从接收来自增设基本单元2b的ID至接收来自增设基本单元2a的结果数据为止的期间,还可以进行其他的访问。如上述所示,根据本实施方式1,由请求和ID构成事务,CPU单元13不必待机至低速的总线访问完毕为止,就可以利用高速的外部总线3以及内部总线11执行其他访问。
如以上说明所示,根据本发明的实施方式1,由于总线变换器23构成为,在接收到CPU单元13发送出的针对辅助单元22的请求时,针对每个请求生成ID,并将生成的ID发送回CPU单元13,如果CPU单元接收到ID,则经由内部总线11(或者,内部总线11以及外部总线3)执行下一个请求的发送,而不必等待接收与已发送的请求对应的来自辅助单元的结果数据,所以可以经由速度不同的总线在功能单元之间进行高效的通信。
另外,由于总线变换器23构成为,具有将辅助单元22发送出的结果数据暂时存储的结果存储区域29-2,将暂时存储在结果存储区域29-2中的结果数据向CPU单元13发送,所以可以在外部总线3空闲之前,将结果数据暂时存储在结果存储区域29-2中,因此,总线变换器23可以不妨碍CPU单元13对外部总线3及内部总线11的使用而发送结果数据。
另外,由于总线变换器23构成为基于CSMA/CD方式将暂时存储在结果存储区域29-2中的结果数据向CPU单元13发送,所以总线变换器23可以不妨碍CPU单元13对外部总线3及内部总线11的使用而发送结果数据。另外,由于CSMA/CD方式是在总线协调方式中比较容易安装的方式,所以可以以简单的结构进行外部总线3及内部总线11的总线协调。
实施方式2
在实施方式1中,总线变换器基于CSMA/CD方式进行结果数据的转发定时调整。在实施方式2中,具有判优器(总线协调部),其对外部总线以及主基本单元内的内部总线进行总线协调。
图9是表示本发明所涉及的实施方式2的PLC的结构的图。如图所示,PLC 200通过将主基本单元1和增设基本单元2a及2b利用外部总线3连接而构成。主基本单元1除了辅助单元12、CPU单元13、增设总线I/F 14之外,还具有进行外部总线3的总线协调的判优器41。辅助单元12、CPU单元13、增设总线I/F 14、以及判优器41利用内部总线11彼此连接。
另一方面,增设基本单元2a具有辅助单元22a和总线变换器42a。另外,增设基本单元2b具有辅助单元22b和总线变换器42b。
增设基本单元2a所具有的总线变换器42a,利用REQUEST信号以及GRANT信号与判优器41连接。总线变换器42a将REQUEST信号向判优器41输出,请求总线使用权。判优器41在总线协调的结果为将总线使用权赋予总线变换器42a的情况下,向总线变换器42a输出GRANT信号。
相同地,增设基本单元2b所具有的总线变换器42b,利用REQUEST信号以及GRANT信号与判优器41连接。总线变换器42b将REQUEST信号向判优器41输出,请求总线使用权。判优器41在总线协调的结果为将总线使用权赋予总线变换器42b的情况下,向总线变换器42b输出GRANT信号。
以下,关于增设基本单元,仅以增设基本单元2a为代表而进行说明。
图10是说明实施方式2的总线变换器42a的结构的图。如图所示,总线变换器42a具有控制部43、第1总线I/F 25、第2总线I/F 26、总线变换部27、ID管理部28、以及缓存器29。如图所示,控制部43与REQUEST信号以及GRANT信号连接,在将结果数据向CPU单元13发送的情况下,在使用REQUEST信号以及GRANT信号确保总线使用权后,开始发送上述结果数据。由于其他与实施方式1同名且标注相同标号的构成要素进行与实施方式1相同的动作,所以在这里省略详细的说明。
图11是说明实施方式2的总线变换器42a所涉及的结果数据转发处理的流程图。如图所示,控制部43首先输出REQUEST信号(步骤S31)。然后,控制部43判定是否接收到来自判优器41的GRANT信号(步骤S32)。在没有GRANT信号输出的情况下(步骤S32,否),控制部43重复进行步骤S32的判定。
如果接收到GRANT信号(步骤S32,是),则将结果数据与所对应的ID一起向CPU单元13发送(步骤S33),并转移至步骤S31,输出用于发送下一个结果数据的REQUEST信号。
如上述所示,根据本发明的实施方式2,由于总线变换器42a构成为,向判优器41输出REQUEST信号,在判优器41输出GRANT信号后,将结果数据向CPU单元13发送,所以可以通过与实施方式1不同的总线协调方式,使总线变换器42a不妨碍CPU单元13对外部总线3及内部总线11的使用而发送结果数据。
实施方式3
在实施方式1及实施方式2中,总线变换器相对于外部总线3作为总线主控器而动作。在实施方式3中,说明相对于外部总线3作为总线受控器动作的情况下的结构例。
图12是表示实施方式3的PLC的结构的图。如图所示,PLC 300通过将主基本单元1和增设基本单元2a及2b利用外部总线3连接而构成。主基本单元1具有辅助单元12、CPU单元51以及增设总线I/F14。辅助单元12、CPU单元51、以及增设总线I/F 14利用内部总线11彼此连接。
另一方面,增设基本单元2a具有辅助单元22a和总线变换器52a。另外,增设基本单元2b具有辅助单元22b和总线变换器52b。以下,关于增设基本单元,仅以增设基本单元2a为代表进行说明。
CPU单元51发行请求,在接收到与该请求对应的ID后,通过在期望的定时向作为请求发行目标的增设基本单元所具有的总线变换器52(总线变换器52a或者总线变换器52b)发送结果数据确认,从而从作为对象的总线变换器52读出结果数据。此外,结果数据确认中附加有读出对象的结果数据的ID。
图13是说明实施方式3的总线变换器52a的结构的图。如图所示,总线变换器52a具有控制部53、第1总线I/F 25、第2总线I/F 26、总线变换部27、ID管理部28、以及缓存器54。在缓存器54中确保有请求存储区域29-1以及结果存储区域54-2。控制部53如果从CPU单元51接收到结果数据确认,则将与所附加的ID对应的结果数据从结果存储区域54-2中读出,将所读出的结果数据与ID一起向CPU单元51发送。此外,在实施方式1及实施方式2中,结果存储区域29-2按照FIFO的方式存储结果数据,但本实施方式3的结果存储区域54-2并不是基于FIFO方式进行读出,而是可以读出期望的数据。
图14是说明CPU单元51经由外部总线3进行的通信所涉及的动作的流程图。如图所示,CPU单元51经由外部总线3向作为访问目标的辅助单元22(辅助单元22a或者辅助单元22b)发送请求(步骤S41)。从作为访问目标的辅助单元22所具有的总线变换器52将ID发送回来,CPU单元51接收该ID(步骤S42)。然后,CPU单元51发送结果数据确认(步骤S43)。然后,CPU单元51接收该结果数据,对所接收到的结果数据进行数据处理(步骤S44)。在步骤S44后,CPU单元51转移至步骤S41,进行下一次访问。此外,CPU单元51也可以与多次访问所涉及的量相应地持续执行步骤S41及步骤S42的动作,在上述步骤S41及步骤S42的反复动作结束后,执行步骤S43及步骤S44的动作。
图15是说明结果数据转发处理的流程图。如图所示,如果控制部53接收到结果数据确认(步骤S51),则从结果存储区域54-2读出所对应的结果数据,将读出的结果数据与ID一起向CPU单元51发送(步骤S52)。然后,控制部53等候接收新的结果数据确认,转移至步骤S51。
如上述所示,根据本发明的实施方式3,由于CPU单元51构成为在任意定时读出暂时存储于结果存储区域54-2中的结果数据,所以也可以构成为使总线变换器52作为总线受控器动作。
实施方式4
实施方式1~3的外部总线3也可以构成为,能够在增设基本单元之间以菊花链状连接。在实施方式4中,作为一个例子,说明可以将实施方式1的外部总线3以菊花链状连接的结构。
图16是说明基本单元之间的连接和总线变换器23所具有的第1总线I/F 25的结构的图。如图所示,实施方式4的PLC 400构成为将主基本单元1和增设基本单元2a经由增设总线I/F 14以及总线变换器23a所具有的第1总线I/F 25,以一对一的方式利用外部总线3进行连接,将增设基本单元2a和增设基本单元2b经由总线变换器23a所具有的第1总线I/F 25以及总线变换器23b所具有的第1总线I/F25,以一对一的方式利用外部总线3进行连接。即,增设基本单元2a、2b以菊花链状与主基本单元1连接。
另外,各增设基本单元所具有的第1总线I/F 25还具有请求转发部61。请求转发部61基于经由外部总线3接收到的请求的发送目标是否为经由内部总线21与本增设基本单元2连接的辅助单元22,确定是否向后段的增设基本单元转发。
通常,CPU单元13在PLC 400启动时等,检测所连接的增设基本单元2的连接关系,将每个增设基本单元2所固有的标识号码登录到CPU单元13内的管理表中。每个增设基本单元2的标识号码是例如根据增设基本单元2所具有的设定插脚等赋予的。CPU单元13在经由外部总线3发送请求时,在该请求中附加作为访问目标的辅助单元22所属的增设基本单元2的标识号码。请求转发部61通过将本增设基本单元2的标识号码和所接收到的请求中附带的标识号码进行比较,由此判定与本增设基本单元2连接的辅助单元22是否为访问对象。
此外,所谓后段的增设基本单元,是指在连接有多个增设基本单元2的情况下,与本增设基本单元2连接,并连接在距离主基本单元1较远侧的增设基本单元2。例如如果以增设基本单元2a为基准,则由于增设基本单元2b与增设基本单元2a连接,并连接在距离主基本单元1较远侧,所以增设基本单元2b被称为后段的增设基本单元。
图17是说明第1总线I/F 25接收请求时的动作的流程图。如图所示,首先,如果第1总线I/F 25接收到请求(步骤S61),则请求转发部61对本增设基本单元2(更准确地说,经由内部总线21与本增设基本单元2连接的辅助单元22)是否为访问对象进行判定(步骤S62)。在本增设基本单元2为访问对象的情况下(步骤S62,是),请求转发部61向控制部24发送所接收到的请求(步骤S63),接收请求时的动作结束。在本增设基本单元2不是访问对象的情况下(步骤S62,否),请求转发部61向后段的增设基本单元2转发所接收到的请求(步骤S64),结束接收请求时的动作。
如上述所示,根据本发明的实施方式4,由于构成为总线变换器23利用外部总线3以菊花链状连接,总线变换器23各自在从CPU单元13接收到请求时,在所接收到的请求的发送目标不是经由内部总线21与本总线变换器23连接的辅助单元22的情况下,将所接收到的请求向后段的总线变换器23转发,在所接收到的请求的发送目标是经由内部总线21与本总线变换器23连接的辅助单元22的情况下,不将接收到的请求向后段的总线变换器23转发,所以可以防止请求的不必要的转发,并且可以防止使后段的总线变换器23执行不必要的动作。
实施方式5
在实施方式1~4的说明中,将总线变换器作为增设基本单元所具有的部件进行了说明,但也可以使总线变换器和增设基本单元作为独立的单元而构成。
图18是说明实施方式5的PLC的结构的图。如图所示,PLC 500构成为具有主基本单元1、多个增设基本单元4(在这里为增设基本单元4a、增设基本单元4b)、以及总线变换器71。总线变换器71利用外部总线3与主基本单元1连接。另外,总线变换器71利用外部总线5与增设基本单元4a及增设基本单元4b连接。
增设基本单元4a具有:内部总线21a,其将多个辅助单元22a连接;以及增设总线I/F 72a,其用于将内部总线21a和外部总线5连接。相同地,增设基本单元4b具有:内部总线21b,其将多个辅助单元22b连接;以及增设总线I/F 72b,其用于将内部总线21b和外部总线5连接。外部总线5是总线速度低于外部总线3的总线,例如采用与内部总线21a或内部总线21b的总线速度相同、传送方式相同的总线。总线变换器71连接外部总线3和外部总线5,执行安装在主基本单元1上的CPU单元13和安装在增设基本单元4(增设基本单元4a、增设基本单元4b)上的辅助单元22(辅助单元22a、辅助单元22b)之间的数据转发。
此外,作为总线变换器71,也可以采用实施方式1~4中说明的任意结构。外部总线5与第2总线I/F 26连接。
如上述所示,可以将总线变换器和增设基本单元作为独立的单元而构成。如果将总线变换器和增设基本单元作为独立的单元而构成,则即使在用户导入总线速度为高速的主基本单元1或外部总线3后,作为增设基本单元4a、增设基本单元4b、以及外部总线5,用户也可以有效地使用已经拥有的硬件资源,因此,用户的便利性提高。
此外,在实施方式1~5中,说明了CPU单元为请求的发送源的情况,但在作为主基本单元1所具有的辅助单元12而包含动作CPU单元的情况下,也可以以使该动作CPU单元也成为请求的发送源的方式构成。
工业实用性
如上述所示,本发明所涉及的可编程控制器以及总线变换器,适用于对工业用设备等受控装置进行控制的可编程控制器以及总线变换器。
Claims (8)
1.一种可编程控制器,其特征在于,具有:
CPU单元;
辅助单元,其由所述CPU单元进行控制;
第1基本单元,其具有第1总线,在所述第1总线上安装所述辅助单元;
第2基本单元,其具有比所述第1总线高速的第2总线,在所述第2总线上安装所述CPU单元;以及
总线变换器,其与所述第1总线和所述第2总线连接,对在所述CPU单元和所述辅助单元之间发送/接收的控制数据进行转发,
所述总线变换器在接收到所述CPU单元发送出的针对所述辅助单元的请求时,针对每个请求生成ID,并将所述生成的ID发送回所述CPU单元,
所述CPU单元如果接收到所述ID,则不必等待接收与所述已发送的请求对应的来自所述辅助单元的响应,而执行经由所述第2总线进行的下一个请求的发送。
2.根据权利要求1所述的可编程控制器,其特征在于,
所述总线变换器如果接收到所述辅助单元针对所述CPU单元发送出的响应,则将所述接收到的响应以及与所述接收到的响应对应的请求的ID一起向所述CPU单元转发,
所述CPU单元如果接收到所述辅助单元发送出的响应,则基于与所述响应一起接收到的ID,进行与所述已发送的请求之间的关联。
3.根据权利要求2所述的可编程控制器,其特征在于,
所述总线变换器具有将所述辅助单元发送出的响应暂时存储的响应存储区域,将暂时存储在所述响应存储区域中的响应向所述CPU单元发送。
4.根据权利要求3所述的可编程控制器,其特征在于,
所述总线变换器基于CSMA/CD方式,将暂时存储在所述响应存储区域中的响应向所述CPU单元发送。
5.根据权利要求3所述的可编程控制器,其特征在于,
还具有对所述第2总线进行总线协调的总线协调部,
所述总线变换器对所述总线协调部请求访问许可,在取得所述访问许可后,将暂时存储在所述响应存储区域中的响应向所述CPU单元发送。
6.根据权利要求1所述的可编程控制器,其特征在于,
所述总线变换器具有响应存储区域,其暂时存储所述辅助单元发送出的响应,
所述CPU单元在任意的定时读出暂时存储于所述响应存储区域中的响应。
7.根据权利要求1至6中任一项所述的可编程控制器,其特征在于,
具有多个所述总线变换器,并且多个所述总线变换器利用所述第2总线以菊花链状连接,
各个所述总线变换器在从所述CPU单元经由所述第2总线接收到请求时,在所述接收到的请求的发送目标不是经由所述第1总线与本总线变换器连接的辅助单元的情况下,将所述接收到的请求向后段的总线变换器转发,在所述接收到的请求的发送目标是经由所述第1总线与本总线变换器连接的辅助单元的情况下,不将所述接收到的请求向所述后段的总线变换器转发。
8.一种总线变换器,其与第1基本单元的第1总线和第2基本单元的第2总线连接,对在CPU单元和辅助单元之间发送/接收的控制数据进行转发,其中,该第1基本单元具有所述第1总线,在所述第1总线上安装所述辅助单元,该第2基本单元具有比所述第1总线高速的所述第2总线,在所述第2总线上安装对所述辅助单元进行控制的所述CPU单元,
该总线变换器的特征在于,
在接收到所述CPU单元发送出的针对所述辅助单元的请求时,针对每个所述CPU单元发送出的请求生成ID,并将所述生成的ID发送回所述CPU单元,使得所述CPU单元可在接收到所述ID后,不必等待接收与所述已发送的请求对应的来自所述辅助单元的响应,而执行经由所述第2总线进行的下一个请求的发送。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010166405A JP5473817B2 (ja) | 2010-07-23 | 2010-07-23 | プログラマブルコントローラおよびバス変換器 |
JP2010-166405 | 2010-07-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102346454A true CN102346454A (zh) | 2012-02-08 |
CN102346454B CN102346454B (zh) | 2014-12-17 |
Family
ID=45545209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110070251.3A Active CN102346454B (zh) | 2010-07-23 | 2011-03-18 | 可编程控制器以及总线变换器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5473817B2 (zh) |
CN (1) | CN102346454B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115605814A (zh) * | 2020-05-19 | 2023-01-13 | 三菱电机株式会社(Jp) | 增设基础单元、控制装置、控制***及控制方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6803262B2 (ja) * | 2017-02-27 | 2020-12-23 | 川崎重工業株式会社 | 制御装置 |
JP7036069B2 (ja) * | 2019-03-15 | 2022-03-15 | オムロン株式会社 | 制御システム、中継装置、および中継プログラム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1080740A (zh) * | 1992-06-30 | 1994-01-12 | 三星航空产业株式会社 | 用于可编程逻辑控制器的高速梯形指令处理*** |
CN1153933A (zh) * | 1995-09-29 | 1997-07-09 | 松下电工株式会社 | 可编程控制器 |
JP2000047766A (ja) * | 1998-05-29 | 2000-02-18 | Omron Corp | パラレルデ―タ伝送方法および装置、パラレルバスシステムにおける衝突防止方法および装置 |
US20060236013A1 (en) * | 2005-03-15 | 2006-10-19 | Omron Corporation | Programmable controller device |
CN101105691A (zh) * | 2007-05-23 | 2008-01-16 | 深圳市合信自动化技术有限公司 | 输入输出扩展模块及可编程控制器*** |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04373002A (ja) * | 1991-06-24 | 1992-12-25 | Toshiba Corp | プログラマブルコントローラ |
JP3393434B2 (ja) * | 1992-10-12 | 2003-04-07 | オムロン株式会社 | プログラマブル・コントローラ |
JP3222010B2 (ja) * | 1994-05-19 | 2001-10-22 | 株式会社東芝 | プログラマブルコントローラ |
JP4978373B2 (ja) * | 2007-08-27 | 2012-07-18 | 富士電機株式会社 | プログラマブルコントローラ、そのcpuモジュール |
-
2010
- 2010-07-23 JP JP2010166405A patent/JP5473817B2/ja active Active
-
2011
- 2011-03-18 CN CN201110070251.3A patent/CN102346454B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1080740A (zh) * | 1992-06-30 | 1994-01-12 | 三星航空产业株式会社 | 用于可编程逻辑控制器的高速梯形指令处理*** |
CN1153933A (zh) * | 1995-09-29 | 1997-07-09 | 松下电工株式会社 | 可编程控制器 |
JP2000047766A (ja) * | 1998-05-29 | 2000-02-18 | Omron Corp | パラレルデ―タ伝送方法および装置、パラレルバスシステムにおける衝突防止方法および装置 |
US20060236013A1 (en) * | 2005-03-15 | 2006-10-19 | Omron Corporation | Programmable controller device |
CN101105691A (zh) * | 2007-05-23 | 2008-01-16 | 深圳市合信自动化技术有限公司 | 输入输出扩展模块及可编程控制器*** |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115605814A (zh) * | 2020-05-19 | 2023-01-13 | 三菱电机株式会社(Jp) | 增设基础单元、控制装置、控制***及控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102346454B (zh) | 2014-12-17 |
JP2012027728A (ja) | 2012-02-09 |
JP5473817B2 (ja) | 2014-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8719476B2 (en) | Communication system, master device and slave device, and communication method, configured to handle plural concurrent requests | |
US7305510B2 (en) | Multiple master buses and slave buses transmitting simultaneously | |
CN100595744C (zh) | 芯片上***集成电路、电子***及在其内传送数据的方法 | |
CN101378355A (zh) | 仲裁电路及其方法以及使用该仲裁电路的无线装置 | |
US20160062930A1 (en) | Bus master, bus system, and bus control method | |
US20150254198A1 (en) | Methods and apparatus related to bus arbitration within a multi-master system | |
CN104854845B (zh) | 使用高效的原子操作的方法和装置 | |
JP5583046B2 (ja) | 二重化制御装置 | |
CN1892632B (zh) | 总线***和仲裁其的方法 | |
US20140359195A1 (en) | Crossbar switch, information processing apparatus, and information processing apparatus control method | |
US6859852B2 (en) | Immediate grant bus arbiter for bus system | |
CN102346454A (zh) | 可编程控制器以及总线变换器 | |
KR20020008955A (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
US20070260793A1 (en) | Method and System for Data Transfer | |
CN100356355C (zh) | 仲裁器和仲裁方法 | |
US5787263A (en) | Method of an apparatus for controlling data transfer | |
KR102360214B1 (ko) | 실시간 공유 인터페이스를 포함하는 시스템 온 칩의 스케쥴링 방법 | |
US9213617B2 (en) | Error response circuit, semiconductor integrated circuit, and data transfer control method | |
JP2009251652A (ja) | マルチコアシステム | |
JP4151362B2 (ja) | バス調停方式、データ転送装置、及びバス調停方法 | |
KR20070080307A (ko) | Cpu의 성능 향상을 위한 버스 구조를 갖는 시스템과성능 향상방법 | |
TWI724608B (zh) | 微控制器架構及架構內資料讀取方法 | |
EP3971721A1 (en) | Information processing device | |
CN115269467B (zh) | 一种总线仲裁的方法、装置、存储介质及电子设备 | |
JPH064465A (ja) | 共通バス制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |