CN102282524B - 具有稳压电源电路的电子电路 - Google Patents

Abstract

电源稳压器电路使用反馈环路控制经过第一输出晶体管从电源输入到稳压电源输出的电流。第一输出晶体管包含在集成电路中。为了避免经过第一晶体管持续提供高电流导致集成电路的发热超过可接受水平，当监测到经过第一输出晶体管的电流超过阈值水平时，经过与第一晶体管并联但在该集成电路外部的第二输出晶体管的电流被升高。当来自集成电路内部的第一输出晶体管的部分电源电流的长期提供导致不希望的集成电路发热时，该集成电路外部的第二输出晶体管接管对该部分电流的提供。在有限的时间间隔期间，第一晶体管的电流在阈值之上是可接受的。在这个时间间隔期间，经过第二输出晶体管的电流缓慢上升以避免不可预知的稳定性问题以及过量电源噪声的产生。

Description

具有稳压电源电路的电子电路

技术领域

本发明涉及具有电源电路的电子电路、在这种电子电路中使用的集成电路以及供电方法。

背景技术

US专利No 7,106,032披露了具有两个并联输出晶体管的稳压电源电路：一个低功率输出晶体管和一个高功率输出晶体管，仅当必须提供高输出电流时，高功率输出晶体管被导通。输出晶体管为PMOS晶体管，它们的沟道并联耦合在正电源和电源电路的稳压输出之间。电源晶体管在正电源和稳压输出之间提供电压降。通过测量这个输出电压以及使用已测量的输出电压控制经过输出晶体管的电流来稳定稳压输出上的输出电压。

因此，输出晶体管耗散与过电源电压相关的功率。此外，驱动输出晶体管的反馈环路中的电路耗散功率。US专利No 7,106,032教导了通过当不需要高功率输出时仅使用低功率输出晶体管能减少后者的功率耗散。如US专利No 6,469,480所披露，这种类型的电路也能通过在稳压输出上的实际输出电压与期望输出电压之间存在较大差异时仅激活具有低驱动功率的输出晶体管来帮助阻止过冲。当实际输出电压和期望输出电压之间的这个差异较小时，两个晶体管均被激活以提供快速的响应。

电源电路可与其它电路(比如处理器、通信发射机和接收机、传感器等)集成在一起。在这种情况下，由于稳压电源电路功率耗散引起的发热可能对这种协同集成电路的操作有不利影响。

通过使用具有集成电路外部的输出晶体管的稳压电源电路，即通过仅集成稳压电源电路的控制部件，能避免或至少减少这种不利影响。这使得在集成电路和输出晶体管之间提供某种绝热是可能的。但是，因为集成电路的设计者不知道可由终端用户选择的输出晶体管的参数，并且因为在集成电路和输出晶体管之间的配线可在控制回路中引起额外的相移，所以这种解决方案会带来稳压电源电路潜在的不稳定性问题。

发明内容

本发明的目的之一是提供一种稳压电源电路，其中，通过至少部分地集成稳压电源电路减少了稳定性问题，并且其中减少了发热问题。

提供了根据权利要求1的电子电路。在此，使用第一驱动器电路控制从电源输入经过集成电路中的第一输出晶体管到达稳压电源输出的电流，以实现受控的输出电压。当对经过第一输出晶体管的电流的指示表示该电流超过阈值水平时，升高经过集成电路外部的第二输出晶体管的电流。当来自集成电路内部的第一输入晶体管的部分电源电流的持续供给引起集成电路不期望的发热时，集成电路外部的第二输出晶体管用于逐渐地接管该部分电源电流的供给。

第二驱动器电路可用于监测对由第一输出晶体管提供的电流的指示。在实施例中，第二驱动器电路可包含在集成电路中。至少在监测的电流超过阈值水平时，第二驱动器电路启动由第二输出晶体管提供的电流的上升。该上升至少持续到监测的电流下降到阈值水平以下为止。

在这个电子电路中，不需要避免第一输出晶体管暂时提供大于阈值的电流这种情况。第一输出晶体管可被设计为能够提供这种过电流，但是因为它仅需要在第二输出晶体管接管该过电流之前暂时地提供这种过电流，所以没有发热问题产生。

这种暂时容忍过电流的自由度可用于减少第二输出晶体管的不可预知的参数值对电源控制稳定性的影响，和/或减少电源噪声。这也可使得更容易满足EMC(电磁兼容性)的要求。因为第二驱动器电路启动由第二输出晶体管提供的电流的上升，所以经过第二输出晶体管的电流的改变不如经过涉及电源稳压的第一输出晶体管的电流改变快。可使用慢响应，其掩盖了第二输出晶体管参数的扩展。

在实施例中，第二驱动器电路可配置为以预定速率升高经过第二输出晶体管的电流，该速率可独立于实际的过电流。因此，可减少稳定性问题。可选地，可以使用预定的离散速率集合中的选定速率获得相同的效果。

在实施例中，第二驱动器电路可以响应于检测到经过第一输出晶体管的所指示的电流低于另一阈值水平，来启动经过第二输出晶体管的电流的减小。因此，如果不再需要来自第二输出晶体管的电流以阻止发热问题，可以将较大的“电流预算”归还第一输出晶体管，以对电源进行稳压。在实施例中，将用于启动减小的另一阈值水平与用于启动上升的阈值水平相分离。这减少了电源噪声。

在实施例中，当经过第二输出晶体管的电流减小时，可提供下拉晶体管来暂时泄流来自于第二输出晶体管的过电流。因此，即使在经过第二输出晶体管的电流被降低之前也能保证充足的用于稳压的“电流预算”。

在实施例中，第二输出晶体管的驱动器电路包括斜坡电路，其在检测到经过第一输出晶体管的所指示的电流超过阈值水平时，以预定速率逐步使经过第二输出晶体管的电流沿斜坡上升。这使得减小电源噪声是可能的。在另一实施例中，驱动器电路配置为当经过第一输出晶体管的所指示的电流在另一阈值水平(该另一阈值水平低于启动沿斜坡上升的阈值水平)之下时，逐步使经过第二输出晶体管的电流沿斜坡下降。在这个实施例中，斜坡步长的大小小于阈值水平和另一阈值水平之间的距离。这降低了电源噪声。

在实施例中，斜坡电路包括数字计数器以及应用计数器的计数值以控制来自第二输出晶体管的电流的数模转换器。在这个实施例中，驱动器电路包括比较器，配置为比较所指示的电流和阈值水平。比较器的输出使得当所指示的电流超过阈值时进行计数。

附图说明

通过使用以下附图及描述示例性实施例，这些和其它的目的与优点方面将变得明显：

图1示出了包括电源控制电路的电路；

图2示出了第一驱动器电路；

图3示出了第二驱动器电路；

图4示出了第二驱动器电路。

具体实施方式

图1示出了电子电路的实施例，该电子电路包括电源控制电路10和其他电路12。所述其他电路12从电源控制电路10接收电源输入。该电子电路部分地集成到集成电路14中。该电路的集成在这个集成电路14中的部分以虚线框表示。该电子电路具有电源输入16和稳压电源输出18，电源输入16耦合到集成电路14的电源输入端子140，稳压电源输出18耦合到集成电路14的电源输出端子142。

电源控制电路10包括第一输出晶体管100、第二输出晶体管102、下拉晶体管104、第一驱动器电路106以及第二驱动器电路108。第一输出晶体管100、下拉晶体管104、第一驱动器电路106以及第二驱动器电路108包含在集成电路14中。集成电路14可包括单个半导体衬底，在所述单个半导体衬底上实现所有这些组件，或者包括其上具有半导体层的任何其他类型的单个衬底，在所述其他类型的单个衬底上实现这些组件。第二输出晶体管102是集成电路14外部的独立晶体管。其他电路12可包含在集成电路14内部和/或外部。

以举例的方式，第一输出晶体管100是PMOS晶体管，其中源极耦合到电源输入端子140，并且漏极耦合到电源输出端子142。同样以举例的方式，第二输出晶体管102是双极型PNP晶体管，其中发射极耦合到电源输入端子140，并且集电极耦合到电源输出端子142。对于两个晶体管100、102，晶体管100、102的主电流沟道(源-漏沟道和发射极-集电极连接)因而耦合在电源输入端子140和电源输出端子142之间。下拉晶体管104是NMOS晶体管，其中源极耦合到地并且漏极耦合到电源输出端子142。虽然示出了混合双极型晶体管和MOS晶体管的特定示例，但是应该理解，每个晶体管可以是MOS晶体管或双极型晶体管，或者每个晶体管可以是多个并联的晶体管之一。然而，通过将MOS晶体管用作集成电路14中的第一输出晶体管100和下拉晶体管104，简化了集成电路14的实现。将双极型器件用作第二(外部)输出晶体管102可降低成本并且简化电子电路的构造。

第一驱动器电路106具有耦合到电源输出端子142的输入和耦合到第一输出晶体管100和下拉晶体管104的控制电极(栅极)的输出。在该实施例中，第二驱动器电路108具有耦合在第一输出晶体管100的漏极和电源输出端子142之间的电流感测输入侧以及耦合到第二输出晶体管102的控制电极(基极)的输出。

在操作中，第二输出晶体管102可用于避免由于集成电路14中持续的电能耗散引起的发热。第一驱动器电路106和第一输出晶体管100用于快速响应电源输出上负载的波动，通过调节经过第一输出晶体管100的电流来保持实质上恒定的输出电压，而不论负载电流如何变化。如果必要的电流超过某个水平(如果该水平的电流持续经过第一输出晶体管100，将引起集成电路14不期望程度的发热)，则第二驱动器电路108通过控制第二输出晶体管102以提供上升电流来进行响应，从而第一驱动器电路106和第一输出晶体管100将把经过第一输出晶体管100的电流减小相应的量到所述水平的电流或在所述水平之下的电流。在一个例子中，所述水平为80mA，并且第一驱动器电路106可驱动第一输出晶体管100以提供最高250mA。在这种情况下，为了减少经过第一电源晶体管100的电流到所述水平或在所述水平之下，第二输出晶体管用于提供最高至少170mA。

优选地，设定第一输出晶体管100和第二输出晶体管102的尺寸，以使两者均能够提供具有覆盖可能的负载电流的整个范围的大小的电流。这是因为第一输出晶体管100必须至少能在第二输出晶体管102跟随负载波动之前的时间段内响应所有的负载波动，并且第二输出晶体管102必须能提供替代电流。优选地，第一驱动器电路106和第一输出晶体管100配置为提供最高为整个电源电路被配置以提供的最大电流(该电路包括第二输出晶体管102和它的第二驱动器电路)。

因此，电路可向第一和第二输出晶体管102提供实质上相同的最大驱动能力。优选地，第二输出晶体管102的提供能力至少是整个电源电路的提供能力减去在持续施加时可能导致第一输出晶体管100的不希望程度的发热的水平。第二输出晶体管102的提供能力不需要比这高很多。

在操作中，第一驱动器电路106确定了电源输出端子142的实际输出电压和期望输出电压之间的差异。第一驱动器电路106基于这个差异驱动第一输出晶体管100的栅极电压，其具有使经过第一输出晶体管100的主电流沟道的电流改变的效果。当实际输出电压低于期望输出电压时，经过第一输出晶体管100的主电流沟道的电流被升高，当实际输出电压高于期望输出电压时，经过第一输出晶体管100的主电流沟道的电流被降低。

在操作中，第二驱动器电路108控制经过第二输出晶体管102的主电流沟道的电流。为了控制环路的稳定性，第二驱动器电路108以使得第二输出晶体管102造成的相位延迟不明显的方式来完成这个过程。

图2示出了第一驱动器电路106的实施例，第一驱动器电路106包括分压器20、参考源22、差分放大器24以及偏置电路26。分压器20具有耦合到电源输出端子142的输入。差分放大器24具有耦合到参考源22和分压器20的输出的输入。差分放大器24的输出耦合到第一输出晶体管100和下拉晶体管104的栅极。

在操作中，差分放大器24产生与电源输出端子142处的电压的分压结果与来自参考源22的参考电压之间的差成比例的信号。依据分压参考电压是低于还是高于参考电压，第一输出晶体管100分别提供增强或减弱的电流。偏置电路26将这个信号从差分放大器传送到第一输出晶体管100和下拉晶体管104的栅极。如果该信号指示分压参考电压高于参考电压，则偏置电路26使得下拉晶体管104导通。可使用C类或AB类偏置。在另一实施例中，当必须由第一输出晶体管提供的电流低于预定的“预算水平”时，偏置电路26使得下拉晶体管104导通，所述“预算水平”允许来自于第一输出晶体管100的电流上下变化。

图3示出了第二驱动器电路108的实施例，第二驱动器电路108包括电流感测电路30、第一和第二比较器32和34、计数器36以及数模转换器38。电流感测电路30包括在第一输出晶体管100的漏极和电源输出端子142的连接中。电流感测电路30具有耦合到第一和第二比较器32，34的输入的输出。计数器36具有向上计数使能输入，向下计数使能输入，时钟输入以及计数输出。

第一和第二比较器32、34具有耦合到向上计数使能输入和向下计数使能输入的输出。第一比较器32配置为当所感测的经过第一输出晶体管100的电流超过第一阈值时使能向上计数，以开始增加提供给第二输出晶体管102基极的电流。第二比较器34配置为当所感测的经过第一输出晶体管100的电流低于比第一阈值低的第二阈值时使能向下计数，以开始减小提供给第二输出晶体管102基极的电流。在第二输出晶体管为MOS类型的情况下，当所感测的经过第一输出晶体管100的电流高于第一阈值时，可根据需要选择向上计数，以增加栅-源电压大小；当所感测的经过第一输出晶体管100的电流低于第二阈值时，可根据需要选择向下计数，以减小栅-源电压大小。计数器36的计数输出耦合到数模转换器38的数字输入。数模转换器38的模拟输出耦合到第二输出晶体管102的基极。

在操作中，将计数器36和数模转换器38的组合用作斜坡电路，该斜坡电路产生基极电流，该基极电流以预定速率沿斜坡上升、以预定速率沿斜坡下降，或者保持不变。当从第一输出晶体管100到电源输出端子142的电流超过第一阈值时，第一比较器32使得斜坡电路沿斜坡升高基极电流。这具有使第二输出晶体管102向电源输出提供更大电流的效果。作为响应，第一驱动器电路106减小经过第一输出晶体管100的电流。结果，经过第一输出晶体管100的电流将降回到第一阈值以下，于是第一比较器32禁用沿斜坡上升的操作。

虽然在示出的实施例中，当第一输出晶体管电流到达用于触发开始升高第二输出晶体管电流的阈值水平时，沿斜坡上升的操作被停止，但是应该理解这种水平不需要相同。例如，当第一输出晶体管电流到达低于用于触发开始升高第二输出晶体管电流的水平的一定距离的另一阈值水平时，沿斜坡上升的操作被停止。在这种情况下，可添加计数使能触发器，以控制计数器36的使能输入，例如根据对第一输出晶体管电流的指示与不同水平的比较结果，来设置或重置计数使能触发器。

优选地，将计数器36和数模转换器38的组合的输出范围选择为允许来自第二输出晶体管102的电流从实质为零改变到至少最大电流，该最大电流是在最大总输出电流的情况下，将经过第一输出晶体管100的电流减小到可接受的长期水平所需的最大电流。实现的最大电流依赖于第二输出晶体管200的β(beta)(电流放大因子)。因而，例如，如果必须提供180mA的最大电流，那么β为五十。数模转换器38需要实现3.6mA的最大基极电流。当β为五百时，数模转换器38需要实现0.36mA的最大基极电流。为了独立于第二输出晶体管100的选择，即使在使用具有较大β的第二输出晶体管100的电路中，优选地将数模转换器38设置为实现最小可能β(例如50)所需的最大基极电流。

当负载波动引起从第一输出晶体管100到电源输出端子142的电流降到第二阈值以下时，第二比较器34使得斜坡电路开始降低第二输出晶体管102的基极电流。这具有使第二输出晶体管102向电源输出提供较少电流的效果。作为响应，第一驱动器电路106增加经过第一输出晶体管100的电流。结果，经过第一输出晶体管100的电流将升回到第二阈值以上，从而第二比较器32禁用沿斜坡下降的操作(可选地，当经过第一输出晶体管100的电流升到另一水平(例如在第二阈值以上一定距离处的水平)时，可以禁用沿斜坡下降的操作)。在第二输出晶体管为MOS晶体管的实施例中，它的栅极电压将代替基极电流而沿斜坡上升或沿斜坡下降。

可能注意到第一和第二阈值电流之间的差异保证了第二输出晶体管102不立即在升高和降低它的输出电流之间切换。这减少了电源噪声。阈值之间的差异引发滞后现象：来自第一输出晶体管100的瞬时输出电流和来自第二输出晶体管102的输出电流可依赖于来自第一输出晶体管100的输出电流的历史。当负载电流变化时，第二输出晶体管102可能引起过量的电源电流。下拉晶体管104用来暂时地泄流这个超出的电源电流，直到计数器36和数模转换器38充分地进行沿斜坡上升的操作以去除来自第二输出晶体管102的过电流。

优选地，将数模转换器38的连续可选的输出电平之间的最大步长选择为使得所得到的来自第二输出晶体管102的电流步长小于第一和第二阈值电流之间的距离。这防止引入额外的噪声。优选地，该步长被选择为使得该情况对于输出晶体管102的所有可能的β值都成立。因此，滞后和步长之间的关系是根据最大可能的β值(例如五百)来选择的，相反，输出范围是根据最小可能的β值来选择的。此外，该步长优选地优选地不超过最大电流水平，当持续施加该最大电流水平时，集成电路14中发生不期望的发热。

施加到计数器36上的时钟频率优选地是非常低的。时钟频率确定了在第二输出晶体管102汲取足够的电流以便将来自第一输出晶体管的电流减小到可能导致不期望的发热的水平以下之前的时间间隔的持续时间。这限定了时钟频率的下限。优选地，将时钟频率选择为低于第二输出晶体管102的截止频率，以及优选地，充分地低于该截止频率。这减少了电源噪声和干扰。优选地，在集成电路14的内部时钟和计数器36的时钟输入之间使用分频器(未示出)来实现这个低频率。

数模转换器38优选地具有这样的设计，其不会发生故障，并且具有针对计数值增加而增加输出的单调输入输出增加关系，以防止稳定性问题。可使用时钟数模转换器38。可以将转换电路与具有多个分接头的电阻分压器电路以及用于基于计数值选择分接头的多路选择器一起使用。在实施例中，数模转换器38可包括耦合到第二输出晶体管102的基极的可控电流源，以及被连接以根据所选分接头来控制电流源的控制放大器。可控电流源可包括配置为源极跟随器(source follower)的晶体管，其中漏极耦合到第二输出晶体管102的基极，源极通过电阻器耦合到地。在这种情况下，控制放大器可连接到电阻器和多路选择器的输入、以及耦合到配置为源极跟随器的晶体管的栅极的输出，以均衡分接头和电阻器的电压。当第二输出晶体管100是MOS晶体管时，可以使用电流镜电路，其中第二输出晶体管100是输出晶体管，数模转换器38配置为以实质上相等的步长控制被提供给输入的电流。

图4示出了第二驱动器电路的另一实施例，第二驱动器电路包括电阻器40、另一参考源42和另一比较器44。电阻器40耦合在第二输出晶体管102的集电极和电源输出之间。在实施例中，电阻器40可包含在集成电路中。在另一可选实施例中，电阻器40是在集成电路外部的电阻器，其使得减少集成电路中的耗散成为可能。另一比较器44的输入分别经过电阻器40耦合到电源输出和耦合到另一参考源42，并且另一比较器44的输出耦合到计数器36的向上计数禁用输入。

在操作中，另一比较器44用来防止第二输出晶体管102的过载。一旦这个第二输出晶体管102的集电极电流超过阈值，就禁止提供给第二输出晶体管102基极的基极电流的进一步增大。

经过第二输出晶体管102的电流的连续步长中对应于计数器36的一个步长的步长可具有任何大小。优选地，对应于最大数量的步长的电流范围实质上对应于能够由电源控制电路提供的电流范围。优选地，步长不超过最大电流水平，其中在持续施加该最大电流水平时，集成电路14中发生不期望的发热。这个最大电流水平依赖于集成电路14的冷却装置和集成电路14中其他电路的温度敏感性。大量步长(该步长相应地较小)是优选的，因为它减小了电源噪声。当利用升高电流和降低电流之间的滞后现象时，步长的数量优选地被选择为把输出电流步长降低到滞后量以下。不需要所有的不同步长均大小相等。

在另一实施例中，仅使用一个步长，其中第二输出晶体管102被导通和截止。在另一实施例中，可在第二输出晶体管102导通之前，依据那时经过第一输出晶体管100的电流来选择经过第二输出晶体管102的电流。但是优选地，在三个不同电流水平之间至少使用两个步长。这减小了电源噪声。

当来自集成电路14内部的第一输入晶体管的部分电源电流的长期提供将引起集成电路不期望的发热时，集成电路14外部的第二输出晶体管102接管对来自集成电路14内部的第一输出晶体管100的这部分电源电流的提供。为此，第二驱动器电路108监测对由第一输出晶体管100提供的电流的指示，并且至少在监测的电流超过阈值时，第二驱动器电路108升高由第二输出晶体管102提供的电流。

不需要避免第一输出晶体管100暂时地提供多于阈值的电流。第一输出晶体管100被设计为能够提供这种过电流，并且只要它仅暂时地提供这种过电流，没有发热问题产生。这种容忍暂时过电流的自由度用于减少第二输出晶体管102的参数对电源控制稳定性的影响。如该实施例所示，这可以通过以预定变化速率来升高由第二输出晶体管102提供的电流的方式来实现，可以在没有来自第二输出晶体管102的连续反馈时控制该预定变化速率，以提高稳定性。

如果选择了可变地选择的变化速率，可实现相似的稳定性，该变化速率至少在经过第二输出晶体管102的电流升高的部分时间段中保持不变。甚至可通过来自第二输出晶体管102的时间连续反馈来实现稳定性，其中选择反馈带宽以消除第二输出晶体管的动态参数对稳定性的影响。可以使用这样的反馈环路，该反馈环路接收对经过第一输出晶体管100的电流的指示作为输入，并且根据对电流的指示和预定值之间的偏差，在时间上连续地控制第二输出晶体管102的控制电极。当对电流的指示降到阈值以下时，这种反馈环路会变成非活动的。在此，反馈环路的带宽被选择为最多是第一驱动器电路16的带宽的1/2，从而在相位延迟由于第二输出晶体管102而变得显著的频率处，环路增益低于1。

应该注意，该电路设计为电源稳压器电路族提供了相同的集成电路设计和相互不同的第二输出晶体管，第二输出晶体管可具有变化高达十倍以及优选至少为两倍的β值，并且通过选择第二输出晶体管电流能被调节的范围以及用于实现该调节的步长，第二输出晶体管可具有不同的截止频率。

虽然利用第二驱动器电路108的数字实现示出了实施例，但是应该理解也可使用模拟电路。例如，可使用集成电路，根据经过第一输出晶体管100的电流，对该集成电路提供负的、零或正的输入。例如，根据经过第一输出晶体管100的电流，可使用电容器，正电流源和负电流源以及将正电流源和负电流源连接到电容器的开关。

虽然实施例已经示出了第二驱动器电路108直接感测第一输出晶体管100的漏极电流，但是应该意识到可使用对第一输出晶体管100的电流的任何指示。也可使用间接感测。因此例如，第二驱动器电路108可感测第一输出晶体管100的栅极电压，或者在从电源输出端子142到第一输出晶体管100的路径上的任何其它指示性信号。

虽然实施例已经示出了第二驱动器电路108将来自第二输出晶体管102的电流变化速率控制在零到独立于经过第一输出晶体管的电流(或实际与期望输出电压之间的任何偏差)的单一速率之间，但是应该理解，可替换地，可根据这些因素来选择变化速率，但是响应速度比第一输出晶体管100的响应速度慢得多。

在实施例中，根据所指示的经过第一输出晶体管100的电流超过阈值量的大小来选择速率。可在有限数量的预定离散速率(即通过速率之间的距离分隔的速率集合)之间进行选择，比如在两个或三个不同正速率之间进行选择，可通过使用不同的计数器步长来实现所述两个或三个不同正速率。与第一和第二比较器32、34并联连接的一个或多个比较器可用于例如通过在计数器36使用的不同步长之间进行选择来选择速率。

在实施例中，当经过第一输出晶体管的电流在高于第一阈值的另一阈值以上时，首先可选择相对高的速率；并且一旦电流降到第一阈值和所述另一阈值之间，就可以将速率降到相对低的速率。在这个实施例中，对应于所述另一阈值的电流可设置为超过最小电流，当长期施加该最小电流时，该最小电流导致集成电路中不期望的耗散。因此，当存在所述另一阈值之上的大过电流时，在尚未达到避免长期发热问题的水平的情况下，能快速减少由于经过第一输出晶体管100的电流导致的耗散，然后缓慢减小电流，直到得到避免长期发热问题的电流。

虽然实施例已经示出了LDO稳压器，其中输出晶体管100、102的高阻抗端子耦合到电源输出，但是应该理解在其它类型的稳压器中能采取相似的措施。例如，可使用一种类型的稳压器，其中一个或两个晶体管的低阻抗端子(发射极，源极)耦合到输出来驱动输出电压。例如，第一输出晶体管100可以是NMOS晶体管，它的源极耦合到电源输出端子。同样在这种情况下，通过以保证不损害稳定性的方式，在一定时间之后使用第二输出晶体管从集成电路中的晶体管接管部分电流提供责任，可以在没有额外的稳定性问题的情形下避免集成电路的不期望的发热。

通过对附图、说明书和附加权利要求的学习，本领域普通技术人员在实施请求保护的本发明时能够理解和实现已公开实施例的其它变型。在权利要求中，词“包括”不排除其它元件或步骤，并且不定冠词“a”或“an”不排除多个。单一处理器或者其它单元可满足权利要求中记载的几个项目的功能。在相互不同的从属权利要求中记载特定手段的唯一事实不表示这些手段的组合不能用于获益。计算机程序可存储/分布在适宜的介质上，比如光存储介质，或与其它硬件一起或者作为其它硬件的一部分提供的固态存储介质，但是也可以其它形式分布，比如通过因特网或者其它有线或无线通信***。权利要求中的任何参考标记不应该构成对范围的限制。

Claims (10)

1.一种在电子电路中使用的集成电路(14)，所述电子电路(14)具有部分地在所述集成电路(14)中实现的电源稳压器电路(10)，该电源稳压器电路(10)包括外部输出晶体管(102)，外部输出晶体管(102)在该集成电路(14)的外部但是由该集成电路(14)控制，该集成电路(14)包括：

-电源输入端子(140)；

-稳压电源输出端子(142)，用于提供输出电压；

-控制输出，用于控制该外部输出晶体管(102)的控制电极；

-第一输出晶体管(100)，具有耦合在该电源输入端子(140)和该稳压电源输出端子(142)之间的主电流沟道；

-第一驱动器电路(106)，耦合在该稳压电源输出端子(142)和第一输出晶体管(100)的控制电极之间；

-第二驱动器电路(108)，具有：输入，用于接收对由第一输出晶体管(100)提供的电流的指示；以及输出，耦合到控制输出，第二驱动器电路(108)配置为响应于检测结果是所指示的经过第一输出晶体管(100)的电流超过阈值水平，来启动经过外部输出晶体管(102)的电流的上升，至少直到所指示的经过第一输出晶体管(100)的电流已经降到阈值水平以下为止，

其中，所述第二驱动器电路(108)配置为响应于所述检测结果，以预定速率或以在预定的离散速率集合中选择的一个速率来升高经过外部输出晶体管(102)的电流。

2.一种具有电源稳压器电路(10)的电子电路，该电源稳压器电路(10)部分地在根据权利要求1所述的集成电路(14)中实现，该电源稳压器电路(10)包括：

根据权利要求1所述的集成电路(14)；

电源输入(16)，耦合至所述集成电路(14)的电源输入端子(140)；

稳压电源输出(18)，耦合至所述集成电路(14)的稳压电源输出端子(142)，用于提供输出电压；

外部输出晶体管(102)，具有并联耦合在电源输入(16)和稳压电源输出(18)之间的主电流沟道，第二输出晶体管位于集成电路(14)的外部，其中所述集成电路(14)的控制输出耦合至所述外部输出晶体管(102)的控制电极。

3.根据权利要求2所述的电子电路，其中，第二驱动器电路(108)配置为响应于检测结果是所指示的经过第一输出晶体管(100)的电流在另一阈值水平以下，来启动经过外部输出晶体管(102)的电流的减小，所述另一阈值水平等于或低于所述阈值水平。

4.根据权利要求3所述的电子电路，其中，对应于所述阈值水平的第一输出晶体管电流的大小超过了由所述另一阈值水平指示的第一输出晶体管电流的大小。

5.根据权利要求3所述的电子电路，包括：电源参考端子(GND)和集成电路(14)中的下拉晶体管(104)，该下拉晶体管(104)具有耦合在稳压电源输出(18)和电源参考端子(GND)之间的主电流沟道，第一驱动器电路(106)耦合到下拉晶体管(104)的控制电极，第一驱动器电路(106)配置为至少当经过外部输出晶体管(102)的电流超过用于稳定电源输出的稳压电源输出(18)所需的输出电流时，使下拉晶体管(104)泄流来自外部输出晶体管(102)的电流。

6.根据权利要求2所述的电子电路，其中，第二驱动器电路(108)包括斜坡电路(36，38)，配置为在检测结果是所指示的经过第一输出晶体管(100)的电流超过所述阈值水平时，以预定速率逐步使经过外部输出晶体管(102)的电流沿斜坡上升。

7.根据权利要求6所述的电子电路，其中，第二驱动器电路(108)配置为响应于检测结果是所指示的经过第一输出晶体管(100)的电流在低于所述阈值水平的另一阈值水平以下，来启动经过外部输出晶体管(102)的电流的沿斜坡下降，该斜坡电路(108)配置为使用比在所述阈值水平和所述另一阈值水平之间的距离小的步长，连续逐步使经过所述外部晶体管(102)的电流沿斜坡下降。

8.根据权利要求6所述的电子电路，其中，该斜坡电路(36，38)包括数字计数器(36)以及耦合在数字计数器(36)的计数输出和所述外部输出晶体管(102)的控制电极之间的数模转换器(38)，其中，第二驱动器电路(108)包括比较器(32)，配置为将所指示的电流和所述阈值水平相比较，该比较器(32)具有耦合到计数器(36)的使能输入的输出，以当所指示的电流超过所述阈值水平时使能计数。

9.根据权利要求2所述的电子电路，其中，第一驱动器电路(106)和第二驱动器电路(108)包含在该集成电路中。

10.一种稳定电源输出的方法，该方法包括：

-使用反馈环路控制经过第一输出晶体管(100)从电源输入(16)到稳压电源输出(18)的电流，以实现受控的输出电压；

-当对经过第一输出晶体管(100)的电流的指示表明经过第一输出晶体管的电流(100)超过阈值水平时，启动经过外部输出晶体管(102)的电流的上升，至少直到所指示的经过第一输出晶体管(100)的电流已经降到阈值水平以下为止，

其中所述第一输出晶体管(100)在集成电路(14)中，并且外部输出晶体管(102)在集成电路(14)外部，并且

其中响应于所述指示，以预定速率或以在预定的离散速率集合中选择的一个速率来升高经过外部输出晶体管(102)的电流。