CN203191867U - 一种低电压电流限制电路 - Google Patents
一种低电压电流限制电路 Download PDFInfo
- Publication number
- CN203191867U CN203191867U CN 201320033183 CN201320033183U CN203191867U CN 203191867 U CN203191867 U CN 203191867U CN 201320033183 CN201320033183 CN 201320033183 CN 201320033183 U CN201320033183 U CN 201320033183U CN 203191867 U CN203191867 U CN 203191867U
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- current
- transistorized
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
一种低电压电流限制电路,用来限制没有接地端的低压差稳压电路中由导通晶体管产生的电流。稳压器的输出电流由一个连接到上述晶体管集电极的低值电阻感测。电阻两端的电压与稳压器的输出电流成正比,并且用来改变设置电流限制值的电流比。通过在电流限制时提供正反馈,电流限制回路的增益得到提高。同时一个限流折返电路用来在较高的输入/输出电压差的情况下降低电流限制值。稳压电路通过限流折返电路提供的反馈有一个对工作温度敏感的断点。
Description
技术领域
本发明涉及到感测和限制晶体管产生的电流,以保证晶体管在一个安全的工作区域。特别是感测稳压电路中导通晶体管集电极产生的电流,并且当感测电流超过电流限制值时限制晶体管的基极驱动电流。
背景技术
稳压电路在正常工作时要求电源电压和稳压输出电压之间的电压差最小。这个电压差即为稳压器的压降。对于一个给定的电源电压,稳压器的压降限制了提供给负载的最大稳压。相反,对于一个给定的输出电压,稳压器的压降决定了校准所需的最低电源电压。低压降稳压电路相对于高压降稳压电路,可以在较低的电源电压下提供稳压输出电压。一个低压降稳压电路也可以以更高的效率工作,因为稳压电路的输入/输出电压差乘以输出电流等于功率转移到负载过程中调节器的功率耗散。由于这些和其他原因,低压差稳压电路有许多应用,同时可以提高稳压电路所在电路的性能并且减少其成本。例如,压降的改善使电源电压较小的散热器和磁性器件的使用成为可能。
稳压电路通过控制与负载串联的功率晶体管的压降控制负载电压。为了防止电源电路和稳压电路因遭受过载意外而永久损坏,稳压电路通常包括感测晶体管电流的电路,并且发生过载时限制此电流在预定的最大安全值下。
晶体管工作在高功率水平下发生损坏的机制被称为热失控现象。具体表现为:高功率水平下,晶体管的热不稳定性导致局部地区过热甚至烧坏。这种现象是集电极电流和集电极-发射极电压共同作用的结果。一般情况下,集电极电流在高电压下会引发热失控,虽然晶体管设计时确定了精确的电流和电压阈值以保证在安全工作区下,但是考虑到额外的温度系数,确定上述阈值通常是一 个与经验相关的过程。
因此,用于稳压电路的电流限制电路应确保功率晶体管在安全工作范围内。理想情况下,这样的电流限制电路应该有一个高增益以提供一个清晰的电流限制,同时在晶体管产生的电流接近电流限制值时避免其发生退化。
然而,在三端集成稳压电路中,这样的电流限制电路存在几个问题。在这样一个稳压电路中,电流限制电路(如稳压电路中其他的电路一样)仅有一个输入/输出电压差。这一要求对于低压差稳压电路是一个较大的约束。此外,由于输入/输出电压差的变化取决于负载和线路情况,电流限制电路应该能够独立地限制电流而与输入/输出电压差的值无关,如上所述,它应该也能够在输入/输出电压差增加时减小电流限制值,以保护功率晶体管。
鉴于上述情况,需要为低压降三端稳压电路提供不增加稳压电路压降的电流限制电路。
进一步地,希望能够为这样一个稳压电路提供改进的高增益电流限制电路。
同时,改进的电流限制电路对应于输入/输出电压差的变化,应该能够改变电流限制值。
发明内容
因此,本发明的第一个目的是提供一种新的电流限制电路,此电流限制电路能够在单一的输入/输出电压差下工作。
本发明的第二个目的是提供一种新的电流限制电路,此电流限制电路能够充分独立地限制电流而与输入/输出电压差的值无关。
本发明的第三个目的是提供一种新的电流限制电路,此电流限制电路能够限制低压降稳压电路的输出电流,上述稳压电路能够在不到一伏的输入/输出电压差下工作。
本发明的第四个目的是提供一种新的电流限制电路,此电流限制电路有一个高的增益。
本发明的第五个目的是提供一种新的电流限制电路,此电流限制电路能够限制晶体管产生的电流在一个限制值内,并且这个限制值是晶体管集电极-发射极电压的函数。
本发明提出的一种低电压电流限制电路,输入端和输出端之间连接一个用来产生感应电流的导通晶体管,输入端与导通晶体管的集电极间连接一个感测电阻;上述晶体管有一个用来接收控制信号的控制电极,此控制信号因控制晶体管电流的电流限制信号而产生。
本发明提出的一种低电压电流限制电路,对应于上述感应电流,第一对晶体管产生的电流比起到改变感应电流幅度的功能;第一对晶体管的基极相连,其中第一个晶体管的发射极与输入端连接一个电阻,第二个晶体管的发射极与上述导通晶体管的集电极间连接一个电阻。
本发明提出的一种低电压电流限制电路,第一对晶体管的基极与电压输入端连接一个驱动晶体管,此晶体管的基极与集电极相连形成一个二极管,其基极-发射极电压大于第一对晶体管的基极-发射极电压,并且上述驱动晶体管存在低交流阻抗和低直流阻抗。
本发明提出的一种低电压电流限制电路,第二对晶体管分别连接到第一对晶体管并作为其有源负载,其中第二个晶体管的基极与集电极相连形成一个二极管;第二对晶体管的基极与发射极分别相连形成一个回路,并且发射极耦合到输出端;第二对晶体管中第一个晶体管的发射极与输出端之间串连两个电阻,其中第一个电阻与输出端相连,并与第二个电阻相连形成第一个节点;第二个电阻与上述晶体管的发射极相连形成第二个节点;第一个节点的电压大于输出 电压,第二个节点的电压大于第一个节点;第二对晶体管中第一个晶体管比第二个晶体管的发射极面积大;当由上述导通晶体管产生的电流低于电流限制值时,第二对晶体管中第一个晶体管工作在饱和状态下;当第二对晶体管中第一个和第二个晶体管的电流比低于阈值时,第一个晶体管比第二个晶体管的操作电流密度低;当上述电流比达到阈值时,第二对晶体管中第一个晶体管的集电极将产生电流限制信号,并且此晶体管用来保持第一对和第二对晶体管的集电极-发射极电压大致相等;上述电流比阈值由第二对晶体管的发射极面积比决定。
本发明提出的一种低电压电流限制电路,当上述电流限制信号产生时,一个正反馈回路可以降低电流比阈值;随着上述导通晶体管的集电极-发射极电压增加到第一个阈值水平以上,电流比阈值以第一个预定速率减小,当上述集电极-发射极电压增加到第二个阈值水平以上时,电流比阈值的下降率将改变;随着温度的增加上述第二个阈值将减小。
本发明提出的一种低电压电流限制电路,第三个晶体管的发射极连接到上述第一个节点,第三个晶体管的基极耦合到第二对晶体管中第一个晶体管的集电极,以形成一个回路;上述回路包括一个用来接收折返电流限制信号的节点。
本发明提出的一种低电压电流限制电路,折返电路连接在第二个节点与上述感测电阻间,其中第三个电阻,一个齐纳二极管和第六个晶体管的发射极-集电极串联,第四个电阻串联在第六个晶体管的集电极与基极间,第五个电阻串联在第六个晶体管的基极与发射极间。
技术解决方案
上述目的由一个电流限制电路完成,其中电流由稳压电路中的一个导通晶体管产生,并由连接到晶体管集电极的低值电阻感测。电阻两端电压与稳压电 路的输出电流成正比,并且用来改变一对晶体管产生的电流比,这对晶体管的基极相连并由一个节点共同驱动。上述基极驱动存在低交流阻抗,使得晶体管对与高频率的输出电压变化的影响相隔离。上述晶体管对产生的电流提供给一对有源负载,其中包括一个通常工作在饱和状态下的晶体管。当输出电流达到预定的电流限制值时,晶体管对产生的电流使饱和晶体管脱离饱和。反过来,正向偏置晶体管使驱动电流从稳压电路中的导通晶体管分流,从而提供一个高增益的电流限制回路。回路的增益在限制电流时通过给有源负载提供一个少量的正反馈得到进一步提高。一个额外的温度补偿反馈回路包括一个折返网络,用来在高输入/输出电压差时减小电流限制值,这是通过电流限制发生时有效地改变电流的比值来实现的。
对比文献
发明专利:限流电路,申请号:201110037002.4。
附图说明
图1是一种根据本发明所述的电流限制电路得到的三端低压差稳压电路的示意图;
图2是一种图1中稳压电路的电路原理图;
图3是一个表现图1和图2中稳压电路工作情况的曲线图。
具体实施方式
图1中100为纳入了本发明电流限制电路的集成稳压电路。稳压电路100有三个端子,用于连接外部元件:电压输入端102,电压输出端104和电压调整端106。当输入电压施加到电压输入端102时,稳压电路100为连接到电压输出端104的负载108提供一个稳定的输出电压。稳压电路100在输出端104和调 整端106之间有一个参考电压,用来调节输出电压Vout以保持电阻110两端的电压为参考电压。
在正常负载条件下,负载108两端电压的计算公式如下:
Vout=Vref(1+R1/R2)+IadjR2
其中Vref是输出端104和调整端106之间的电压,R1和R2分别是电阻110和112的阻值,Iadj是调整端106产生的电流。电流Iadj与通过电阻110上的电流相比很小,因此计算输出电压时可以被忽略。
图2是根据本发明得到的一种稳压电路100的电路原理图。稳压电路100在一个连接到输出端104的衬底上形成。稳压电路100包括控制电路200,电路200保持输出端104和调整端106之间的参考电压约为1.2伏。参考电压由一个传统的布罗考带隙参考电路产生,此电路包括晶体管202,204,206和208,电阻210和212。电流源214为晶体管202和204的发射极提供电流。晶体管202和204形成传统的镜像电流,并为晶体管206和208的集电极提供大致相等的电流。晶体管206的发射极面积比晶体管208大n倍,所以晶体管206和208工作在不同的电流密度下。一个典型的n值是10,但也可以使用其他的n值。晶体管206和208发射极面积的不同导致电阻210两端的电压不同。如果忽略基极电流,晶体管206和208集电极电流的和大致等于电阻212上的电流。
晶体管206和208的基极与调整端106相连,其电压为Vref,Vref的值等于晶体管208的基极-发射极电压和电阻212两端电压的和。带隙基准电路包括:基极-发射极电压为负温度系数的晶体管208,两端电压为正温度系数的电阻212。当晶体管206和208的基极电压Vref大约为1.2伏(硅的带隙电压)时,上述两个系数近似互相抵消,这时电压Vref对于温度的变化近似为零。当选择适当的发射极面积比n,电阻210和212的值使Vref大致等于1.2伏时,电路产生 一个温度稳定的电压。电阻210和212的典型值分别为2.4K欧姆和12K欧姆。
输出控制电路200的还包括晶体管216和220,电流源218。晶体管216的发射极电压建立一个控制点,以驱动稳压电路100的输出级219。
晶体管216的发射极电压变化如下:输出端104的电压增加到参考电压以上时,将引起晶体管216的发射极电压减小,这反过来又导致稳压电路100的输出级219减小由输出端104产生的电流,从而降低稳压电路的输出电压。
相反,输出端104的电压减小到参考电压以下时,将引起晶体管216的发射极电压增加,这反过来又导致稳压电路100的输出级219增加由输出端104产生的电流,从而提高稳压电路的输出电压。
稳压电路100的输出级219存在晶体管222,224,226和228。控制电路200如上所述驱动晶体管222的基极。晶体管222的发射极偏置由电流源230提供,电流源230准确地产生200微安的电流。晶体管222作为电压跟随器,根据控制电路200的输出电压控制晶体管224的基极电压。晶体管226由晶体管224驱动,同时为晶体管228提供驱动电流。电阻232的值最好为1K欧姆,当晶体管224截止时,作为上拉电阻的232使晶体管226截止。电阻234,236和二极管238从晶体管228的基极为晶体管224提供一个较小的负反馈,以稳定输出级219。电阻234和236的值最好分别为50欧姆和10欧姆。
导通晶体管228是一个传统的集成电路功率晶体管。晶体管228的集电极-发射极连接在输入端102和输出端104之间。晶体管228的集电极-发射极压降与输入端102和输出端104间的导通电流控制稳压电路100的输出电压。当输出电压高于所需的调节电压时,控制电路200引起晶体管216的发射极电压减小,这反过来又降低由输出级晶体管222,224,226和228产生的电流。当输出电压低于所需的调节电压时,控制电路200引起晶体管216的发射极电压增 加,这反过来又增大由输出级晶体管222,224,226和228产生的电流。晶体管224和226提供的电流增益和电压等级在晶体管222和228之间变化,并允许稳压电路100在低输入/输出端电压差(压降)下工作。这个压降可能低于1伏,并且仅由晶体管228的基极-发射极电压和晶体管226的饱和集电极-发射极电压决定。如下文更详细的描述,本发明的电流限制电路工作在单一的输入/输出电压差下,而且并不增加稳压电路100的最小压降。
晶体管228的集电极与多个部分并联。晶体管228产生的电流由电阻240感测。电阻240的阻值最好较低,同时最好是由晶体管228的集电极金属形成。电阻240的阻值最好约为0.14欧姆,当然也可使用其他值。电阻240两端的电压大致与稳压电路100的输出电流成正比。只要电阻240两端的电压比输入/输出电压差减去晶体管228的集电极-发射极饱和电压小,稳压器的压降就不会增加。
稳压电路100中的电流限制电路包括晶体管242,244,246,248,250,252和254。晶体管244的基极与集电极相连形成一个二极管,它连接到可产生100微安电流的电流源256。晶体管244通过设置晶体管246和248的基极电压低于输入端102一个二极管压降,为晶体管246和248提供偏置节点270。晶体管246和248是传统的横向PNP晶体管。因此,晶体管246和248的基极与形成稳压电路100的衬底之间存在电容。连接成二极管的晶体管244在晶体管246和248的基极(节点270)提供了一个约260欧姆的低交流阻抗。当衬底上的电压发生高频率变化时,晶体管244的低交流阻抗防止衬底电容引起晶体管246和248的基极电压显著变化。当限制电流时可能发生上述衬底电压的高频率变化。这是因为限制输出电流将导致连接到衬底的输出端104的电压下降。如果允许晶体管246和248的基极电压大幅变化,可能会导致电流限制电路的振荡。因 此,晶体管246和248被提供一个低交流阻抗的基极驱动,以使它们免受高频率输出电压变化的影响。此外,二极管(晶体管244)的低直流阻抗与其交流阻抗大致相等,以防止基极驱动的晶体管246和248不随着输入/输出电压差的变化而显著变化。
当稳压器的输出电流为零时,晶体管246和248产生分别由电阻258和260决定的电流。晶体管246和248产生的电流将导致其基极-发射极电压与晶体管244的基极-发射极电压产生差异,这个差值等于晶体管(246或248)的发射极与输入端102之间电阻的两端电压。电阻258和260最好是相等的。因此,当稳压电路输出电流为零时晶体管246和248产生的电流大致相等。电阻240最好比电阻258和260小几个数量级,所以当稳压电路输出电流为零时,晶体管246和248产生的电流可以忽视。为了实现所需的电流,晶体管246和248的基极-发射极电压由所需的电流决定,并选择一个适当阻值的发射极电阻,这将简化电压的计算。例如,晶体管244最好产生100微安的电流,当稳压器的输出电流为零时,晶体管246和248每个输出15微安,当然也可使用其他电流比。晶体管244与晶体管246,248的基极-发射极电压差(ΔVBE)的计算公式如下:
ΔVBE=(KT/q)ln(IE1/IE2)
其中K为波尔兹曼常数,q为电子电荷,T为绝对温度,IE1是晶体管246或248的发射极电流,IE2是晶体管244的发射极电流。电阻258和260阻值的计算公式如下:
R=ΔVBE/(15×10-6安培)
其阻值约为3K欧姆。
晶体管246和248产生的电流提供给晶体管250和以二极管形式连接的晶体管252。晶体管250的多个发射极面积为晶体管252的m倍,因此晶体管250 和252工作在不同电流密度下。m的典型值是10,当然也可以使用其他的m值。发射极面积比的选择要保证晶体管250在稳压电路输出电流为零时饱和。晶体管250的集电极-发射极饱和电压不足以使晶体管242的基极-发射极正向偏置。因此,晶体管242处于截止状态。
随着稳压器的输出电流增大,电阻240两端的电压与电流成正比。输入端102和电阻260之间电压的增加导致由晶体管248产生的电流减小。但由晶体管246产生的电流仍然不变。当晶体管248产生的电流减小到晶体管246和248的电流比等于晶体管250和252的发射极面积比时,晶体管250将脱离饱和。具体来说,当晶体管252产生的电流降低到晶体管250的十分之一(15微安/10=1.5微安)时,晶体管250将会脱离饱和。这时晶体管对246和248的集电极-发射极电压大致相等,仅相差电阻240两端的电压,而这个电压值大约为100毫伏。晶体管对250和252的集电极-发射极电压也大致相等,仅相差电阻264和274两端的电压,而这个电压值通常小于60毫伏。当晶体管250脱离饱和时,其集电极-发射极电压将升高。这会导致晶体管242的基极-发射极电压足以为晶体管242提供正向偏置,从而分流晶体管224的基极电流。电流限制电路限制由晶体管228产生的电流,以保持晶体管对246和248,250和252的集电极-发射极电压平衡。电容262连接在晶体管242的集电极与基极之间,电阻264连接在晶体管242的发射极与输出端104之间,以稳定电流限制回路。电容262使晶体管242的高频增益衰减,以确保回路稳定。
电流限制阈值由晶体管246,248,250和252确定,并且与稳压电路100的输入/输出电压差相互独立,除非要通过下文所述的折返网络控制电流限制阈值的变化。实现这一结果需要晶体管对246,248和250,252的集电极-发射极电压在电流限制时相匹配。这种匹配导致每对晶体管都随着输入/输出电压差的 改变有相同的变化。反过来,电流限制时电流的比值保持大致不变。
在开始限制电流时,电阻264在电流限制回路中提供少量的正反馈。晶体管242的发射极在限制电流时导致电阻264两端存在一个电压。此电压在过渡期间使电流限制环路的增益得到提高。电阻264的值最好为10欧姆,尽管也可使用其他值。
在这种方式下,稳压电路100的输出电流得到限制而不增加电路的低压差。例如,电阻258,260和发射极面积比m选择上述适当的值时,电阻240两端在开始限制电流时将产生最大约100毫伏的电压。所有情况下,输入/输出电压差减去晶体管228的饱和电压都大于电阻240两端的电压,所以电流限制电路的输入/输出电压差并不增加。
晶体管254,齐纳二极管266和电阻268,270,272,274,264组成折返网络,当输入端102和输出端104的电压差增加到一个阈值以上时,折返网络导致电流限制回路限制稳压器的输出电流在较低的电流值。输入/输出电压差低于齐纳二极管266的击穿电压时,没有电流通过电阻268,270和272。电阻264和274只通过晶体管250发射极产生的电流。电阻274和264最好分别为大约90欧姆和10欧姆的低阻值,这样在低输入/输出电压差时,电阻两端的电压可以忽略不计。
当输入/输出电压差超过齐纳二极管266的击穿电压时,电阻268,270和272上通过电流,从而增大电阻274和264上的电压。晶体管250的发射极电压增大,使得电流限制电路减小电流比。因此,在稳压器的输出电流较小时发生电流限制。折返网络有一个由齐纳二极管266的击穿电压决定的阈值。随着输入/输出电压差增大到超过阈值,电流限制的速率减小,其值由电阻268,270和272的值确定。
随着输入/输出电压差增大到齐纳二极管266的击穿电压之上,电阻270两端的电压继续增加,直到晶体管254的基极-发射极正向偏置,这时晶体管254导通。在这时,电阻272有效地使电阻274和264的电流得到增加,随着输入/输出电压差的增加,电流限制值以更大的速度减小。这个断点是限制电流时的温度敏感点。给晶体管254提供基极-发射极正向偏置的电压的下降速率约为2毫伏每摄氏度。因此,在高温下,稳压电路100各个组成部分的无补偿温度系数导致在一个给定的输入/输出电压差下电流限制值的增加,电流限制时的断点存在于较低的输入/输出电压差下,以确保晶体管在安全的工作区内工作。
电阻268,270和272的阻值,齐纳二极管266的击穿电压的选择用来给晶体管228确定一个安全的工作范围。例如,对于一个给定的晶体管,当输入/输出电压差超过20伏时,晶体管228将不导通。对输入/输出电压差的限制,是为了防止晶体管228因热失控而遭受损坏。为此,电阻268,270和272最好分别为16K欧姆,1.8K欧姆和10K欧姆,齐纳二极管266的击穿电压最好为7伏。同样,如果需要也可选择其他值。
图3表现了本发明的电流限制电路在三个工作温度下如何影响稳压电路100的工作。当输出端接地时,曲线300,302和304分别代表在温度为-55℃,25℃和150℃时稳压电路100的输出电流。当输入/输出电压差约为7伏时,曲线上将出现断点306,308和310,这是折返网络中的电阻268,270和272通过电流实现的。如图3所示,当输入/输出电压差超过7伏时,折返网络引起短路电流的下降率较低。在更高的输入/输出电压差时,曲线300,302和304上的第二个断点分别为312,314和316。第二个断点增加每个曲线的负斜率,它们是由折返网络中晶体管254导通引起的。从图3中可以看出,第二个断点出现在不同的输入/输出电压差下,这取决于工作温度。在曲线300代表的低温下,断 点发生在输入/输出电压差略高于15伏时。在较高温度下,断点发生在较低的电压差时,这导致曲线302和304与曲线300共同收敛于20伏的电压差。在电压差为20伏时,电流限制电路将短路电流减小到大约为零。电流限制曲线中的断点确保晶体管228在其安全工作范围内工作,同时断点可以被修改。
因此,上面描述的是一种新型的限制晶体管电流的电流限制电路。虽然本发明中的一些器件与其它器件相连,但是应当指出它们并没有脱离本发明的实质。此外,上述器件的值和其他参数也可以被修改。同时,在上述低电压电流限制电路上做适当修改仍属本发明的范畴,如可将双极晶体管改为MOS晶体管。上述例子只是为了说明本发明而不应限制本发明。只要没有脱离本发明的实质并且符合权利要求中的定义,仍属本发明的范畴。
Claims (7)
1.一种低电压电流限制电路,其特征是:输入端和输出端之间连接一个用来产生感应电流的导通晶体管,输入端与导通晶体管的集电极间连接一个感测电阻;上述晶体管有一个用来接收控制信号的控制电极,此控制信号因控制晶体管电流的电流限制信号而产生。
2.根据权利要求1所述的一种低电压电流限制电路,其特征是:对应于上述感应电流,第一对晶体管产生的电流比起到改变感应电流幅度的功能;第一对晶体管的基极相连,其中第一个晶体管的发射极与输入端连接一个电阻,第二个晶体管的发射极与上述导通晶体管的集电极间连接一个电阻。
3.根据权利要求2所述的一种低电压电流限制电路,其特征是:第一对晶体管的基极与电压输入端连接一个驱动晶体管,此晶体管的基极与集电极相连形成一个二极管,其基极-发射极电压大于第一对晶体管的基极-发射极电压,并且上述驱动晶体管存在低交流阻抗和低直流阻抗。
4.根据权利要求3所述的一种低电压电流限制电路,其特征是:第二对晶体管分别连接到第一对晶体管并作为其有源负载,其中第二个晶体管的基极与集电极相连形成一个二极管;第二对晶体管的基极与发射极分别相连形成一个回路,并且发射极耦合到输出端;第二对晶体管中第一个晶体管的发射极与输出端之间串连两个电阻,其中第一个电阻与输出端相连,并与第二个电阻相连形成第一个节点;第二个电阻与上述晶体管的发射极相连形成第二个节点;第一个节点的电压大于输出电压,第二个节点的电压大于第一个节点;第二对晶体管中第一个晶体管比第二个晶体管的发射极面积大;当由上述导通晶体管产生的电流低于电流限制值时,第二对晶体管中第一个晶体管工作在饱和状态下;当第二对晶体管中第一个和第二个晶体管的电流比低于阈值时,第一个晶体管比第二个晶体管的操作电流密度低;当上述电流比达到阈值时,第二对晶 体管中第一个晶体管的集电极将产生电流限制信号,并且此晶体管用来保持第一对和第二对晶体管的集电极-发射极电压大致相等;上述电流比阈值由第二对晶体管的发射极面积比决定。
5.根据权利要求4所述的一种低电压电流限制电路,其特征是:当上述电流限制信号产生时,一个正反馈回路可以降低电流比阈值;随着上述导通晶体管的集电极-发射极电压增加到第一个阈值水平以上,电流比阈值以第一个预定速率减小,当上述集电极-发射极电压增加到第二个阈值水平以上时,电流比阈值的下降率将改变;随着温度的增加上述第二个阈值将减小。
6.根据权利要求4所述的一种低电压电流限制电路,其特征是:第三个晶体管的发射极连接到上述第一个节点,第三个晶体管的基极耦合到第二对晶体管中第一个晶体管的集电极,以形成一个回路;上述回路包括一个用来接收折返电流限制信号的节点。
7.根据权利要求6所述的一种低电压电流限制电路,其特征是:折返电路连接在第二个节点与上述感测电阻间,其中第三个电阻,一个齐纳二极管和第六个晶体管的发射极-集电极串联,第四个电阻串联在第六个晶体管的集电极与基极间,第五个电阻串联在第六个晶体管的基极与发射极间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320033183 CN203191867U (zh) | 2013-01-23 | 2013-01-23 | 一种低电压电流限制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201320033183 CN203191867U (zh) | 2013-01-23 | 2013-01-23 | 一种低电压电流限制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203191867U true CN203191867U (zh) | 2013-09-11 |
Family
ID=49108715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201320033183 Expired - Fee Related CN203191867U (zh) | 2013-01-23 | 2013-01-23 | 一种低电压电流限制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203191867U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103135646A (zh) * | 2013-01-23 | 2013-06-05 | 苏州硅智源微电子有限公司 | 一种低电压电流限制电路 |
CN106452401A (zh) * | 2015-03-20 | 2017-02-22 | 恩智浦有限公司 | 多结半导体电路和方法 |
CN112068019A (zh) * | 2020-09-08 | 2020-12-11 | 清华大学 | 一种平板型sofc电流密度分布式端板测试结构及测试方法 |
-
2013
- 2013-01-23 CN CN 201320033183 patent/CN203191867U/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103135646A (zh) * | 2013-01-23 | 2013-06-05 | 苏州硅智源微电子有限公司 | 一种低电压电流限制电路 |
CN106452401A (zh) * | 2015-03-20 | 2017-02-22 | 恩智浦有限公司 | 多结半导体电路和方法 |
CN106452401B (zh) * | 2015-03-20 | 2021-02-02 | 恩智浦有限公司 | 多结半导体电路和方法 |
CN112068019A (zh) * | 2020-09-08 | 2020-12-11 | 清华大学 | 一种平板型sofc电流密度分布式端板测试结构及测试方法 |
CN112068019B (zh) * | 2020-09-08 | 2021-05-28 | 清华大学 | 一种平板型sofc电流密度分布式端板测试结构及测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102455730B (zh) | 稳压器用半导体集成电路 | |
CN102375465B (zh) | 线性稳压器及其电流感测电路 | |
JP5353548B2 (ja) | バンドギャップレファレンス回路 | |
CN203191867U (zh) | 一种低电压电流限制电路 | |
US4593338A (en) | Constant-voltage power supply circuit | |
US9703305B2 (en) | Power circuit | |
JP6873827B2 (ja) | 基準電圧生成回路 | |
US4851953A (en) | Low voltage current limit loop | |
CN103135646A (zh) | 一种低电压电流限制电路 | |
US11409311B2 (en) | Voltage regulator has a characteristic of fast activation | |
CN103616921A (zh) | 一种低压降稳压器的控制电路 | |
CN103207637A (zh) | 低压降稳压器中的频率补偿电路 | |
EP0647019A1 (en) | Circuit for limiting the maximum current value supplied to a load by a power MOS | |
CN102282524B (zh) | 具有稳压电源电路的电子电路 | |
KR20090037298A (ko) | 전압제어회로 | |
CN114023739B (zh) | 温度感测电路及热反馈保护电路 | |
CN217183181U (zh) | 恒压电源电路 | |
JP6136064B2 (ja) | オーバーシュート低減回路 | |
CN111064346B (zh) | 一种宽范围输入电压的线性电源电路 | |
US3412306A (en) | Circuit arrangement for controlling the speed of battery-fed electric motors | |
CN203324874U (zh) | 低压降稳压器中的频率补偿电路 | |
CN105841831A (zh) | 过热检测电路及电源装置 | |
JP5709431B2 (ja) | 電力増幅器 | |
CN213817586U (zh) | 一种可调稳压保护电路 | |
CN203193602U (zh) | 一种双三极管输出级电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130911 Termination date: 20140123 |