CN102270590A - 晶圆级封装结构及封装方法 - Google Patents

晶圆级封装结构及封装方法 Download PDF

Info

Publication number
CN102270590A
CN102270590A CN2011102573447A CN201110257344A CN102270590A CN 102270590 A CN102270590 A CN 102270590A CN 2011102573447 A CN2011102573447 A CN 2011102573447A CN 201110257344 A CN201110257344 A CN 201110257344A CN 102270590 A CN102270590 A CN 102270590A
Authority
CN
China
Prior art keywords
wafer
salient point
contour
level packaging
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102573447A
Other languages
English (en)
Inventor
王宥军
俞国庆
杨红颖
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN2011102573447A priority Critical patent/CN102270590A/zh
Publication of CN102270590A publication Critical patent/CN102270590A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种晶圆级封装结构及封装方法，其中晶圆级封装方法包括：提供待封装晶圆，所述晶圆表面形成有多个分立焊垫；在所述焊垫表面形成导电的等高柱；在所述等高柱表面形成凸点。本发明提供的晶圆级封装方法工艺简单，本发明提供的晶圆级封装结构封装质量高。

Description

晶圆级封装结构及封装方法
技术领域
本发明涉及芯片封装领域，特别涉及一种晶圆级封装结构及封装方法。
背景技术
随着芯片的尺寸越来越小，功能越来越强，焊垫数目增多，间距变窄，相应地，对芯片封装也提出了较高的要求。
传统的芯片封装方法通常是采用引线键合(Wire Bonding)进行封装，但随着芯片的飞速发展，晶圆级封装逐渐取代引线键合，在公开号为CN101740422A的中国专利文件中，可以发现更多有关晶圆级封装的资料。
现有的晶圆级封装的工艺具体包括：请参考图1，提供待封装晶圆100，所述待封装晶圆100表面具有多个分立焊垫101和钝化层102，所述钝化层102覆盖所述焊垫101的侧壁和部分表面，所述钝化层102用于保护所述焊垫101避免受到损伤。
请参考图2，溅镀金属层覆盖所述焊垫101以及所述钝化层102，所述金属层作为后续电镀铜工艺的籽晶层，还需要说明的是，为了使得金属层与所述焊垫101以及所述钝化层102粘附性好、应力小，通常会先溅镀覆盖所述焊垫101以及所述钝化层102的钛金属层110，然后在钛金属层110表面溅镀铜金属层120。
请参考图3，在所述铜金属层120表面形成光刻胶图形130，所述光刻胶图形130与后续待形成的铜金属柱位置对应，所述光刻胶图形130暴露出与焊垫101对应的部分铜金属层120。
请参考图4，以所述光刻胶图形130为掩膜，在所述光刻胶图形130暴露出的铜金属层120表面电镀铜，形成铜金属柱131，并在铜金属柱131表面形成焊锡层132。
请参考图5，去除所述光刻胶图形130，并处理所述焊锡层132，在所述铜金属柱131表面形成焊球133。
但是，采用上述工艺形成的晶圆级封装可能会出现断路现象，且封装后的产品可靠性较差。
发明内容
本发明解决的问题是提供一种封装质量高且工艺简单的晶圆级封装结构及晶圆级封装方法。
为解决上述问题，本发明提供一种晶圆级封装方法，包括：提供待封装晶圆，所述晶圆表面形成有多个分立焊垫；在所述焊垫表面形成导电的等高柱；在所述等高柱表面形成凸点。
可选的，所述等高柱形成步骤包括：
提供金属板，所述金属板具有第一表面和与第一表面相对的第二表面，将金属板的第一表面与形成有焊垫的晶圆表面对位键合；
去除部分金属板，形成等高柱。
可选的，所述凸点的形成工艺为：
在等高柱表面形成凸点层，所述凸点层材料的熔点与等高柱的熔点不同；
回流焊凸点层，形成位于所述等高柱表面的凸点。
可选的，所述凸点层包括：底部金属层和位于底部金属层表面的焊料凸点层。
可选的，所述等高柱材料为铜。
本发明还提供一种晶圆级封装结构，包括：待封装晶圆，所述晶圆表面形成有多个分立焊垫；位于所述焊垫表面的等高柱；位于所述等高柱表面的凸点。
可选的，所述等高柱材料为铜。
可选的，所述等高柱为实心结构。
与现有技术相比，本发明具有以下优点：本发明提供的晶圆级封装方法采用对位键合金属板和待封装晶圆，然后去除部分的金属板形成多个等高实心柱，由于之前金属板具有平坦表面和均一厚度，使得多个等高实心柱高度一致；本发明采用对金属板刻蚀形成等高实心柱，所述等高实心柱内部没有气泡；形成在等高实心柱表面的凸点层厚度均一性好，使得后续回流焊形成的凸点高度一致且均一性好。
进一步的，本实施例的等高实心柱材料为铜，铜具有良好的传导性，提高第一实施例的晶圆级封装方法形成产品的电学性能，并且铜具有良好的散热性能，具有良好导电性能且均一性好的等高实心柱能够实现细间距互连。
本发明提供的晶圆级封装结构凸点高度一致，所述等高实心柱内部没气泡，封装质量高。
进一步的，本实施例的等高实心柱材料为铜，铜具有良好的传导性，提高晶圆级封装结构的电学性能，并且铜具有良好的散热性能，具有良好导电性能且均一性好的等高实心柱能够实现细间距互连，且位于等高柱表面的凸点高度一致。
附图说明
图1至图5是现有晶圆级封装工艺过程示意图；
图6是本发明晶圆级封装方法的流程示意图；
图7是本发明实施例的晶圆级封装方法的流程示意图；
图8至图12是本发明实施例的晶圆级封装方法的过程示意图。
具体实施方式
本发明的发明人经过大量实验，发现现有工艺的晶圆级封装出现断路现象是由于下列原因引起的：由于芯片焊垫之间的间距越来越窄，而铜金属柱131又具有一定的高度，从而使得光刻胶图形的开口较小，待形成的铜金属柱131纵宽比大，在电镀过程中容易出现气泡，导致后续封装工艺出现断路；而本发明的发明人在实验中还发现，采用现有的晶圆级封装工艺封装后的产品可靠性较低是由于：现有的封装工艺中采用了电镀工艺，电镀后的铜金属柱131表面不平坦，使得焊锡层132与不平坦的铜金属柱131结合性差，焊锡层132形成的焊球高低不一，与后续PCB安装不匹配，封装后的产品可靠性低。
为此，本发明的发明人经过大量的研究，提供一种晶圆级封装方法，请参考图6，包括如下步骤：
步骤S101，提供待封装晶圆，所述晶圆表面形成有多个分立焊垫；
步骤S102，在所述焊垫表面形成导电的等高柱；
步骤S103，在所述等高柱表面形成凸点。
所述等高柱采用键合工艺形成，避免现有技术形成的金属柱具有气泡的缺陷，且现有电镀工艺形成的金属柱高低参差不齐，需要额外平坦化工艺，而本实施例形成的等高柱为实心结构，高度一致，不需要额外平坦化工艺，节约工艺步骤，封装质量高。
本发明的发明人还提供一种晶圆级封装结构，包括：
待封装晶圆，所述晶圆表面形成有多个分立焊垫；位于所述焊垫表面的等高柱；位于所述等高柱表面的凸点。
本发明实施例的晶圆级封装结构的等高柱为实心结构、内部没有气泡，且位于所述等高柱表面的凸点高度一致，本发明实施例的晶圆级封装结构封装质量高。
下面结合一实施例对本发明的晶圆级封装方法做详细说明，请参考图7，包括如下步骤：
步骤S201，提供待封装晶圆，所述晶圆表面形成有多个分立焊垫和钝化层，且所述钝化层覆盖所述焊垫的侧壁及部分晶圆表面；
步骤S202，提供金属板，所述金属板具有第一表面和与第一表面相对的第二表面，将金属板的第一表面与形成有焊垫的晶圆表面对位键合；
步骤S203，在所述金属板的第二表面形成凸点层；
步骤S204，去除部分凸点层和金属板，形成等高实心柱和位于所述等高实心柱表面的凸点层；
步骤S205，回流焊凸点层，形成位于所述等高实心柱表面的凸点。
图8至图12为本发明提供的晶圆级封装方法的实施例过程示意图。
请参考图8，提供待封装晶圆200，所述晶圆200表面形成有多个分立焊垫201和钝化层202，且所述钝化层202覆盖所述焊垫201的侧壁及部分晶圆表面。
所述封装晶圆200可以是形成有半导体器件的硅衬底、砷化镓衬底、绝缘层上的硅衬底；所述焊垫201通过后续形成的金属柱和凸点与电路板电连接，所述焊垫201的材料为导电材料，比如为铜、铝、金等导电金属；所述焊垫201的侧壁覆盖有所述钝化层202，所述钝化层202用于保护所述焊垫201避免受到损伤，所述钝化层202的材料为氮化硅、氧化硅。
请参考图9，提供金属板210，所述金属板210具有第一表面I和与第一表面I相对的第二表面II，将金属板210的第一表面I与形成有焊垫201的晶圆200表面对位键合。
所述金属板210具有平坦表面和一定厚度，且金属板厚度均一，为后续形成金属柱提供平台，所述金属板210材料为铝、铜、锡、金等金属材料，所述金属板厚度为60微米至70微米，需要说明的是，本领域的技术人员可以根据待封装的晶圆选择合适的所述金属板厚度，不应过分限制本发明的保护范围；在本实施例中，所述金属板210的材料为铜，采用铜作为金属板210的材料具有导电性好，热性能优异，产品可靠性高的优点。
所述金属板210具有第一表面I和与第一表面I相对的第二表面II，将金属板210的第一表面I通过键合工艺与形成有焊垫201的晶圆200表面键合，使得金属板210与晶圆200成为一体。
请参考图10，在所述金属板210的第二表面II形成凸点层220。
所述凸点层220的材料为金属或合金焊料，例如为锡铅焊料或高锡成分的无铅焊料，所述凸点层220用于后续工艺回流焊形成凸点，所述凸点层220的熔点与金属板210的熔点不同，使得易于在后续回流焊工艺中形成凸点。
所述凸点层220的形成工艺为电镀，需要说明的是，由于所述金属板210具有平坦表面，通过电镀工艺形成在所述金属板210表面的凸点层220厚度均一性好。
所述凸点层220可以为单一覆层或者多层覆层。
当所述凸点层220为多层覆层时，所述凸点层220包括：底部金属层和位于底部金属层表面的焊料凸点层，其中底部金属层使得焊料金属层与金属板210更好地结合。
其中，所述底部金属层为多层堆叠结构，在一实施例中，所述底部金属层包括：位于所述金属板210的第二表面II的Zn层、位于Zn层表面的Ni层、位于Ni层表面的Au层；采用Zn-Ni-Au三层堆叠结构能够使得焊料凸点层与金属板210更好地结合，此外，Zn-Ni-Au与后续的含锡的焊料凸点层在后续回流焊工艺形成凸点过程中，能够形成较好的合金相，从而形成导电性能优良的凸点，更进一步地，Zn-Ni-Au与后续的含锡的焊料凸点层在形成凸点的过程中，形成的凸点大小一致。
需要说明的是，在其他实施例中，所述底部金属层可以为单一金属层，或所述底部金属层可以为其他金属的多层堆叠结构，本领域的技术人员可以根据实际的产品选择所需的所述底部金属层，在这里不应过分限制本发明的保护范围。
所述焊料凸点层材料为锡铅焊料或高锡成分的无铅焊料。
请参考图11，去除部分凸点层220和金属板210，保留位于所述焊垫201表面的金属板210和凸点层220，形成等高实心柱211和凸点层220。
所述去除工艺为光刻后蚀刻去除工艺，具体地，在所述凸点层220表面形成光刻胶图形(未示出)，所述光刻胶图形与所述焊垫201位置对应，以所述光刻胶图形为掩膜，刻蚀所述凸点层220和金属板210，直至暴露出所述钝化层202；刻蚀工艺可以为湿法刻蚀或干法蚀刻。
刻蚀后，位于所述焊垫201表面的金属板210形成多个等高实心柱211。
请参考图12，回流焊凸点层220，形成位于所述实心柱211表面的凸点221。
所述回流焊工艺为现有回流焊工艺，在这里不再赘述。
通过所述等高实心柱211和凸点221来取代现有技术的凸点，所述等高实心柱211和凸点221具有机械互连和电气互连两种作用，用于机械互连和电气互连后续形成的导电焊垫。
本发明实施例的晶圆级封装方法采用对位键合金属板210和待封装晶圆200，然后去除部分的金属板210形成多个等高实心柱211，由于之前金属板210具有平坦表面和均一厚度，使得多个等高实心柱高度一致；进一步地，本发明第一实施例采用对金属板刻蚀形成等高实心柱211，所述等高实心柱211内部没有气泡；形成在等高实心柱211表面的凸点层220厚度均一性好，使得后续回流焊形成的凸点221高度一致且均一性好。
进一步的，本实施例的等高实心柱211材料为铜，铜具有良好的传导性，提高第一实施例的晶圆级封装方法形成产品的电学性能，并且铜具有良好的散热性能，具有良好导电性能且均一性好的等高实心柱211能够实现细间距互连。
采用本实施例的晶圆级封装方法形成的晶圆级封装结构，请参考图12，包括：
待封装晶圆200，所述晶圆200表面形成有多个分立焊垫201和钝化层202，且所述钝化层202覆盖所述焊垫201的侧壁；
位于所述焊垫201表面的等高实心柱211，所述等高实心柱211材料为铝、铜、锡、金等金属材料；
位于所述等高实心柱211表面的凸点221，所述凸点221材料为金属或合金焊料，例如为锡铅焊料或高锡成分的无铅焊料。
本实施例提供的晶圆级封装结构凸点221高度一致，所述等高实心柱211内部没气泡，封装质量高。
进一步的，本实施例的等高实心柱211材料为铜，铜具有良好的传导性，提高晶圆级封装结构的电学性能，并且铜具有良好的散热性能，具有良好导电性能且均一性好的等高实心柱211能够实现细间距互连。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种晶圆级封装方法，包括：提供待封装晶圆，所述晶圆表面形成有多个分立焊垫；
其特征在于，还包括：
在所述焊垫表面形成导电的等高柱；
在所述等高柱表面形成凸点。
2.如权利要求1所述晶圆级封装方法，其特征在于，所述等高柱形成步骤包括：
提供金属板，所述金属板具有第一表面和与第一表面相对的第二表面，将金属板的第一表面与形成有焊垫的晶圆表面对位键合；
去除部分金属板，形成等高柱。
3.如权利要求1所述晶圆级封装方法，其特征在于，所述凸点的形成工艺为：
在等高柱表面形成凸点层，所述凸点层材料的熔点与等高柱的熔点不同；
回流焊凸点层，形成位于所述等高柱表面的凸点。
4.如权利要求3所述晶圆级封装方法，其特征在于，所述凸点层包括：底部金属层和位于底部金属层表面的焊料凸点层。
5.如权利要求1所述晶圆级封装方法，其特征在于，所述等高柱材料为铜。
6.一种晶圆级封装结构，包括：
待封装晶圆，所述晶圆表面形成有多个分立焊垫；
其特征在于，还包括：
位于所述焊垫表面的等高柱；
位于所述等高柱表面的凸点。
7.如权利要求6所述的晶圆级封装结构，其特征在于，所述等高柱材料为铜。
8.如权利要求6所述的晶圆级封装结构，其特征在于，所述等高柱为实心结构。
CN2011102573447A 2011-09-01 2011-09-01 晶圆级封装结构及封装方法 Pending CN102270590A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102573447A CN102270590A (zh) 2011-09-01 2011-09-01 晶圆级封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102573447A CN102270590A (zh) 2011-09-01 2011-09-01 晶圆级封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN102270590A true CN102270590A (zh) 2011-12-07

Family

ID=45052833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102573447A Pending CN102270590A (zh) 2011-09-01 2011-09-01 晶圆级封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN102270590A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915978A (zh) * 2012-11-08 2013-02-06 南通富士通微电子股份有限公司 半导体封装结构
WO2014071815A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
US9293338B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
US9293432B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for chip packaging structure
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN106684051A (zh) * 2017-01-25 2017-05-17 江苏长电科技股份有限公司 一种金属柱导通芯片级封装结构及其工艺方法
CN107275238A (zh) * 2017-06-28 2017-10-20 华进半导体封装先导技术研发中心有限公司 一种晶圆堆叠封装方法及结构
CN108447842A (zh) * 2018-04-28 2018-08-24 苏州晶方半导体科技股份有限公司 一种指纹芯片的封装结构以及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075595A (zh) * 2006-05-15 2007-11-21 中芯国际集成电路制造(上海)有限公司 半导体晶片焊料凸块结构及其制造方法
CN101656241A (zh) * 2008-08-19 2010-02-24 南茂科技股份有限公司 具有基板支柱的封装结构及其封装方法
CN101783314A (zh) * 2009-01-21 2010-07-21 台湾积体电路制造股份有限公司 形成隔离结构的方法和相应的器件
CN102148211A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 半导体组件、半导体元件及其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075595A (zh) * 2006-05-15 2007-11-21 中芯国际集成电路制造(上海)有限公司 半导体晶片焊料凸块结构及其制造方法
CN101656241A (zh) * 2008-08-19 2010-02-24 南茂科技股份有限公司 具有基板支柱的封装结构及其封装方法
CN101783314A (zh) * 2009-01-21 2010-07-21 台湾积体电路制造股份有限公司 形成隔离结构的方法和相应的器件
CN102148211A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 半导体组件、半导体元件及其制法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915978A (zh) * 2012-11-08 2013-02-06 南通富士通微电子股份有限公司 半导体封装结构
WO2014071815A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
CN102915978B (zh) * 2012-11-08 2016-02-03 南通富士通微电子股份有限公司 半导体封装结构
US9293338B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
US9293432B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for chip packaging structure
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US9431325B2 (en) 2012-11-08 2016-08-30 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN106684051A (zh) * 2017-01-25 2017-05-17 江苏长电科技股份有限公司 一种金属柱导通芯片级封装结构及其工艺方法
CN107275238A (zh) * 2017-06-28 2017-10-20 华进半导体封装先导技术研发中心有限公司 一种晶圆堆叠封装方法及结构
CN108447842A (zh) * 2018-04-28 2018-08-24 苏州晶方半导体科技股份有限公司 一种指纹芯片的封装结构以及封装方法

Similar Documents

Publication Publication Date Title
CN102270590A (zh) 晶圆级封装结构及封装方法
US9431325B2 (en) Semiconductor packaging structure
TWI720035B (zh) 半導體裝置與其製造方法
CN101617396B (zh) 具有电迁移帽和镀覆焊料的铜管芯凸点
CN102915986B (zh) 芯片封装结构
TW201041106A (en) Substrate having single patterned metal foil, and package applied with the same, and methods of manufacturing the substrate and package
US10147691B2 (en) Semiconductor structure and manufacturing method thereof
CN109390306A (zh) 电子封装件
CN102931101B (zh) 芯片封装方法
US9806045B2 (en) Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
CN102280433A (zh) 晶圆级芯片尺寸封装结构及其封装方法
CN102496580A (zh) 一种焊料凸点的形成方法
CN103681534A (zh) 晶圆级封装结构及其制造方法
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
CN102915978B (zh) 半导体封装结构
CN102931111B (zh) 半导体封装结构的形成方法
US20090091027A1 (en) Semiconductor package having restraining ring surfaces against soldering crack
US11784168B2 (en) Semiconductor chip, semiconductor device, and semiconductor package including the semiconductor chip
US10002814B2 (en) Apparatuses and methods to enhance passivation and ILD reliability
CN102446780A (zh) 一种圆片级封装方法
CN104681499B (zh) 封装堆栈结构及其制法
CN202917475U (zh) 芯片封装结构
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
CN202917468U (zh) 半导体封装结构
JP2009054684A (ja) 半導体ｐｏｐ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111207